CN105529371A - 一种沟槽肖特基二极管及制作方法 - Google Patents
一种沟槽肖特基二极管及制作方法 Download PDFInfo
- Publication number
- CN105529371A CN105529371A CN201410516174.3A CN201410516174A CN105529371A CN 105529371 A CN105529371 A CN 105529371A CN 201410516174 A CN201410516174 A CN 201410516174A CN 105529371 A CN105529371 A CN 105529371A
- Authority
- CN
- China
- Prior art keywords
- groove
- layer
- active area
- termination environment
- schottky diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽肖特基二极管及制作方法,所述沟槽肖特基二极管包括:衬底;外延层,生长于所述衬底之上,所述外延层的上部形成有多个沟槽,所述多个沟槽包括位于有源区的有源区沟槽和至少一个位于终端区的终端区沟槽;栅极氧化层,形成于所述多个沟槽的侧壁和底部,以及终端区外延层的表面;多晶硅结构,形成于所述多个沟槽内;场氧层,形成于所述终端区沟槽内的多晶硅结构,以及所述终端区的栅极氧化层上;金属溅镀层,形成于所述有源区的外延层、有源区沟槽内多晶硅结构、以及所述场氧层的表面上。本发明在器件的有源区和划片道之间引入终端区沟槽,所述终端区沟槽与有源区的沟槽同步形成,不需要额外的光刻板,降低了成本。
Description
技术领域
本发明涉及半导体领域,尤其涉及一种沟槽肖特基二极管及制作方法。
背景技术
沟槽肖特基二极管和传统肖特基二极管相比,具有工艺简单,正向压降低,反向漏电小等优点。沟槽肖特基二极管通过在外延层中制作沟槽结构能够将传统肖特基二极管反向击穿点由硅表面移至体内沟槽底部,通过这种方式能够提高传统肖特基二极管产品的反向击穿电压,同时保证很低的正向压降。
现有的沟槽肖特基二极管制作过程中,沟槽肖特基二级管在形成有源区之后,需要一次额外的光刻来形成终端结构,具有工艺复杂和制造成本高的缺陷。
发明内容
本发明的目的在于提出一种沟槽肖特基二极管及制作方法,在器件的有源区和划片道之间引入终端区沟槽,终端区沟槽形成工艺与有源区沟槽工艺同步,不需要额外的光刻板及工艺步骤,降低了制造工艺的复杂性和制造成本。
第一方面,本发明实施例提供了一种沟槽肖特基二极管,所述沟槽肖特基二极管包括:
衬底;
外延层,生长于所述衬底之上,所述外延层的上部形成有多个沟槽,所述多个沟槽包括位于有源区的有源区沟槽和至少一个位于终端区的终端区沟槽;
栅极氧化层,形成于所述多个沟槽的侧壁和底部及终端区外延层的表面;
多晶硅结构,形成于所述多个沟槽内,并覆盖在所述多个沟槽内的栅极氧化层上;
场氧层,形成于所述终端区沟槽内的多晶硅结构上及所述终端区的栅极氧化层上;
金属溅镀层,形成于所述有源区的外延层、有源区沟槽内的多晶硅结构及所述场氧层的表面上;
第三金属层,形成于所述衬底下方。
进一步地,所述多个沟槽底部为圆弧状。
进一步地,所述终端区为位于所述有源区与划片道之间的区域。
进一步地,所述终端区沟槽的尺寸大于、等于或小于所述有源区沟槽的尺寸,所述终端区沟槽之间的距离为等距或不等距。
进一步地,所述金属溅镀层包括位于所述有源区的外延层、有源区沟槽内的多晶硅结构、以及所述场氧层的表面上的第一金属层,以及位于所述第一金属层上的第二金属层。
第二方面,本发明实施例提供了一种沟槽肖特基二极管制作方法,所述方法包括以下步骤:
于衬底之上生成外延层;
于所述外延层的上部制备多个沟槽,所述多个沟槽包括位于有源区的有源区沟槽和至少一个位于终端区的终端区沟槽;
于所述多个沟槽的侧壁和底部,以及终端区的外延层表面上制备栅极氧化层;
于所述多个沟槽内的栅极氧化层上制备多晶硅结构;
于所述终端区沟槽内的多晶硅结构,以及所述终端区的栅极氧化层上制备场氧层;
于所述有源区的外延层、有源区沟槽内的多晶硅结构、以及所述场氧层上制备金属溅镀层;以及
于所述衬底下方制备第三金属层。
进一步地,所述外延层的上部制备多个沟槽包括以下步骤:
进行热氧化工艺,于所述外延层表面上形成第一氧化层;
于所述第一氧化层上形成第一光致抗蚀剂层;
根据所述第一光致抗蚀剂层对所述第一氧化层进行蚀刻;
以所述第一氧化层为掩模,对所述外延层进行蚀刻,形成多个沟槽。
进一步地,还包括以下步骤:
在所述多个沟槽的侧壁和底部形成第二氧化层;
采用湿法刻蚀去除所述第一氧化层和第二氧化层。
进一步地,所述于终端区沟槽内的多晶硅结构,以及所述终端区的栅极氧化层上制备场氧层包括以下步骤:
用化学气相沉积工艺将介质沉淀在所述多晶硅结构,以及所述外延层的栅极氧化层上,形成第三氧化层;
于所述第三氧化层上形成第二光致抗蚀剂层;
根据所述第二光致抗蚀剂层对所述第三氧化层进行蚀刻,形成场氧层;
除去蚀刻后的第二光致抗蚀剂层。
进一步的,所述于有源区的外延层、有源区沟槽内的多晶硅结构、以及所述场氧层上制备金属溅镀层包括以下步骤:
于有源区的外延层、有源区沟槽内的多晶硅结构、以及所述场氧层上制备第一金属层;
于所述第一金属层上制备第二金属层。
本发明提供的一种沟槽肖特基二极管及制作方法,在器件的有源区和划片道之间引入终端区沟槽,这些终端区沟槽是和有源区沟槽同时形成的,不需要额外的光刻板,降低了制造工艺的复杂性和制造成本,并且此终端区沟槽使沟槽肖特基二极管终端结构的击穿电压大于或等于有源区元胞的击穿电压,能有效保证有源区的安全性,终端区沟槽的尺寸和间距大小可以根据器件的具体需求来确定,增加了版图设计的多样性和变通性。
附图说明
图1为本发明实施例一中沟槽肖特基二极管的剖面结构示意图;
图2为仿真的沟槽肖特基二极管终端和元胞的击穿电压示意图;
图3为本发明实施二中沟槽肖特基二极管制作方法的流程示意图;
图4为图2所示实施例二中步骤S1对应的结构剖面图;
图5至图10为图2所示实施例二中步骤S2对应的结构剖面图;
图11为图2所示实施例二中步骤S3对应的结构剖面图;
图12至图13为图2所示实施例二中步骤S4对应的结构剖面图;
图14至图16为图2所示实施例二中步骤S5对应的结构剖面图;
图17为图2所示实施例二中步骤S6对应的结构剖面图;
图18为图2所示实施例二中步骤S7对应的结构剖面图。
图中:A、终端区;B、有源区;11、衬底;12、外延层;12a、外延层表面;21、第一氧化层;B1、第一光剂刻蚀剂层;30、多个沟槽;30a、终端区沟槽;30b有源区沟槽;22、第二氧化层;23、栅极氧化层;24、多晶硅结构;25、第三氧化层;B2第二光致抗蚀剂层;26、场氧层;40、金属溅镀层;41第一金属层;42、第二金属层;43、第三金属层;50、划片道;61、终端区击穿电压;62、元胞区击穿电压。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
实施例一
图1为本发明实施例一中沟槽肖特基二极管的剖面结构示意图,如图1所示,本发明提供的沟槽肖特基二极管,包括:
衬底11;
外延层12,生长于衬底11之上,外延层12的上部形成有多个沟槽30,多个沟槽30包括位于有源区B的有源区沟槽30b和至少一个位于终端区A的终端区沟槽30a;
栅极氧化层23,形成于多个沟槽30的侧壁和底部,以及终端区外延层表面12a;
多晶硅结构24,形成于多个沟槽30内,并覆盖在多个沟槽30内的栅极氧化层23上;
场氧层26,形成于终端区沟槽30a内的多晶硅结构24,以及终端区A的栅极氧化层23上;
金属溅镀层40,形成于有源区的外延层12、有源区沟槽30b内的多晶硅结构24、以及场氧层26的表面上;
第三金属层43,形成于衬底11下方。
本实施例中,其中的衬底11可以为高掺杂浓度(N+型)的半导体基板,例如可以为硅衬底、锗硅衬底、锗衬底或Ⅲ-Ⅴ族化合物衬底,本实施例中是以衬底11为硅衬底为例。
另外,生长于衬底11之上的外延层12可以是低掺杂浓度(N-型)的半导体基板。外延层12具有一定的厚度,以便于后续在其上进行多个沟槽30的蚀刻。外延层12上形成的多个沟槽包括位于有源区B的有源区沟槽30b和至少一个位于终端区A的终端区沟槽30a。
具体的,终端区沟槽30a位于有源区A与划片道50之间,本实施例中,有源区A为图1所示沟槽肖特基二极管结构虚线的左侧区域,终端区B为沟槽肖特基二极管结构虚线的右侧区域,而划片道50为图1所示沟槽肖特基二极管结构的右边界。本实施例中,多个沟槽30的底部为圆弧状,可减小沟槽底部的局部电场强度,增加器件的可靠性;而终端区沟槽30a的尺寸可以大于、等于或小于有源区沟槽30b的尺寸,终端区沟槽30a之间的距离可以是等距的也可以是不等距的。
本实施例中,上述的栅极氧化层23在制作工艺中最初形成于多个沟槽30的侧壁和底部,以及外延层12的表面,在后续场氧层26形成的过程中有源区外延层表面的栅极氧化层23被蚀刻掉,最终栅极氧化层23覆盖于多个沟槽30的侧壁和底部,以及终端区外延层12的表面。其中栅极氧化层23可以为SiO2、SiON、高K介质的一种或组合,在本实例中所述栅极氧化层23为SiO2。
另外,金属溅镀层40包括第一金属层41和第二金属层42,第一金属层41形成于有源区的外延层12、有源区沟槽30b内多晶硅结构24、以及场氧层26的表面上其材料可以为钛、铬、铂、镍或其组合;第二金属层42形成于第一金属层41之上,作为沟槽肖特基二极管的正极,其材料可以为铝、铝铜、铝硅铜、钛、镍、银等的一种或者组合,第三金属层43形成于衬底11下方,作为沟槽肖特基二极管的负极,其材料也可以为铝、铝铜、铝硅铜、钛、镍、银等的一种或者组合。
图2为仿真的沟槽肖特基二极管终端和元胞的击穿电压示意图。图中,横坐标代表沟槽肖特基二极管的击穿电流,单位为安培,纵坐标代表沟槽肖特基二极管的击穿电压,单位为伏特。曲线61为沟槽肖特基二极管终端区击穿电压,曲线62为沟槽肖特基二极管元胞区击穿电压。从图中可以看出本实施例提供的一种沟槽肖特基二极管的终端区击穿电压61比元胞区击穿电压62高,有效保证了有源区的安全性,因此该沟槽肖特基二极管终端结构是稳定和可靠的。
实施例二
图3为本发明实施例二中沟槽肖特基二极管制作方法的流程示意图。如图3所示,本发明的制作方法包括如下的步骤:
步骤S1:于衬底11之上生成外延层12。
具体的,如图4所示,首先在衬底11上形成外延层12,外延层12作为沟槽肖特基二极管的负极,外延层12具有一定的厚度以便于后续在其上进行多个沟槽30的蚀刻,在外延层的表面12a上采用热氧化工艺形成第一氧化层21,该第一氧化层21将作为多个沟槽30蚀刻的掩膜。
步骤S2:于外延层12的上部制备多个沟槽30,多个沟槽包括位于有源区的有源区沟槽30b和至少一个位于终端区的终端区沟槽30a。
具体的,如图5至图10所示,参见图5,在第一氧化层21上形成第一光致抗蚀剂层B1,第一光致抗蚀剂层B1具有与第一氧化层21所需刻蚀的相同图案。参见图6,根据第一光致抗蚀剂层B1对第一氧化层21进行刻蚀,将第一光致抗蚀剂层图案转移到第一氧化层21上,第一氧化层21的刻蚀采用干法刻蚀,干法刻蚀相比湿法刻蚀可以更好的控制工艺过程中形成准确的掩膜形状,为后续多个沟槽30的刻蚀提供较优的环境。参见图7,形成第一氧化层21之后,去除掉第一光致抗蚀剂层B1。
参见图8,接着以刻蚀后的第一氧化层21作为掩膜在外延层12上进行多个沟槽30的刻蚀,其中多个沟槽30包括有源区沟槽30b和终端区沟槽30a;在满足终端结构的击穿电压大于或等于有源区元胞击穿电压的条件下,不同电压的器件可以根据需要采用不同的终端区沟槽尺寸,并配合有源区沟槽的间距来选择终端区沟槽的间距。
对刻蚀后形成的多个沟槽30进行修饰,以使其表面因前述的蚀刻过程所产生的粗糙边角能加以去除,而让后续的相关氧化层的形成有优选的环境。首先,采用干法刻蚀对多个沟槽30的表面进行修饰;其次,参见图9,在多个沟槽30的侧壁和底部形成第二氧化层22,第二氧化层22为牺牲氧化层,通过其形成之后便加以去除的过程来达到修饰多个沟槽30表面的目的。终端区沟槽30a形成工艺步骤与有源区沟槽30b工艺同步。
参见图10,采用湿法刻蚀移除所述第一氧化层21和第二氧化层22。
步骤S3:于多个沟槽30的侧壁和底部,以及终端区的外延层表面上制备栅极氧化层23。
具体的,如图11所示,在多个沟槽30的侧壁和底部以及外延层表面12a形成栅极氧化层23,所采用的方法为热氧化工艺。
步骤S4:于多个沟槽30内的栅极氧化层23上制备多晶硅结构24。
具体的,如图12至图13所示,参见图12,采用化学气象沉淀工艺在所述多个沟槽30内的栅极氧化层23上覆盖多晶硅结构24。
参见图13,对多晶硅结构24进行刻蚀,使得该多晶硅结构24覆盖于该多个沟槽30内的栅极氧化层23上,所使用的除去方式为回蚀(EtchBack)工艺,也就是仍以干法蚀刻的方式但不使用任何的光致抗蚀剂图案,而是依所设定的时间来均匀地对该多晶硅结构24进行向下的蚀刻,去除所不需要的部分。
步骤S5:于终端区沟槽30b内的多晶硅结构24,以及终端区的栅极氧化层23上制备场氧层26。
具体的,如图14至图16所示,参见图14,用化学气相沉积工艺将介质沉淀在多晶硅结构24和栅极氧化层23上,形成第三氧化层25。参见图15,在部分第三氧化层25上形成第二光致抗蚀剂层B2,根据第二光致抗蚀剂层图案对第三氧化层25进行刻蚀,将第二光致抗蚀剂层图案转移到第三氧化层25上,第三氧化层的刻蚀方法采用干法刻蚀。参见图16,第三氧化层25形成场氧层26,并去除掉第二光致抗蚀剂层B2。
步骤S6:于有源区的外延层12、有源区沟槽内的多晶硅结构24、以及场氧层26上制备金属溅镀层40。
具体的,如图17所示,形成金属溅镀层40,先在有源区的外延层12、有源区沟槽30b内的多晶硅结构24以及场氧层26的表面上,进行金属溅镀工艺形成第一金属层41,于第一金属层41上进行金属溅镀工艺形成第二金属层42。第一金属层41作为沟槽式肖特基二极管的正极场氧层。其中有源区沟槽30b与金属溅镀层40相连且具有与金属溅镀层40相同的电位,终端区沟槽30a与金属溅镀层40不相连,场氧层26将其与金属溅镀层40隔开,具有与金属溅镀层40不同的电位。金属溅镀层40中的第一金属层41与半导体基板的外延层32的表面32a相接触时,便能形成所谓的肖特基结面。
步骤S7:于衬底11下方制备第三金属层43。
具体的,如图18所示,于衬底11下方制备第三金属层43,作为沟槽肖特基二极管的负极。
本发明提供的一种沟槽肖特基二极管及制作方法,在器件的有源区和划片道之间引入终端区沟槽,终端区沟槽形成工艺与有源区沟槽工艺同步,不需要额外的光刻板及工艺步骤,降低了制造工艺的复杂性和制造成本,沟槽肖特基二极管终端结构的击穿电压大于或等于有源区元胞的击穿电压,有效保证有源区的安全,在满足终端结构的击穿电压大于或等于有源区元胞击穿电压的条件下,不同电压的器件可以根据需要采用不同的终端区沟槽尺寸,并配合有源区沟槽的间距来选择终端区沟槽的间距,有利于提高在具体版图设计中的多样性和变通性。
以上所述仅为本发明的优选实施例,并不用于限制本发明,对于本领域技术人员而言,本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种沟槽肖特基二极管,其特征在于,包括:
衬底;
外延层,生长于所述衬底之上,所述外延层的上部形成有多个沟槽,所述多个沟槽包括位于有源区的有源区沟槽和至少一个位于终端区的终端区沟槽;
栅极氧化层,形成于所述多个沟槽的侧壁和底部及终端区外延层的表面;
多晶硅结构,形成于所述多个沟槽内,并覆盖在所述多个沟槽内的栅极氧化层上;
场氧层,形成于所述终端区沟槽内的多晶硅结构上及所述终端区的栅极氧化层上;
金属溅镀层,形成于所述有源区的外延层、有源区沟槽内的多晶硅结构及所述场氧层的表面上;
第三金属层,形成于所述衬底下方。
2.根据权利要求1所述的沟槽肖特基二极管,其特征在于,所述多个沟槽底部为圆弧状。
3.根据权利要求1所述的沟槽肖特基二极管,其特征在于,所述终端区为位于所述有源区与划片道之间的区域。
4.根据权利要求1所述的沟槽肖特基二极管,其特征在于,所述终端区沟槽的尺寸大于、等于或小于所述有源区沟槽的尺寸,所述终端区沟槽之间的距离为等距或不等距。
5.根据权利要求1所述的沟槽肖特基二极管,其特征在于,所述金属溅镀层包括位于所述有源区的外延层、有源区沟槽内的多晶硅结构、以及所述场氧层的表面上的第一金属层,以及位于所述第一金属层上的第二金属层。
6.一种沟槽肖特基二极管制作方法,其特征在于,包括以下步骤:
于衬底之上生成外延层;
于所述外延层的上部制备多个沟槽,所述多个沟槽包括位于有源区的有源区沟槽和至少一个位于终端区的终端区沟槽;
于所述多个沟槽的侧壁和底部,以及终端区的外延层表面上制备栅极氧化层;
于所述多个沟槽内的栅极氧化层上制备多晶硅结构;
于所述终端区沟槽内的多晶硅结构,以及所述终端区的栅极氧化层上制备场氧层;
于所述有源区的外延层、有源区沟槽内的多晶硅结构、以及所述场氧层上制备金属溅镀层;以及
于所述衬底下方制备第三金属层。
7.根据权利要求6所述的沟槽肖特基二极管制作方法,其特征在于,所述于外延层的上部制备多个沟槽包括以下步骤:
进行热氧化工艺,于所述外延层表面上形成第一氧化层;
于所述第一氧化层上形成第一光致抗蚀剂层;
根据所述第一光致抗蚀剂层对所述第一氧化层进行蚀刻;
以所述第一氧化层为掩模,对所述外延层进行蚀刻,形成所述多个沟槽。
8.根据权利要求7所述的沟槽肖特基二极管制作方法,其特征在于,还包括以下步骤:
在所述多个沟槽的侧壁和底部形成第二氧化层;
采用湿法刻蚀去除所述第一氧化层和第二氧化层。
9.根据权利要求6所述的沟槽肖特基二极管制作方法,其特征在于,所述于终端区沟槽内的多晶硅结构,以及所述终端区的栅极氧化层上制备场氧层包括以下步骤:
用化学气相沉积工艺将介质沉淀在所述多晶硅结构,以及所述外延层的栅极氧化层上,形成第三氧化层;
于所述第三氧化层上形成第二光致抗蚀剂层;
根据所述第二光致抗蚀剂层对所述第三氧化层进行蚀刻,形成场氧层;
除去蚀刻后的第二光致抗蚀剂层。
10.根据权利要求6所述的沟槽肖特基二极管制作方法,其特征在于,于所述有源区的外延层、有源区沟槽内的多晶硅结构、以及所述场氧层上制备金属溅镀层包括以下步骤:
于有源区的外延层、有源区沟槽内的多晶硅结构、以及所述场氧层上制备第一金属层;
于所述第一金属层上制备第二金属层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410516174.3A CN105529371A (zh) | 2014-09-29 | 2014-09-29 | 一种沟槽肖特基二极管及制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410516174.3A CN105529371A (zh) | 2014-09-29 | 2014-09-29 | 一种沟槽肖特基二极管及制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105529371A true CN105529371A (zh) | 2016-04-27 |
Family
ID=55771481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410516174.3A Pending CN105529371A (zh) | 2014-09-29 | 2014-09-29 | 一种沟槽肖特基二极管及制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105529371A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107665924A (zh) * | 2017-09-19 | 2018-02-06 | 中航(重庆)微电子有限公司 | 一种中低压沟槽型mos器件及其制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080138953A1 (en) * | 2003-05-20 | 2008-06-12 | Ashok Challa | Methods of Making Power Semiconductor Devices with Thick Bottom Oxide Layer |
CN101609801A (zh) * | 2009-07-03 | 2009-12-23 | 英属维京群岛商节能元件股份有限公司 | 沟槽式肖特基二极管及其制作方法 |
CN102637595A (zh) * | 2011-02-15 | 2012-08-15 | 陈自雄 | 沟槽式肖特基二极管及其制作方法 |
JP2013522909A (ja) * | 2010-03-16 | 2013-06-13 | ビシャイ・ジェネラル・セミコンダクター・エルエルシー | 高電圧印加のための改善された終端構造を備えるトレンチdmosデバイス |
-
2014
- 2014-09-29 CN CN201410516174.3A patent/CN105529371A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080138953A1 (en) * | 2003-05-20 | 2008-06-12 | Ashok Challa | Methods of Making Power Semiconductor Devices with Thick Bottom Oxide Layer |
CN101609801A (zh) * | 2009-07-03 | 2009-12-23 | 英属维京群岛商节能元件股份有限公司 | 沟槽式肖特基二极管及其制作方法 |
JP2013522909A (ja) * | 2010-03-16 | 2013-06-13 | ビシャイ・ジェネラル・セミコンダクター・エルエルシー | 高電圧印加のための改善された終端構造を備えるトレンチdmosデバイス |
CN102637595A (zh) * | 2011-02-15 | 2012-08-15 | 陈自雄 | 沟槽式肖特基二极管及其制作方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107665924A (zh) * | 2017-09-19 | 2018-02-06 | 中航(重庆)微电子有限公司 | 一种中低压沟槽型mos器件及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8963260B2 (en) | Power semiconductor device and fabrication method thereof | |
CN107799601B (zh) | 屏蔽栅沟槽功率mostet器件及其制造方法 | |
KR101955055B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
US8772900B2 (en) | Trench Schottky barrier diode and manufacturing method thereof | |
US10756200B2 (en) | Silicon carbide semiconductor element and method of manufacturing silicon carbide semiconductor | |
US9236431B2 (en) | Semiconductor device and termination region structure thereof | |
CN105470121A (zh) | 形成晶体管的方法、衬底图案化的方法及晶体管 | |
US9640672B2 (en) | Diode device and method for manufacturing the same | |
CN103594524A (zh) | 肖特基二极管及其制作方法 | |
CN211045445U (zh) | 一种垂直导通氮化镓功率二极管 | |
CN102842577B (zh) | 高压电阻半导体装置与制造高压电阻半导体装置的方法 | |
CN104465628A (zh) | 一种沟槽功率mosfet器件及其制作方法和静电保护结构 | |
CN105529371A (zh) | 一种沟槽肖特基二极管及制作方法 | |
US20150235938A1 (en) | Patterning Methods and Methods of Forming Electrically Conductive Lines | |
CN112993014B (zh) | 一种碳化硅平面式功率半导体器件及其制作方法 | |
CN204230248U (zh) | 一种沟槽功率mosfet器件及其静电保护结构 | |
CN107665924A (zh) | 一种中低压沟槽型mos器件及其制备方法 | |
CN106549057B (zh) | Dmos器件制作方法与dmos器件 | |
TW201639009A (zh) | 半導體元件及其製造方法 | |
US20180090562A1 (en) | Schottky barrier diode and method of manufacturing the same | |
TWI557915B (zh) | 垂直式電晶體元件及其製作方法 | |
CN113611606B (zh) | 稳压二极管及其制作方法 | |
CN203277389U (zh) | 半导体装置 | |
CN111128746B (zh) | 肖特基二极管及其制备方法 | |
CN203631566U (zh) | 肖特基二极管 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160427 |
|
RJ01 | Rejection of invention patent application after publication |