CN113611606B - 稳压二极管及其制作方法 - Google Patents
稳压二极管及其制作方法 Download PDFInfo
- Publication number
- CN113611606B CN113611606B CN202110856310.3A CN202110856310A CN113611606B CN 113611606 B CN113611606 B CN 113611606B CN 202110856310 A CN202110856310 A CN 202110856310A CN 113611606 B CN113611606 B CN 113611606B
- Authority
- CN
- China
- Prior art keywords
- heavily doped
- doped region
- layer
- region
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 230000000087 stabilizing effect Effects 0.000 title claims description 4
- 239000012535 impurity Substances 0.000 claims abstract description 81
- 238000002955 isolation Methods 0.000 claims abstract description 56
- 238000005468 ion implantation Methods 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000010409 thin film Substances 0.000 claims abstract description 18
- 230000008569 process Effects 0.000 claims abstract description 16
- 230000000903 blocking effect Effects 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66098—Breakdown diodes
- H01L29/66106—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
Abstract
本申请公开了一种稳压二极管及其制作方法，该方法包括：在外延层上形成薄膜层，外延层形成于衬底上；刻蚀去除除第一目标区域以外其它区域的薄膜层，剩余的薄膜层形成隔离结构，隔离结构用于在进行离子注入时进行阻挡；在隔离结构的一侧的第二目标区域进行离子注入形成第一重掺杂区；在隔离结构的另一侧的第三目标区域进行离子注入形成第二重掺杂区，第一重掺杂区和第二重掺杂区中包含的杂质类型不同，第一重掺杂区和所述外延层中包含的杂质类型相同。本申请通过在用于形成第一重掺杂区的第二目标区域和用于形成第二重掺杂区的第三目标区域之间形成隔离结构，从而能够阻挡由于工艺误差使离子注入至非目区域，提高了器件的稳定性。
Description
技术领域
本申请涉及半导体制造技术领域，具体涉及一种稳压二极管(Zener diode)及其制作方法。
背景技术
稳压二极管(又被称为“齐纳二极管”)是指利用PN结反向击穿状态，电流可在很大范围内变化而电压基本不变，起到稳压作用的二极管。
参考图1，其示出了相关技术中提供的一种横向稳压二极管(lateral Zenerdiode)的剖面示意图。如图1所示，衬底110上形成有外延层111，外延层111中形成有阱掺杂区101、P(positive)型重掺杂区1011和N(negative)型重掺杂区1012。
相关技术中，该横向稳压二极管的制作过程中，是通过依次进行光刻工艺和离子注入形成P型重掺杂区1011和N型重掺杂区1012。由于光刻工艺中存在套刻误差(在稳压二极管的制造工艺中，其通常为0.06微米(μm))，而P型重掺杂区1011和N型重掺杂区1012之间的间距S1的尺寸较小(其通常可以是0.2微米至0.3微米)，因此套刻误差对该间距S1的影响较大，再加上离子掺杂的扩散现象，从而对器件的一致性具有较大的影响，其稳定性较差。
发明内容
本申请提供了一种稳压二极管及其制作方法，可以解决相关技术中提供的稳压二极管的制作方法所导致的稳定性较差的问题。
一方面，本申请实施例提供了一种稳压二极管的制作方法，包括：
在外延层上形成薄膜层，所述外延层形成于衬底上；
刻蚀去除除第一目标区域以外其它区域的薄膜层，剩余的薄膜层形成隔离结构，所述隔离结构用于在进行离子注入时进行阻挡；
在所述隔离结构的一侧的第二目标区域进行离子注入形成第一重掺杂区；
在所述隔离结构的另一侧的第三目标区域进行离子注入形成第二重掺杂区，所述第一重掺杂区和所述第二重掺杂区中包含的杂质类型不同，所述第一重掺杂区和所述外延层中包含的杂质类型相同。
可选的，所述薄膜层包括多晶硅层。
可选的，所述在外延层上形成薄膜层，包括：
通过化学气相沉积(chemical vapor deposition，CVD)工艺在所述外延层上沉积多晶硅层，形成所述薄膜层。
可选的，所述外延层中形成有高压阱区(high voltage well)，所述高压阱区与所述第一重掺杂区中包含的杂质类型相同。
可选的，所述高压阱区下方的衬底中形成有第一埋层(buried layer)，所述第一埋层与所述第一重掺杂区中包含的杂质类型不同。
可选的，所述稳压二极管的有源区(active area，AA)的周侧形成有环绕的浅槽隔离(shallow trench isolation，STI)结构。
可选的，所述STI结构周侧的衬底中形成有隔离掺杂层，所述隔离掺杂层与所述第一重掺杂区中包含的杂质类型相同。
另一方面，本申请实施例提供了一种稳压二极管，其特征在于，所述稳压二极管通过如上任一所述的制作方法制作，所述稳压二极管包括：
衬底，所述衬底上形成有外延层，所述外延层中形成有第一重掺杂区和第二重掺杂区，所述外延层上形成有隔离结构，所述隔离结构形成于所述第一重掺杂区和第二重掺杂区之间；
其中，所述隔离结构用于在进行离子注入时进行阻挡。
可选的，所述隔离结构包括多晶硅。
可选的，所述外延层中形成有高压阱(high voltage well)区，所述高压阱区与所述第一重掺杂区中包含的杂质类型相同。
本申请技术方案，至少包括如下优点：
通过在稳压二极管的制作过程中，在离子注入前，在用于形成第一重掺杂区的第二目标区域和用于形成第二重掺杂区的第三目标区域之间形成隔离结构，从而能够阻挡由于光刻工艺的误差使离子注入至非目区域，进而提高了第一重掺杂区和第二重掺杂区之间间距的一致性，提高了器件的稳定性。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中提供的一种横向稳压二极管的剖面示意图；
图2是本申请一个示例性实施例提供的稳压二极管的制作方法的流程图；
图3是本申请一个示例性实施例提供的稳压二极管的剖面示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图2，其示出了本申请一个示例性实施例提供的稳压二极管的制作方法的流程图。该方法包括：
步骤201，在外延层上形成薄膜层，该外延层形成于衬底上。
可选的，该薄膜层包括多晶硅层。示例性的，可通过CVD工艺在外延层上沉积多晶硅层，形成薄膜层。
步骤202，刻蚀去除除第一目标区域以外其它区域的薄膜层，剩余的薄膜层形成隔离结构，该隔离结构用于在进行离子注入时进行阻挡。
示例性的，可通过光刻工艺在第一目标区域覆盖光阻，使其它区域暴露，进行刻蚀，去除其它区域的薄膜层，剩余的薄膜层形成隔离结构。当该薄膜层包括多晶硅层时，步骤201和步骤202相当于多晶硅栅的形成工艺，该隔离结构在制作方法上采用的多晶硅栅的形成工艺，其功能上是作为离子注入的阻挡层。
步骤203，在隔离结构的一侧的第二目标区域进行离子注入形成第一重掺杂区。
示例性的，可通过光刻工艺在除第二目标区域以外的其它区域覆盖光阻，使第二目标区域暴露，进行离子注入，在第二目标区域形成第一重掺杂区。由于隔离结构的存在，即便存在一定的光刻误差，也能在一定程度上阻止离子注入至非目标区域(尤其是隔离结构所在的区域，其为第一重掺杂区和第二重掺杂区之间的区域)。
步骤204，在隔离结构的另一侧的第三目标区域进行离子注入形成第二重掺杂区，第一重掺杂区和第二重掺杂区中包含的杂质类型不同，第一重掺杂区和所述外延层中包含的杂质类型相同。
示例性的，可通过光刻工艺在除第三目标区域以外的其它区域覆盖光阻，使第三目标区域暴露，进行离子注入，在第三目标区域形成第一重掺杂区。同样的，由于隔离结构的存在，即便存在一定的光刻误差，也能在一定程度上阻止离子注入至非目标区域。
如图3所示，本实施例中，第一重掺杂区3011的俯视形状为矩形，以该矩形的长所在的方向为X轴，以该矩形的宽所在的方向为Y轴，以垂直于X轴和Y轴的方向为Z轴进行说明。
衬底310上形成有外延层311，外延层311中形成有第一重掺杂区3011、第二重掺杂区3012和高压阱区301；高压阱区301下方的衬底310中形成有第一埋层312；该稳压二极管的有源区的周侧形成有环绕的STI结构330，在STI结构330周侧的衬底310中形成有隔离掺杂层(其包括STI结构330周侧的隔离掺杂层315和第一埋层312周侧的第二埋层313)，在第一重掺杂区3011和第二重掺杂区3012之间形成有隔离结构320。其中：
第一重掺杂区3011和第二重掺杂区3012中的杂质浓度高于其它的掺杂区域，第一重掺杂区3011和第二重掺杂区3012中包含的杂质类型不同，第一重掺杂区3011和外延层311中包含的杂质类型相同，高压阱区301与第一重掺杂区3011中包含的杂质类型相同，第一埋层312与第一重掺杂区3011中包含的杂质类型不同，隔离掺杂层315与第一重掺杂区3011中包含的杂质类型相同，第二埋层313与第一重掺杂区3011中包含的杂质类型相同。
例如，当第一重掺杂区3011中包含的杂质为P型杂质时，第二重掺杂区3012中包含的杂质为N型杂质，外延层311中包含的杂质为P型杂质，高压阱区301中包含的杂质为P型杂质，第一埋层312中包含的杂质为N型杂质，隔离掺杂层315包含的杂质为P型杂质，第二埋层313中包含的杂质为P型杂质。
当第一重掺杂区3011中包含的杂质为N型杂质时，第二重掺杂区3012中包含的杂质为P型杂质，外延层311中包含的杂质为N型杂质，高压阱区301中包含的杂质为N型杂质，第一埋层312中包含的杂质为P型杂质，隔离掺杂层315包含的杂质为N型杂质，第二埋层313中包含的杂质为N型杂质。
隔离结构320所隔离的区域则是对器件的稳定性具有较大影响的区域，该区域的宽度S2能够影响器件的稳定性，由于隔离结构320的阻挡作用，能够避免离子注入至S2区域内。
综上所述，本申请实施例中，通过在稳压二极管的制作过程中，在离子注入前，在用于形成第一重掺杂区的第二目标区域和用于形成第二重掺杂区的第三目标区域之间形成隔离结构，从而能够阻挡由于光刻工艺的误差使离子注入至非目区域，进而提高了第一重掺杂区和第二重掺杂区之间间距的一致性，提高了器件的稳定性。
可选的，本申请实施例中，可将薄膜层设定为多晶硅层，则形成隔离结构的方法可采用较为成熟的多晶硅栅的制作工艺，从而在实现阻挡作用的前提下，由于采用了较为成熟的，现有的工艺，从而降低了制作成本。
参考图3，其示出了本申请一个示例性实施例提供的稳压二极管的剖面示意图，该稳压二极管可通过上述任一方法实施例进行制作得到，其包括：
衬底310，其上形成有外延层311，外延层311中形成有第一重掺杂区3011和第二重掺杂区3012，外延层311上形成有隔离结构320，隔离结构320形成于第一重掺杂区3011和第二重掺杂区3012，其中，该隔离结构320用于在进行离子注入时进行阻挡。可选的，该隔离结构320包括多晶硅。
可选的，外延层311中形成有高压阱区301；可选的，高压阱区301下方的衬底310中形成有第一埋层312。
可选的，稳压二极管的有源区的周侧形成有环绕的STI结构330；可选的，在STI结构330周侧的衬底310中形成有隔离掺杂层(其包括STI结构330周侧的隔离掺杂层315和第一埋层312周侧的第二埋层313)。其中：
第一重掺杂区3011和第二重掺杂区3012中的杂质浓度高于其它的掺杂区域，第一重掺杂区3011和第二重掺杂区3012中包含的杂质类型不同，第一重掺杂区3011和外延层311中包含的杂质类型相同，高压阱区301与第一重掺杂区3011中包含的杂质类型相同，第一埋层312与第一重掺杂区3011中包含的杂质类型不同，隔离掺杂层315与第一重掺杂区3011中包含的杂质类型相同，第二埋层313与第一重掺杂区3011中包含的杂质类型相同。
例如，当第一重掺杂区3011中包含的杂质为P型杂质时，第二重掺杂区3012中包含的杂质为N型杂质，外延层311中包含的杂质为P型杂质，高压阱区301中包含的杂质为P型杂质，第一埋层312中包含的杂质为N型杂质，隔离掺杂层315包含的杂质为P型杂质，第二埋层313中包含的杂质为P型杂质。
当第一重掺杂区3011中包含的杂质为N型杂质时，第二重掺杂区3012中包含的杂质为P型杂质，外延层311中包含的杂质为N型杂质，高压阱区301中包含的杂质为N型杂质，第一埋层312中包含的杂质为P型杂质，隔离掺杂层315包含的杂质为N型杂质，第二埋层313中包含的杂质为N型杂质。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (3)
1.一种稳压二极管的制作方法，其特征在于，包括：
在外延层上形成薄膜层，所述外延层形成于衬底上，所述薄膜层包括多晶硅层；
刻蚀去除除第一目标区域以外其它区域的薄膜层，剩余的薄膜层形成隔离结构，所述隔离结构用于在进行离子注入时进行阻挡；
在所述隔离结构的一侧的第二目标区域进行离子注入形成第一重掺杂区；
在所述隔离结构的另一侧的第三目标区域进行离子注入形成第二重掺杂区，所述第一重掺杂区和所述第二重掺杂区中包含的杂质类型不同，所述第一重掺杂区和所述外延层中包含的杂质类型相同；
其中，所述外延层中形成有高压阱区，所述高压阱区与所述第一重掺杂区中包含的杂质类型相同，所述高压阱区下方的衬底中形成有第一埋层，所述第一埋层与所述第一重掺杂区中包含的杂质类型不同，所述稳压二极管的有源区的周侧形成有环绕的STI结构，所述STI结构周侧的衬底中形成有隔离掺杂层，所述隔离掺杂层与所述第一重掺杂区中包含的杂质类型相同。
2.根据权利要求1所述的方法，其特征在于，所述在外延层上形成薄膜层，包括：
通过CVD工艺在所述外延层上沉积多晶硅层，形成所述薄膜层。
3.一种稳压二极管，其特征在于，所述稳压二极管通过如权利要求1或2所述的制作方法制作，所述稳压二极管包括：
衬底，所述衬底上形成有外延层，所述外延层中形成有第一重掺杂区和第二重掺杂区，所述外延层上形成有隔离结构，所述隔离结构形成于所述第一重掺杂区和第二重掺杂区之间，所述隔离结构包括多晶硅；
其中，所述隔离结构用于在进行离子注入时进行阻挡，所述外延层中形成有高压阱区，所述高压阱区与所述第一重掺杂区中包含的杂质类型相同，所述高压阱区下方的衬底中形成有第一埋层，所述第一埋层与所述第一重掺杂区中包含的杂质类型不同，所述稳压二极管的有源区的周侧形成有环绕的STI结构，所述STI结构周侧的衬底中形成有隔离掺杂层，所述隔离掺杂层与所述第一重掺杂区中包含的杂质类型相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110856310.3A CN113611606B (zh) | 2021-07-28 | 2021-07-28 | 稳压二极管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110856310.3A CN113611606B (zh) | 2021-07-28 | 2021-07-28 | 稳压二极管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113611606A CN113611606A (zh) | 2021-11-05 |
| CN113611606B true CN113611606B (zh) | 2024-03-19 |
Family
ID=78338494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110856310.3A Active CN113611606B (zh) | 2021-07-28 | 2021-07-28 | 稳压二极管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113611606B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104900718A (zh) * | 2014-03-05 | 2015-09-09 | 中芯国际集成电路制造(上海)有限公司 | 一种肖特基二极管及其制造方法 |
| CN105762103A (zh) * | 2016-03-08 | 2016-07-13 | 上海华虹宏力半导体制造有限公司 | 半导体结构及其形成方法 |
| CN106158924A (zh) * | 2015-04-16 | 2016-11-23 | 北大方正集团有限公司 | 一种稳压二极管及其制作方法 |
| CN108198849A (zh) * | 2017-11-24 | 2018-06-22 | 矽力杰半导体技术(杭州)有限公司 | 一种齐纳二极管及其制造方法 |
| CN111710729A (zh) * | 2020-07-28 | 2020-09-25 | 杰华特微电子（杭州）有限公司 | 齐纳二极管及其制造方法 |
| CN112908850A (zh) * | 2021-03-09 | 2021-06-04 | 上海华虹宏力半导体制造有限公司 | 稳压二极管的制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120319242A1 (en) * | 2011-06-20 | 2012-12-20 | Duli Mao | Dopant Implantation Hardmask for Forming Doped Isolation Regions in Image Sensors |
-
2021
- 2021-07-28 CN CN202110856310.3A patent/CN113611606B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104900718A (zh) * | 2014-03-05 | 2015-09-09 | 中芯国际集成电路制造(上海)有限公司 | 一种肖特基二极管及其制造方法 |
| CN106158924A (zh) * | 2015-04-16 | 2016-11-23 | 北大方正集团有限公司 | 一种稳压二极管及其制作方法 |
| CN105762103A (zh) * | 2016-03-08 | 2016-07-13 | 上海华虹宏力半导体制造有限公司 | 半导体结构及其形成方法 |
| CN108198849A (zh) * | 2017-11-24 | 2018-06-22 | 矽力杰半导体技术(杭州)有限公司 | 一种齐纳二极管及其制造方法 |
| CN111710729A (zh) * | 2020-07-28 | 2020-09-25 | 杰华特微电子（杭州）有限公司 | 齐纳二极管及其制造方法 |
| CN112908850A (zh) * | 2021-03-09 | 2021-06-04 | 上海华虹宏力半导体制造有限公司 | 稳压二极管的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113611606A (zh) | 2021-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100207205A1 (en) | Structures and Methods for Improving Trench-Shielded Semiconductor Devices and Schottky Barrier Rectifier Devices | |
| US8822316B2 (en) | Method for manufacturing semiconductor device including an inverted region formed by doping second conductive type impurities into diffusion region of a first conductive type | |
| US20210407988A1 (en) | Methods of fabricating single-stack bipolar-based esd protection devices | |
| US8957494B2 (en) | High-voltage Schottky diode and manufacturing method thereof | |
| US20230301069A1 (en) | Semiconductor devices and preparation methods thereof | |
| US10541241B2 (en) | Semiconductor device having thyristor and metal-oxide semiconductor transistor | |
| CN113130633A (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| CN113611606B (zh) | 稳压二极管及其制作方法 | |
| US20090014790A1 (en) | Semiconductor device and method of fabricating semiconductor device | |
| CN112002643A (zh) | 超级结器件的制造方法 | |
| US20030219939A1 (en) | Self aligned compact bipolar junction transistor layout and method of making same | |
| TWI613708B (zh) | 半導體元件及其製造方法 | |
| CN114023649A (zh) | 超级结器件的制造方法 | |
| CN112768356B (zh) | 一种沟槽栅igbt制作方法 | |
| US7436003B2 (en) | Vertical thyristor for ESD protection and a method of fabricating a vertical thyristor for ESD protection | |
| US20070278542A1 (en) | Semiconductor device and fabricating method thereof | |
| US20180090562A1 (en) | Schottky barrier diode and method of manufacturing the same | |
| CN111354724A (zh) | 一种硅控整流器及其制造方法 | |
| CN111063618B (zh) | Vdmos器件esd保护结构及其制作工艺 | |
| CN110571283A (zh) | 半导体器件及半导体器件制作方法 | |
| CN111725305B (zh) | 半导体器件及其制作方法 | |
| TWI837961B (zh) | 半導體裝置與其製造方法 | |
| CN213601874U (zh) | 一种mosfet器件 | |
| US7741693B1 (en) | Method for integrating trench MOS Schottky barrier devices into integrated circuits and related semiconductor devices | |
| CN113506819B (zh) | Ldmos器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |