CN111710729A - 齐纳二极管及其制造方法 - Google Patents
齐纳二极管及其制造方法 Download PDFInfo
- Publication number
- CN111710729A CN111710729A CN202010737847.3A CN202010737847A CN111710729A CN 111710729 A CN111710729 A CN 111710729A CN 202010737847 A CN202010737847 A CN 202010737847A CN 111710729 A CN111710729 A CN 111710729A
- Authority
- CN
- China
- Prior art keywords
- region
- doping
- type
- field oxide
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 229920005591 polysilicon Polymers 0.000 claims abstract description 30
- 241000293849 Cordylanthus Species 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 21
- 238000002513 implantation Methods 0.000 claims description 14
- 238000004886 process control Methods 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 33
- 239000004065 semiconductor Substances 0.000 abstract description 10
- 230000008569 process Effects 0.000 description 7
- 239000004020 conductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- -1 HfSiN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66098—Breakdown diodes
- H01L29/66106—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及半导体技术领域，提供了一种齐纳二极管及其制造方法，形成的齐纳二极管包括：位于衬底上的阱区；位于衬底上的第一掺杂区和分别位于该第一掺杂区两侧的第二掺杂区；分别位于第二掺杂区远离第一掺杂区的一侧的场氧区，该场氧区在靠近第二掺杂区一侧的鸟嘴区域与前述第二掺杂区邻接；以及位于场氧区上方的多晶硅层，其横向延伸覆盖在前述第二掺杂区的上方；还有分别与第一掺杂区和多晶硅层形成欧姆接触的第一电极和与衬底形成欧姆接触的第二电极。本发明通过位于场氧区上方且横向延伸覆盖在第二掺杂区上表面的多晶硅层调节第二掺杂区与第一掺杂区共同和阱区形成的PN结在第二掺杂区侧面的等电势，以稳定该PN结在各处的击穿电压。
Description
技术领域
本发明涉及半导体领域，具体涉及一种齐纳二极管及其制造方法。
背景技术
二极管是以PN结为核心的电子元件，当其负极电压比正极高时称为反偏，反偏的二极管的反向饱和电流很小，但当反偏电压增大到一定值时反向电流会急剧增大，这种现象称为二极管的反向击穿，二极管的反向击穿电压(即稳定电压)很稳定，利用这一特性，可得到专门工作在反向击穿状态的齐纳二极管。齐纳二极管的核心部分由P-区和N+区(或P+区和N-区)组成，其中“-”表示该区掺杂浓度较低，“+”表示该区掺杂浓度较高。齐纳二极管的稳定电压主要由P-区(或N-区)的掺杂浓度决定。因此，保证P-区(或N-区)的掺杂浓度稳定对齐纳二极管的稳定电压的稳定性十分重要。
在实际电路应用中，通常利用齐纳二极管在PN结反向击穿状态下，电流可在很大范围内变化而电压基本不变的特性来稳定电路中的电压。电路设计通常钳住二极管的某个电流范围来进行稳压，因此齐纳二极管的电流状态非常重要，如果齐纳二极管在PN结反向击穿之前有较大的漏电流出现，设计的电路就无法稳住电压。
现有工艺中，如图1所示，常见的齐纳二极管100通常在衬底101上采用场氧区或场区(FOX)104自对准的方式，注入重掺杂N+区103与轻掺杂P-区102，调节浓度产生合适的击穿电压。这样方式形成的齐纳二极管有一个非常明显的缺点，N+区103的边缘区域因为接触到更多的P-区102，会形成弧面结(与N+区103相连的阴极电极和与衬底101相连的阳极电极均未示出)，其中，虚线所示为N+区103加正压时的等势线，N+区103的边缘位置等势线发生较大的弯曲，此处的击穿电压会低于其他区域，通常称这种弧面结现象导致的击穿为软击穿，因此在齐纳二极管100反偏状态下，P-区102与N+区103底部的击穿电压不一致，造成N+区103的边缘区先击穿，使得电流增大，由于不同区域击穿是在持续发生的，导致电流会在一定时间内持续变化，无法达到在瞬间出现较大电路的理想状态，形成软击穿的效应。此效应的存在会使得在齐纳二极管100在击穿电压附近电流发生变化时，电压也随之变化。
现有技术中，在此基础上的一种改进方案是通过在齐纳二极管200中增加一个N-注入区205进行改善，如图2所示，N-注入区205的引入一定程度上可以改善弧面结的弧度，改善N+区203边缘的等势线弧度，尽量维持各个区域击穿电压一致，但是在N-注入区205的边缘弧面结仍然存在，故上述方案只是对软击穿现象进行减弱，使得电流变化范围减小，并不能完全避免。
发明内容
为了解决上述技术问题，本发明提供了一种齐纳二极管及其制造方法，可以消除PN结各处击穿电压不一致的问题，稳定击穿电压。
一方面，本发明提供了一种齐纳二极管，包括：
阱区，位于衬底上，具有第一掺杂类型；
第一掺杂区，位于前述衬底上，前述阱区围绕该第一掺杂区设置；
第二掺杂区，分别位于第一掺杂区的两侧，前述阱区围绕该第二掺杂区设置，前述第一掺杂区和该第二掺杂区均为第二掺杂类型，该第二掺杂区与第一掺杂区共同和前述阱区形成PN结；
场氧区，分别位于前述第二掺杂区远离第一掺杂区的一侧，且该场氧区在靠近前述第二掺杂区一侧的鸟嘴区域与前述第二掺杂区邻接；
多晶硅层，位于场氧区的上方，且横向延伸覆盖在前述第二掺杂区的上方；
分别与第一掺杂区和多晶硅层形成欧姆接触的第一电极和与前述衬底形成欧姆接触的第二电极。
优选地，前述第二掺杂区的厚度大于前述第一掺杂区的厚度。
优选地，前述第二掺杂区的宽度小于前述阱区的宽度。
优选地，前述第一掺杂区的掺杂浓度大于前述第二掺杂区的掺杂浓度。
优选地，前述第一掺杂类型为P型，则前述第二掺杂类型为N型；
或者前述第一掺杂类型为N型，则前述第二掺杂类型为P型。
另一方面，本发明还提供了一种齐纳二极管的制造方法，包括：
在衬底上形成第一掺杂类型的阱区；
在前述衬底上形成场氧区，该场氧区在前述阱区的上方区域形成有间隔；
在前述场氧区之间的衬底上注入形成具有第二掺杂类型的第二掺杂区，前述场氧区在靠近该第二掺杂区的一侧形成的鸟嘴区域与该第二掺杂区邻接；
在前述场氧区之间的第二掺杂区注入形成具有第二掺杂类型的第一掺杂区，前述阱区围绕该第一掺杂区和第二掺杂区，前述第二掺杂区与该第一掺杂区共同和前述阱区形成PN结；
在衬底上形成多晶硅层，形成的该多晶硅层位于前述场氧区的上方，且其横向延伸覆盖在前述第二掺杂区的上方；
形成分别与第一掺杂区和多晶硅层实现欧姆接触的第一电极和与衬底实现欧姆接触的第二电极。
优选地，在前述场氧区之间的衬底上注入形成具有第二掺杂类型的第二掺杂区中包括：
通过工艺控制注入形成的第二掺杂区的厚度大于注入形成的前述第一掺杂区的厚度。
优选地，在前述场氧区之间的衬底上注入形成具有第二掺杂类型的第二掺杂区中还包括：
通过工艺控制注入形成的前述第二掺杂区的宽度小于形成的前述阱区的宽度。
优选地，在前述场氧区之间的第二掺杂区注入形成具有第二掺杂类型的第一掺杂区中包括：
通过工艺控制形成前述第一掺杂区的掺杂浓度大于前述第二掺杂区的掺杂浓度。
优选地，前述第一掺杂类型为P型，则前述第二掺杂类型为N型；
或者前述第一掺杂类型为N型，则前述第二掺杂类型为P型。
本发明的有益效果是：根据本发明提供的齐纳二极管的制造方法形成的齐纳二极管包括：位于衬底上的阱区；位于衬底上的第一掺杂区和分别位于该第一掺杂区两侧的第二掺杂区；分别位于第二掺杂区远离第一掺杂区的一侧的场氧区，该场氧区在靠近第二掺杂区一侧的鸟嘴区域与前述第二掺杂区邻接；以及位于场氧区上方的多晶硅层，其横向延伸覆盖在前述第二掺杂区的上方；还有分别与第一掺杂区和多晶硅层形成欧姆接触的第一电极和与衬底形成欧姆接触的第二电极。
在本发明提供的该齐纳二极管中，第一掺杂区和第二掺杂区均与阱区的掺杂类型相反，由此该第二掺杂区与第一掺杂区共同和阱区形成PN结，且场氧区在靠近该第二掺杂区的一侧形成的鸟嘴区域与该第二掺杂区邻接，将该第二掺杂区的电势在沟道方向上与阱区隔离开来，再通过位于场氧区上方且横向延伸覆盖在第二掺杂区上表面的多晶硅层调节第二掺杂区与第一掺杂区共同和阱区形成的PN结在第二掺杂区侧面的等电势，以稳定该PN结在各处的击穿电压，消除现有技术中在第二掺杂区侧面与阱区形成弧面结，而导致的各处击穿电压不一致的问题，起到稳定击穿电压的作用。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出现有技术中的一种齐纳二极管的截面结构示意图；
图2示出现有技术中的另一种齐纳二极管的截面结构示意图；
图3a示出本发明实施例提供的一种齐纳二极管的截面结构示意图；
图3b示出本发明实施例提供的另一种齐纳二极管的截面结构示意图；
图4示出本发明实施例提供的一种齐纳二极管的制造方法的流程示意图；
图5a～图5f分别示出在图4所示齐纳二极管的制造方法在各个阶段形成的器件结构的界面示意图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上方，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
除非在下文中特别指出，半导体器件的各个层或者区域可以由本领域的技术人员公知的材料构成。半导体材料例如包括III-V族半导体，如GaAs、InP、GaN、SiC，以及IV族半导体，如Si、Ge。栅极导体、电极层可以由导电的各种材料形成，例如金属层、掺杂多晶硅层、或包括金属层和掺杂多晶硅层的叠层栅极导体或者是其他导电材料，例如为TaC、TiN、TaSiN、HfSiN、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni 3Si、Pt、Ru、W、和所述各种导电材料的组合。
在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。术语“横向延伸”是指沿着大致垂直于沟槽深度方向的方向延伸。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
图3a示出本发明实施例提供的一种齐纳二极管的截面结构示意图，图3b示出本发明实施例提供的另一种齐纳二极管的截面结构示意图。
参考图3a，以N+/P-结构的齐纳二极管为例，一方面本发明实施例提供了一种齐纳二极管300，该齐纳二极管300从下往上依次包括：衬底301、P型阱区302、第一N型区303、第二N型区305、场氧区304和多晶硅层306，以及分别与多晶硅层306和第一N型区303形成欧姆接触的阴极电极310，还有分别与衬底301和P型阱区302形成欧姆接触的阳极电极(未示出)。
其中，该第一N型区303例如位于衬底301表面的中部区域，第二N型区305分布于该第一N型区303的两侧，且该第一N型区303的掺杂浓度大于第二N型区305的掺杂浓度，P型阱区302位于衬底301上，围绕第一N型区303和第二N型区305设置，由此该第二N型区305与第一N型区303共同和P型阱区302形成PN结；场氧区304分别位于第二N型区305远离第一N型区303的一侧，即第一N型区303与第二N型区305将场氧区304隔离开来，且该场氧区304在靠近前述第二N型区305一侧形成有鸟嘴区域，该鸟嘴区域与第二N型区305相邻接；前述多晶硅层306位于场氧区304的上方，其横向延伸覆盖在场氧区304靠近第二N型区305的区域与该第二N型区305的上表面相接触，且该多晶硅层306在第一N型区303的上方区域形成有间隔。
进一步的，前述第二N型区305的厚度大于第一N型区303的厚度。
进一步的，前述第二N型区305的宽度小于前述P型阱区302的宽度。
进一步的，前述第一N型区303的掺杂浓度大于第二N型区305的掺杂浓度。具体的，前述P型阱区302例如为P-区，第一N型区303为N+区，第二N型区305为N-区，其中“-”表示该区掺杂浓度较低，“+”表示该区掺杂浓度较高。
需要说明的是，本发明中的齐纳二极管是N+/P-结构，故前述第一掺杂类型为P型，第二掺杂类型为N型；在本发明的替代实施例中，若是N-/P+结构的齐纳二极管，则前述第一掺杂类型为N型，第二掺杂类型为P型。
在本发明进一步的实施方案中，通过工艺控制(温度、时间、掺杂浓度等)使形成的场氧区304在靠近前述第二N型区305一侧的鸟嘴区域加长，形成如图3b所示的结构，以减缓与该鸟嘴区域下表面相接触的衬底(P型阱区)中电场强度的变化趋势，达到提升齐纳二极管击穿电压的目的。
在本发明进一步的实施方案中，通过工艺控制使形成的场氧区304在靠近前述第二N型区305一侧的鸟嘴区域边缘的厚度增加，以降低鸟嘴区域下方衬底的电场，在节省工艺成本的同时有效提升齐纳二极管的击穿电压。
在本发明实施例提供的齐纳二极管中，第一N型区303和第二N型区305均与P型阱区302的掺杂类型相反，由此该第二N型区305与第一N型区303共同和P型阱区302形成PN结，且场氧区304在靠近该第二N型区305的一侧形成的鸟嘴区域与该第二N型区305邻接，将第二N型区305的电势在沟道方向上与P型阱区302隔离开来，再通过位于场氧区304上方且横向延伸覆盖在第二N型区305上表面的多晶硅层306调节第一N型区303和第二N型区305共同和P型阱区302形成的PN结在第二N型区305侧面的等电势，以稳定该PN结在各处的击穿电压，消除现有技术中在第二N型区(N-区)侧面与P型阱区(P-区)形成弧面结，而导致的各处击穿电压不一致的问题，起到稳定击穿电压的作用。
本发明提供的齐纳二极管300，当通过阴极电极310对多晶硅层306和第一N型区303施加正压工作时，多晶硅层306能够起到帮助第一N型区303积累的作用，使等势线的弧度能够更加平缓，此时等势线会沿着多晶硅层306从场氧区304的边缘绕出，避开了P型阱区302，从而达到消除在P型阱区302内的弧面结击穿的效果，使本发明提供的齐纳二极管300在结构不会存在各处击穿电压不一致的问题，符合齐纳二极管电流可在很大范围内变化而电压基本不变的特性，实用性强。
图4示出本发明实施例提供的一种齐纳二极管的制造方法的流程示意图，图5a～图5f分别示出在图4所示齐纳二极管的制造方法在各个阶段形成的器件结构的界面示意图。
以下实施例同样以N+/P-结构的齐纳二极管为例，结合图5a～图5f介绍图4所示本发明实施例提供的齐纳二极管的制造工艺。
步骤S110：在衬底上形成P型阱区。
在步骤S110中，通过在衬底301上进行离子注入形成P型阱区302，其形成结构的截面如图5a所示。
步骤S120：在衬底上形成场氧区。
在步骤S120中，在衬底301上进行氧化物生长，生成场氧化层304，形成的场氧化层304该场氧区304在P型阱区302的上方区域形成有间隔，如图5b所示的截面结构。
步骤S130：在前述场氧区之间的衬底上注入形成第二N型区。
在步骤S130中，利用前述场氧区304的自对准注入在场氧区304之间的衬底上形成第二N型区305，该第二N型区305与场氧区304在靠近该第二N型区305的一侧形成的鸟嘴区域相邻接，如图5c所示的截面结构。
步骤S140：在衬底上形成多晶硅层。
在步骤S140中，沉积形成的多晶硅层306位于场氧区305的上方，且其横向延伸覆盖在第二N型区305的上方，而后通过蚀刻去除位于第二N型区305上方中间区域的部分，使暴露出一部分第二N型区305的上表面，如图5d所示。
步骤S150：在前述场氧区之间的第二N型区注入形成第一N型区。
在步骤S150中，利用多晶硅层306的自对准注入在场氧区304之间的第二N型区305中形成第一N型区303，使P型阱区302分布在该第一N型区303和第二N型区305的周围，由此第二N型区305与第一N型区303共同和P型阱区302形成PN结,如图5e所示的截面结构。通过工艺控制形成第一N型区303的掺杂浓度大于第二N型区305的掺杂浓度。
进一步的，还可以通过工艺控制注入形成的第二N型区305的厚度大于注入形成的第一N型区303的厚度。
进一步的，还可以通过工艺控制注入形成的第二N型区305的宽度小于形成的P型阱区302的宽度。
在本实施例中，场氧区304在靠近该第二N型区305的一侧形成的鸟嘴区域与该第二N型区305邻接，将第二N型区305的电势在沟道方向上与P型阱区302隔离开来，再通过位于场氧区304上方且横向延伸覆盖在第二N型区305上表面的多晶硅层306调节第一N型区303和第二N型区305共同和P型阱区302形成的PN结在第二N型区305侧面的等电势，以稳定该PN结在各处的击穿电压，消除现有技术中在第二N型区(N-区)侧面与P型阱区(P-区)形成弧面结，而导致的各处击穿电压不一致的问题，起到稳定击穿电压的作用。
步骤S160：形成分别与第一N型区和多晶硅层实现欧姆接触的阴极电极和与衬底实现欧姆接触的阳极电极。
在步骤S160中，通过形成金属接触以引出阴极电极310和阳极电极(未示出)，其中，阴极电极310分别与第一N型区303和多晶硅层306形成欧姆接触，而阳极电极与衬底301(和P型阱区302)形成欧姆接触，如图5f所示的截面结构。
当通过阴极电极310对多晶硅层306和第一N型区303施加正压工作时，多晶硅层306能够起到帮助第一N型区303积累的作用，使等势线的弧度能够更加平缓，此时等势线会沿着多晶硅层306从场氧区304的边缘绕出，避开了P型阱区302，从而达到消除在P型阱区302内的弧面结击穿的效果，使本发明提供的齐纳二极管300在结构不会存在各处击穿电压不一致的问题，符合齐纳二极管电流可在很大范围内变化而电压基本不变的特性，实用性强。
进一步的，上述本发明的实施例中是以N+/P-结构齐纳二极管为例，但本发明并不限于此，对于P+/N-结构齐纳二极管也同样适用。
进一步的，还可以在位于P型阱区中部区域的第一N型区的两侧沿横向向外通过离子注入依次形成多个不同浓度的N-注入区，使PN结在N-区边缘区域的等势线变化平缓，一定程度上改善齐纳二极管的电流状态，稳定击穿电压。
此外，本实施例中是以局部氧化隔离(Local Oxidation of Silicon，LOCOS)工艺为例，但对于其他工艺如浅沟槽隔离(Shallow trench isolation，STI)工艺形成场氧区的齐纳二极管器件在制造过程同样可应用上述实施例提供的齐纳二极管的制造方法中的部分或全部步骤，以提高PN结的反向击穿电压的稳定性，以提高形成器件的性能，在此不作限制。
虽然以上将实施例分开说明和阐述，但涉及部分共通之技术，在本领域普通技术人员看来，可以在实施例之间进行替换和整合，涉及其中一个实施例未明确记载的内容，则可参考有记载的另一个实施例。
应当说明的是，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。
Claims (10)
1.一种齐纳二极管，包括：
阱区，位于衬底上，具有第一掺杂类型；
第一掺杂区，位于所述衬底上，所述阱区围绕所述第一掺杂区设置；
第二掺杂区，分别位于所述第一掺杂区的两侧，所述阱区围绕所述第二掺杂区设置，所述第一掺杂区和所述第二掺杂区均为第二掺杂类型，且所述第二掺杂区与所述第一掺杂区共同和所述阱区形成PN结；
场氧区，分别位于所述第二掺杂区远离所述第一掺杂区的一侧，且所述场氧区在靠近所述第二掺杂区一侧的鸟嘴区域与所述第二掺杂区邻接；
多晶硅层，位于所述场氧区的上方，且横向延伸覆盖在所述第二掺杂区的上方；
分别与所述第一掺杂区和多晶硅层形成欧姆接触的第一电极和与所述衬底形成欧姆接触的第二电极。
2.根据权利要求1所述的齐纳二极管，其中，所述第二掺杂区的厚度大于所述第一掺杂区的厚度。
3.根据权利要求1所述的齐纳二极管，其中，所述第二掺杂区的宽度小于所述阱区的宽度。
4.根据权利要求1所述的齐纳二极管，其中，所述第一掺杂区的掺杂浓度大于所述第二掺杂区的掺杂浓度。
5.根据权利要求1所述的齐纳二极管，其中，所述第一掺杂类型为P型，则所述第二掺杂类型为N型；
或者所述第一掺杂类型为N型，则所述第二掺杂类型为P型。
6.一种齐纳二极管的制造方法，包括：
在衬底上形成第一掺杂类型的阱区；
在所述衬底上形成场氧区，所述场氧区在所述阱区的上方区域形成有间隔；
在所述场氧区之间的所述衬底上注入形成具有第二掺杂类型的第二掺杂区，所述场氧区在靠近所述第二掺杂区的一侧形成的鸟嘴区域与所述第二掺杂区邻接；
在所述场氧区之间的所述第二掺杂区注入形成具有第二掺杂类型的第一掺杂区，形成的所述阱区围绕所述第一掺杂区和第二掺杂区设置，且所述第二掺杂区与所述第一掺杂区共同和所述阱区形成PN结；
在所述衬底上形成多晶硅层，形成的所述多晶硅层位于所述场氧区的上方，且其横向延伸覆盖在所述第二掺杂区的上方；
形成分别与所述第一掺杂区和多晶硅层实现欧姆接触的第一电极和与所述衬底实现欧姆接触的第二电极。
7.根据权利要求6所述的齐纳二极管的制造方法，其中，在所述场氧区之间的所述衬底上注入形成具有第二掺杂类型的第二掺杂区中包括：
通过工艺控制注入形成的所述第二掺杂区的厚度大于注入形成的所述第一掺杂区的厚度。
8.根据权利要求7所述的齐纳二极管的制造方法，其中，在所述场氧区之间的所述衬底上注入形成具有第二掺杂类型的第二掺杂区中还包括：
通过工艺控制注入形成的所述第二掺杂区的宽度小于形成的所述阱区的宽度。
9.根据权利要求6所述的齐纳二极管的制造方法，其中，在所述场氧区之间的所述第二掺杂区注入形成具有第二掺杂类型的第一掺杂区中包括：
通过工艺控制形成所述第一掺杂区的掺杂浓度大于所述第二掺杂区的掺杂浓度。
10.根据权利要求6所述的齐纳二极管的制造方法，其中，所述第一掺杂类型为P型，则所述第二掺杂类型为N型；
或者所述第一掺杂类型为N型，则所述第二掺杂类型为P型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010737847.3A CN111710729B (zh) | 2020-07-28 | 2020-07-28 | 齐纳二极管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010737847.3A CN111710729B (zh) | 2020-07-28 | 2020-07-28 | 齐纳二极管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111710729A true CN111710729A (zh) | 2020-09-25 |
| CN111710729B CN111710729B (zh) | 2022-07-19 |
Family
ID=72547971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010737847.3A Active CN111710729B (zh) | 2020-07-28 | 2020-07-28 | 齐纳二极管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111710729B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112736124A (zh) * | 2020-12-28 | 2021-04-30 | 矽力杰半导体技术(杭州)有限公司 | Esd保护器件 |
| CN113611606A (zh) * | 2021-07-28 | 2021-11-05 | 上海华虹宏力半导体制造有限公司 | 稳压二极管及其制作方法 |
| US20220238727A1 (en) * | 2021-01-22 | 2022-07-28 | Richtek Technology Corporation | Zener diode and manufacturing method thereof |
| WO2023273320A1 (zh) * | 2021-06-30 | 2023-01-05 | 无锡华润上华科技有限公司 | 齐纳二极管及其制作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521721A (ja) * | 1991-07-11 | 1993-01-29 | Nissan Motor Co Ltd | 半導体装置のゲート保護装置 |
| US20080258224A1 (en) * | 2007-04-20 | 2008-10-23 | Force-Mos Technology Corporation | Trenched MOSFETs with improved gate-drain (GD) clamp diodes |
| CN102891185A (zh) * | 2011-07-21 | 2013-01-23 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
| CN103219360A (zh) * | 2012-01-23 | 2013-07-24 | 株式会社东芝 | 半导体装置 |
| US20140061715A1 (en) * | 2012-08-31 | 2014-03-06 | Freescale Semiconductor, Inc. | Zener diode device and fabrication |
| CN103811560A (zh) * | 2012-11-07 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 钳位二极管及其版图结构和其制造方法 |
| CN107818947A (zh) * | 2017-09-26 | 2018-03-20 | 杰华特微电子（杭州）有限公司 | 一种半导体器件及其制造方法 |
-
2020
- 2020-07-28 CN CN202010737847.3A patent/CN111710729B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521721A (ja) * | 1991-07-11 | 1993-01-29 | Nissan Motor Co Ltd | 半導体装置のゲート保護装置 |
| US20080258224A1 (en) * | 2007-04-20 | 2008-10-23 | Force-Mos Technology Corporation | Trenched MOSFETs with improved gate-drain (GD) clamp diodes |
| CN102891185A (zh) * | 2011-07-21 | 2013-01-23 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
| CN103219360A (zh) * | 2012-01-23 | 2013-07-24 | 株式会社东芝 | 半导体装置 |
| US20140061715A1 (en) * | 2012-08-31 | 2014-03-06 | Freescale Semiconductor, Inc. | Zener diode device and fabrication |
| CN103811560A (zh) * | 2012-11-07 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 钳位二极管及其版图结构和其制造方法 |
| CN107818947A (zh) * | 2017-09-26 | 2018-03-20 | 杰华特微电子（杭州）有限公司 | 一种半导体器件及其制造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112736124A (zh) * | 2020-12-28 | 2021-04-30 | 矽力杰半导体技术(杭州)有限公司 | Esd保护器件 |
| CN112736124B (zh) * | 2020-12-28 | 2023-10-27 | 矽力杰半导体技术(杭州)有限公司 | Esd保护器件 |
| US20220238727A1 (en) * | 2021-01-22 | 2022-07-28 | Richtek Technology Corporation | Zener diode and manufacturing method thereof |
| WO2023273320A1 (zh) * | 2021-06-30 | 2023-01-05 | 无锡华润上华科技有限公司 | 齐纳二极管及其制作方法 |
| CN113611606A (zh) * | 2021-07-28 | 2021-11-05 | 上海华虹宏力半导体制造有限公司 | 稳压二极管及其制作方法 |
| CN113611606B (zh) * | 2021-07-28 | 2024-03-19 | 上海华虹宏力半导体制造有限公司 | 稳压二极管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111710729B (zh) | 2022-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111710729B (zh) | 齐纳二极管及其制造方法 | |
| EP2793255B1 (en) | Manufacturing method of a semiconductor device comprising a schottky diode and a high electron mobility transistor | |
| KR100850026B1 (ko) | Ⅲ-질화물 전류 제어 디바이스와 그 제조방법 | |
| US7696540B2 (en) | Structure and method for a fast recovery rectifier structure | |
| US7781859B2 (en) | Schottky diode structures having deep wells for improving breakdown voltages | |
| US9502544B2 (en) | Method and system for planar regrowth in GaN electronic devices | |
| US9397186B2 (en) | Method of fabricating a gallium nitride merged P-I-N schottky (MPS) diode by regrowth and etch back | |
| CN108122746B (zh) | 用于制造半导体器件和功率半导体器件的方法 | |
| CN111415986A (zh) | 电子器件 | |
| CN111048420B (zh) | 横向双扩散晶体管的制造方法 | |
| US20090166795A1 (en) | Schottky diode of semiconductor device and method for manufacturing the same | |
| US7183593B2 (en) | Heterostructure resistor and method of forming the same | |
| CN111697057B (zh) | 半导体结构及其制造方法 | |
| CN112002767B (zh) | 齐纳二极管及其制造方法 | |
| CN111710719A (zh) | 横向双扩散晶体管及其制造方法 | |
| US9391179B2 (en) | Vertical GaN JFET with low gate-drain capacitance and high gate-source capacitance | |
| US8237239B2 (en) | Schottky diode device and method for fabricating the same | |
| CN111199970B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN111406323A (zh) | 宽带隙半导体装置 | |
| CN108074964B (zh) | 低电阻低泄漏器件 | |
| CN112993010A (zh) | 氮化镓高电子迁移率晶体管及其制造方法 | |
| KR20190071333A (ko) | 반도체 소자 및 그 제조 방법 | |
| US11929440B2 (en) | Fabrication method for JFET with implant isolation | |
| US20240304674A1 (en) | Nitride semiconductor device and method of manufacturing nitride semiconductor device | |
| KR101483721B1 (ko) | 오목한 셀 구조를 갖는 파워 모스펫 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province, 310030 Applicant after: Jiehuate Microelectronics Co.,Ltd. Address before: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province, 310030 Applicant before: JOULWATT TECHNOLOGY Inc.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |