CN112736124B - Esd保护器件 - Google Patents

Esd保护器件 Download PDF

Info

Publication number
CN112736124B
CN112736124B CN202011584197.XA CN202011584197A CN112736124B CN 112736124 B CN112736124 B CN 112736124B CN 202011584197 A CN202011584197 A CN 202011584197A CN 112736124 B CN112736124 B CN 112736124B
Authority
CN
China
Prior art keywords
doped region
oxide layer
protection device
esd protection
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011584197.XA
Other languages
English (en)
Other versions
CN112736124A (zh
Inventor
张国彦
何刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN202011584197.XA priority Critical patent/CN112736124B/zh
Publication of CN112736124A publication Critical patent/CN112736124A/zh
Priority to US17/543,948 priority patent/US20220208963A1/en
Application granted granted Critical
Publication of CN112736124B publication Critical patent/CN112736124B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种ESD保护器件，包括：基底；从所述基底的上表面延伸至其内的具有第一掺杂类型的第一阱区；位于所述第一阱区中，从所述基底的上表面延伸至其内的具有第一掺杂类型的第一掺杂区；从所述基底的上表面延伸至其内的具有第二掺杂类型的第二掺杂区；位于所述基底的上表面，与所述第二掺杂区相邻的场氧化层；以及从所述场氧化层的上表面向所述第一掺杂区延伸的场板。本发明的器件在相同的击穿电压下，可以将元胞设置的比较小，以增大单位面积电流能力。

Description

ESD保护器件
技术领域
本发明涉及半导体器件技术领域，更具体地，涉及一种ESD保护器件。
背景技术
静电对于电子产品的伤害一直是不易解决的问题，尤其是在高压电路的应用中。为了不影响产品的正常工作性能，电路的电源端口需要高维持电压的ESD器件，防止出现闩锁效应。二极管(Diode)是业界普遍使用的静电放电(ESD)器件，但是其在高压应用中的设计仍存在很多问题，例如导通电阻大，单位面积的电流能力差等。
发明内容
综上所述，本发明提供一种ESD保护器件，以解决现有技术存在的问题。
根据本发明的一方面，提供一种ESD保护器件，包括：基底；从所述基底的上表面延伸至其内的具有第一掺杂类型的第一阱区；位于所述第一阱区中，从所述基底的上表面延伸至其内的具有第一掺杂类型的第一掺杂区；从所述基底的上表面延伸至其内的具有第二掺杂类型的第二掺杂区；位于所述基底的上表面，与所述第二掺杂区相邻的场氧化层；以及从所述场氧化层的上表面向所述第一掺杂区延伸的场板。
优选地，所述场氧化层与所述第一掺杂区不接触。
优选地，还包括从所述基底的上表面延伸至其内的具有第二掺杂类型的第二阱区，所述第二掺杂区位于所述第二阱区中。
优选地，所述场板包括位于所述场氧化层上的第一部分以及位于所述基底上表面上的第二部分。
优选地，所述场板与所述第一掺杂区接触。
优选地，所述场板与所述第一掺杂区不接触。
优选地，还包括位于所述场板和所述基底上表面之间的薄氧化层，所述薄氧化层与所述场氧化层邻接。
优选地，从所述第二掺杂区到所述第一掺杂区的方向，所述场氧化层的厚度递减。
优选地，所述场氧化层包括位于所述基底上表面的第一氧化层，以及位于所述第一氧化层上和所述基底上表面的第二氧化层。
优选地，所述第一氧化层包括厚度均匀的第一部分以及位于第一部分两侧的厚度不均匀的第二部分。
优选地，所述第二氧化层靠近所述第二掺杂区的一侧与所述第一氧化层的第一部分靠近所述第二掺杂区的一侧对齐。
优选地，所述第二氧化层靠近所述第二掺杂区的一侧相对于所述第一氧化层的第一部分靠近所述第二掺杂区的一侧缩进。
优选地，所述第一阱区和所述第二阱区不接触。
优选地，所述第一阱区和所述第二阱区的结深相等。
优选地，还包括与所述第二掺杂区相邻的具有第一掺杂类型的第三掺杂区，所述第三掺杂区位于所述第二掺杂区与所述场氧化层相邻一侧相对的另一侧。
优选地，所述第一掺杂区被连接至阳极电极，所述第二掺杂区被连接至阴极电极。
优选地，所述第一掺杂区被连接至阳极电极，所述第二掺杂区和所述第三掺杂区被连接至阴极电极。
优选地，所述场板与所述第二掺杂区之间的距离从最小变化到最大的过程中，所述器件的击穿电压先增大后减小。
优选地，所述场氧化层靠近所述第一掺杂区的一侧与所述场板靠近所述第一掺杂区的一侧之间的距离越小，所述器件的电流能力越小。
优选地，所述第二阱区靠近所述第一阱区的一侧距离所述场氧化层靠近所述第一阱区的一侧越大，所述器件的击穿电压越大。
优选地，所述基底包括第一掺杂类型的衬底。
优选地，所述基底包括第一掺杂类型的衬底和位于所述衬底中的第二掺杂类型的高压阱区，所述第一阱区位于所述高压阱区中。
优选地，所述场板为多晶硅场板。
根据本发明提供的ESD保护器件，通过在阳极的第一掺杂区和阴极的第二掺杂区之间形成场板，优化器件的电场分布，以增加器件的击穿电压。在相同的击穿电压下，可以将元胞设置的比较小，以增大单位面积电流能力。另外，通过在阴极增加第二阱区，以减小器件的导通电阻。进一步地，设置所述第一阱区和所述第二阱区不接触，以提高器件的击穿电压。
进一步地，从所述第二掺杂区到所述第一掺杂区的方向，将所述场氧化层的厚度设置为逐渐递减，使得场氧化层下方的电场分布更加均匀，避免尖峰电场的出现，提高了器件的击穿电压。
进一步地，通过在所述阴极设置第一掺杂类型的第三掺杂区，在不降低维持电压的情况下，增大电流能力，提高单位面积ESD器件的电流能力。
进一步地，通过设置第二氧化层靠近所述第二掺杂区的一侧相对所述第一氧化层的第一部分靠近所述第二掺杂区的一侧缩进一定的距离，以减弱JFET效应，提高ESD器件的电流能力，增加一个电场尖峰，使得电场线分布更加平滑，增大器件的击穿电压。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出根据本发明第一实施例ESD保护器件的截面图；
图2示出根据本发明第二实施例ESD保护器件的截面图；
图3示出根据本发明第三实施例ESD保护器件的截面图；
图4示出根据本发明第四实施例ESD保护器件的截面图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
在本申请中，术语“冲丝”是指在引线框上固定芯片以及进行引线键合之后，在注入封装料的过程中，彼此相邻的引线由于封装料的冲击而彼此接触导致短路的现象。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
图1示出根据本发明第一实施例ESD保护器件的截面图。
请参照图1，衬底101例如由硅组成，并且是第一掺杂类型的。第一掺杂类型是N型和P型中的一种，第二掺杂类型是N型和P型中的另一种。在本实施例中，基底包括所述衬底101和位于所述衬底101中的第二掺杂类型的高压阱区102。在其他实施例中，基底也可包括所述衬底101和位于所述衬底101上的第二掺杂类型的外延层；或基底也可只包括所述衬底101，在此不做任何限制。
所述ESD保护器件还包括具有第一掺杂类型的第一阱区103，具有第一掺杂类型的第一掺杂区104，具有第二掺杂类型的第二掺杂区106，场氧化层107以及场板108。其中，所述第一阱区103从所述高压阱区102的上表面延伸至其内；所述第一掺杂区104位于所述第一阱区103中，从所述高压阱区102的上表面延伸至其内；所述第二掺杂区106从所述高压阱区102的上表面延伸至其内；所述场氧化层107位于所述基底的上表面，且与所述第二掺杂区106相邻，所述场氧化层107与所述第二掺杂区可以接触，也可以有一定间距，但是间距增大，器件的击穿电压会增大，同时电阻也会增大；以及所述场板108从所述场氧化层的上表面向所述第一掺杂区104延伸。在本实施例中，所述场氧化层107与所述第一掺杂区104不接触。所述场板108包括位于所述场氧化层107上的第一部分以及位于所述高压阱区102上表面上的第二部分。所述场板108的第一部分在所述场氧化层107上延伸的长度越长，即所述场板108与所述第二掺杂区106之间的距离L2从最大变化至最小的过程中，所述ESD保护器件的击穿电压先减小后增大。所述场板108与所述第一掺杂区104可以接触，也可以不接触。另外，在所述场板108和所述高压阱区102上表面之间还包括薄氧化层(图中未画出)，所述薄氧化层与所述场氧化层107邻接。所述场板108可选择多晶硅材料。
所述ESD保护器件还包括从所述高压阱区102的上表面延伸至其内的具有第二掺杂类型的第二阱区105，所述第二掺杂区106位于所述第二阱区105中。所述第二阱区105与所述第一阱区103不接触，所述第一阱区103和所述第二阱区105的结深可以被设置为相等。其中，所述第二阱区105靠近所述第一阱区103的一侧与所述场氧化层107靠近所述第一阱区103的一侧之间的距离被设置为L1，距离L1对器件的影响较大，若距离L1太小，所述ESD保护器件的击穿电压会降低，电流特性会出现一个大电阻区，电流较小，电压增大较多。若距离L1太大，所述ESD保护器件的击穿电压越大，但导通区的电阻也会增大。因此，距离L1的要选择合适的值进行设置，一般根据器件的电压等级来选择。
将所述场氧化层107与所述场板108靠近所述第一掺杂区104的一侧之间的距离设置为L4，当L4间距太小时，JFET效应较强，会导致电流能力降低，当L4间距太大，会导致电阻增大，需要的ESD保护器件面积较大。因此，距离L4的要选择合适的值进行设置，一般根据器件的电压等级来选择。
在本实施例中，所述ESD保护器件为二极管，所述第一掺杂区104被连接至阳极电极，所述第二掺杂区106被连接至阴极电极。
本申请提供的ESD保护器件，通过在阳极的第一掺杂区和阴极的第二掺杂区之间形成场板，优化器件的电场分布，以增加器件的击穿电压。在相同的击穿电压下，可以将元胞设置的比较小，以增大单位面积电流能力。另外，通过在阴极增加第二阱区，以减小器件的导通电阻。进一步地，设置所述第一阱区和所述第二阱区不接触，以提高器件的击穿电压。
图2示出根据本发明第二实施例ESD保护器件的截面图。
请参照图2，本发明第二实施例的ESD保护器件与第一实施例的ESD器件的区别是场氧化层的结构不同，其他结构完全相同，在此不在赘述。
在本实施例中，所述场氧化层包括第一氧化层2071和第二氧化层2072，先在所述高压阱区102上表面形成第一氧化层2071，然后在第一氧化层2071上和高压阱区上表面形成第二氧化层2072，所述第一氧化层2071和第二氧化层2072共形形成场氧化层。所述第一氧化层2071包括厚度均匀的第一部分以及位于第一部分两侧的厚度不均匀的第二部分，所述第一氧化层2071的第二部分的厚度沿远离所述第一氧化层2071的第一部分的方向逐渐减小。所述第二氧化层2072靠近所述第二掺杂区106的一侧与所述第一氧化层2071的第一部分靠近所述第二掺杂区的一侧对齐。
具体地，本实施例的所述场氧化层是呈阶梯状的，更进一步地，从所述第二掺杂区106到所述第一掺杂区104的方向，由所述第一氧化层2071和第二氧化层2072形成所述场氧化层的厚度逐渐递减。本实施例的场氧化层的结构可以使得场氧化层下方的电场分布更加均匀，避免尖峰电场的出现，提高了器件的击穿电压。
图3示出根据本发明第三实施例ESD保护器件的截面图。
请参照图3，与第一实施例的ESD保护器件相比，第三实施例的ESD保护器件还包括位于所述第二阱区105中具有第一掺杂类型的第三掺杂区309。所述第三掺杂区309与所述第二掺杂区106相邻，位于所述第二掺杂区106与所述场氧化层107相邻一侧相对的另一侧。
在本实施例中，所述ESD保护器件为三极管，所述第一掺杂区104被连接至阳极电极，所述第二掺杂区106和所述第三掺杂区309被连接至阴极电极。当所述阴极承受高压静电时，所述ESD保护器件的阴极的第二阱区105，连接高压阱区102与阳极第一阱区103之间发生雪崩击穿，载流子流向阴极，二极管打开之后，第三掺杂区309，第二阱区105，连接高压阱区102，第一阱区103以及第一掺杂区104形成的PNP导通，使得PNP同二极管并联，在不降低维持电压的情况下，增大电流能力，提高单位面积ESD器件的电流能力。
另外，本申请将第三掺杂区309设置远离所述第一阱区的一侧，以减小第三掺杂区对电场分布的影响，进而提高器件的击穿电压。
图4示出根据本发明第四实施例ESD保护器件的截面图。
请参照图4，与第二实施例的ESD保护器件相比，第四实施例的ESD保护器件的第二氧化层4072靠近所述第二掺杂区106的一侧相对所述第一氧化层4071的第一部分靠近所述第二掺杂区106的一侧缩进一定的距离L3，即所述第二氧化层4072与所述第二掺杂区106之间的距离大于所述第一氧化层4071的第一部分靠近所述第二掺杂区的一侧与所述第二掺杂区406之间的距离。
本实施例的目的主要使第一氧化层4071和第二氧化层4072靠近所述第二掺杂区106的一侧形成的阶梯状，减弱JFET效应，提高ESD器件的电流能力，增加一个电场尖峰，使得电场线分布更加平滑，增大击穿电压。距离L3的数值的选取主要在元胞尺寸不变的情况下，选取电场最优化，雪崩击穿电压最高的位置，相对在达到足够击穿电压时，ESD的面积最小。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (21)

1.一种ESD保护器件，其中，包括：
基底；
从所述基底的上表面延伸至其内的具有第一掺杂类型的第一阱区；
位于所述第一阱区中，从所述基底的上表面延伸至其内的具有第一掺杂类型的第一掺杂区；
从所述基底的上表面延伸至其内的具有第二掺杂类型的第二掺杂区；
位于所述基底的上表面，与所述第二掺杂区相邻的场氧化层；以及
从所述场氧化层的上表面向所述第一掺杂区延伸的场板，
其中，所述ESD保护器件为二极管，所述第一掺杂区被连接至阳极电极，所述第二掺杂区被连接至阴极电极以形成所述二极管，
所述场氧化层与所述第二掺杂区接触，所述场氧化层与所述第一掺杂区之间包括场板，
所述场氧化层包括位于所述基底上表面的第一氧化层，以及位于所述第一氧化层上和所述基底上表面的第二氧化层以使得所述场氧化层呈阶梯状。
2.根据权利要求1所述的ESD保护器件，其中，所述场氧化层与所述第一掺杂区不接触。
3.根据权利要求1所述的ESD保护器件，其中，还包括从所述基底的上表面延伸至其内的具有第二掺杂类型的第二阱区，所述第二掺杂区位于所述第二阱区中。
4.根据权利要求1所述的ESD保护器件，其中，所述场板包括位于所述场氧化层上的第一部分以及位于所述基底上表面上的第二部分。
5.根据权利要求1所述的ESD保护器件，其中，所述场板与所述第一掺杂区接触。
6.根据权利要求1所述的ESD保护器件，其中，所述场板与所述第一掺杂区不接触。
7.根据权利要求4所述的ESD保护器件，其中，还包括位于所述场板和所述基底上表面之间的薄氧化层，所述薄氧化层与所述场氧化层邻接。
8.根据权利要求1所述的ESD保护器件，其中，从所述第二掺杂区到所述第一掺杂区的方向，所述场氧化层的厚度递减。
9.根据权利要求1所述的ESD保护器件，其中，所述第一氧化层包括厚度均匀的第一部分以及位于第一部分两侧的厚度不均匀的第二部分。
10.根据权利要求9所述的ESD保护器件，其中，所述第二氧化层靠近所述第二掺杂区的一侧与所述第一氧化层的第一部分靠近所述第二掺杂区的一侧对齐。
11.根据权利要求9所述的ESD保护器件，其中，所述第二氧化层靠近所述第二掺杂区的一侧相对于所述第一氧化层的第一部分靠近所述第二掺杂区的一侧缩进。
12.根据权利要求3所述的ESD保护器件，其中，所述第一阱区和所述第二阱区不接触。
13.根据权利要求3所述的ESD保护器件，其中，所述第一阱区和所述第二阱区的结深相等。
14.根据权利要求1所述的ESD保护器件，其中，还包括与所述第二掺杂区相邻的具有第一掺杂类型的第三掺杂区，所述第三掺杂区位于所述第二掺杂区与所述场氧化层相邻一侧相对的另一侧。
15.根据权利要求14所述的ESD保护器件，其中，所述第一掺杂区被连接至阳极电极，所述第二掺杂区和所述第三掺杂区被连接至阴极电极。
16.根据权利要求4所述的ESD保护器件，其中，所述场板与所述第二掺杂区之间的距离从最小变化到最大的过程中，所述器件的击穿电压先增大后减小。
17.根据权利要求2所述的ESD保护器件，其中，所述场氧化层靠近所述第一掺杂区的一侧与所述场板靠近所述第一掺杂区的一侧之间的距离越小，所述器件的电流能力越小。
18.根据权利要求3所述的ESD保护器件，其中，所述第二阱区靠近所述第一阱区的一侧距离所述场氧化层靠近所述第一阱区的一侧越大，所述器件的击穿电压越大。
19.根据权利要求1所述的ESD保护器件，其中，所述基底包括第一掺杂类型的衬底。
20.根据权利要求1所述的ESD保护器件，其中，所述基底包括第一掺杂类型的衬底和位于所述衬底中的第二掺杂类型的高压阱区，所述第一阱区位于所述高压阱区中。
21.根据权利要求1所述的ESD保护器件，其中，所述场板为多晶硅场板。
CN202011584197.XA 2020-12-28 2020-12-28 Esd保护器件 Active CN112736124B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011584197.XA CN112736124B (zh) 2020-12-28 2020-12-28 Esd保护器件
US17/543,948 US20220208963A1 (en) 2020-12-28 2021-12-07 Esd protection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011584197.XA CN112736124B (zh) 2020-12-28 2020-12-28 Esd保护器件

Publications (2)

Publication Number Publication Date
CN112736124A CN112736124A (zh) 2021-04-30
CN112736124B true CN112736124B (zh) 2023-10-27

Family

ID=75606746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011584197.XA Active CN112736124B (zh) 2020-12-28 2020-12-28 Esd保护器件

Country Status (2)

Country Link
US (1) US20220208963A1 (zh)
CN (1) CN112736124B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1564318A (zh) * 2004-03-26 2005-01-12 清华大学 0.35μm LDMOS高压功率显示驱动器件的设计方法
CN1664998A (zh) * 2004-03-03 2005-09-07 吴协霖 萧特基二极管结构及其制造方法
CN1681122A (zh) * 2004-04-06 2005-10-12 世界先进积体电路股份有限公司 具有间隙结构的高压静电放电保护装置
CN101819937A (zh) * 2009-05-29 2010-09-01 杭州矽力杰半导体技术有限公司 横向双扩散金属氧化物半导体晶体管的制造方法
CN101916777A (zh) * 2010-07-16 2010-12-15 中颖电子有限公司 横向扩散金属氧化物晶体管及静电保护架构
CN103165450A (zh) * 2011-12-09 2013-06-19 上海华虹Nec电子有限公司 终端环的制造方法
CN103178104A (zh) * 2013-02-20 2013-06-26 国网智能电网研究院 一种半导体器件多级场板终端结构及其制造方法
CN104659093A (zh) * 2013-11-21 2015-05-27 上海华虹宏力半导体制造有限公司 Nldmos器件结构
CN104900698A (zh) * 2014-03-05 2015-09-09 旺宏电子股份有限公司 半导体结构及其制造方法
CN104900702A (zh) * 2015-05-08 2015-09-09 西安西奈电子科技有限公司 一种纵向高压半导体器件
CN111129002A (zh) * 2019-12-10 2020-05-08 上海华虹宏力半导体制造有限公司 静电保护电路
CN111584481A (zh) * 2020-05-12 2020-08-25 杰华特微电子（杭州）有限公司 用于静电防护的晶体管结构及其制造方法
CN111710729A (zh) * 2020-07-28 2020-09-25 杰华特微电子（杭州）有限公司 齐纳二极管及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7465964B2 (en) * 2005-12-30 2008-12-16 Cambridge Semiconductor Limited Semiconductor device in which an injector region is isolated from a substrate
JP5385679B2 (ja) * 2008-05-16 2014-01-08 旭化成エレクトロニクス株式会社 横方向半導体デバイスおよびその製造方法
JP5460279B2 (ja) * 2009-12-11 2014-04-02 株式会社日立製作所 半導体装置およびその製造方法
US8659080B2 (en) * 2012-03-05 2014-02-25 Macronix International Co., Ltd. Semiconductor structure and manufacturing process thereof
US20140061721A1 (en) * 2012-08-28 2014-03-06 Macronix International Co., Ltd. Mos device and method for fabricating the same
US9041110B2 (en) * 2013-03-21 2015-05-26 United Microelectronics Corp. Semiconductor device for electrostatic discharge protection
US9202862B2 (en) * 2014-03-14 2015-12-01 Macronix International Co., Ltd. Semiconductor structure and manufacturing method of the same
CN108807543B (zh) * 2018-05-25 2023-12-15 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体器件及其制造方法
US10978870B2 (en) * 2019-04-10 2021-04-13 Macronix International Co., Ltd. Electrostatic discharge protection device

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1664998A (zh) * 2004-03-03 2005-09-07 吴协霖 萧特基二极管结构及其制造方法
CN1564318A (zh) * 2004-03-26 2005-01-12 清华大学 0.35μm LDMOS高压功率显示驱动器件的设计方法
CN1681122A (zh) * 2004-04-06 2005-10-12 世界先进积体电路股份有限公司 具有间隙结构的高压静电放电保护装置
CN101819937A (zh) * 2009-05-29 2010-09-01 杭州矽力杰半导体技术有限公司 横向双扩散金属氧化物半导体晶体管的制造方法
CN101916777A (zh) * 2010-07-16 2010-12-15 中颖电子有限公司 横向扩散金属氧化物晶体管及静电保护架构
CN103165450A (zh) * 2011-12-09 2013-06-19 上海华虹Nec电子有限公司 终端环的制造方法
CN103178104A (zh) * 2013-02-20 2013-06-26 国网智能电网研究院 一种半导体器件多级场板终端结构及其制造方法
CN104659093A (zh) * 2013-11-21 2015-05-27 上海华虹宏力半导体制造有限公司 Nldmos器件结构
CN104900698A (zh) * 2014-03-05 2015-09-09 旺宏电子股份有限公司 半导体结构及其制造方法
CN104900702A (zh) * 2015-05-08 2015-09-09 西安西奈电子科技有限公司 一种纵向高压半导体器件
CN111129002A (zh) * 2019-12-10 2020-05-08 上海华虹宏力半导体制造有限公司 静电保护电路
CN111584481A (zh) * 2020-05-12 2020-08-25 杰华特微电子（杭州）有限公司 用于静电防护的晶体管结构及其制造方法
CN111710729A (zh) * 2020-07-28 2020-09-25 杰华特微电子（杭州）有限公司 齐纳二极管及其制造方法

Also Published As

Publication number Publication date
US20220208963A1 (en) 2022-06-30
CN112736124A (zh) 2021-04-30

Similar Documents

Publication Publication Date Title
EP0566179B1 (en) A semiconductor component including protection means
US6140678A (en) Trench-gated power MOSFET with protective diode
CN101312189B (zh) 与半导体功率器件集成的多级静电放电保护电路的优化布图结构
US7855427B2 (en) Semiconductor device with a plurality of isolated conductive films
US8222115B2 (en) Method of forming a high capacitance diode
US9337186B2 (en) Semiconductor device and a method for manufacturing a semiconductor device having a semi-insulating region
US11164859B2 (en) Semiconductor device
KR101779230B1 (ko) 전력 반도체 디바이스
US20220254921A1 (en) Semiconductor device having junction termination structure and method of formation
US20200083338A1 (en) Semiconductor device
US11296071B2 (en) Device of protection against electrostatic discharges
US9722035B2 (en) Method for manufacturing termination structure of semiconductor device
CN112736124B (zh) Esd保护器件
KR100394914B1 (ko) pn-접합부및상기접합부의파괴위험을줄이기위한수단을갖는장치
US9530922B2 (en) Overvoltage protection components in an optoelectronic circuit on SOI
US11817477B2 (en) Power semiconductor device
US7253474B2 (en) Quasi-vertical semiconductor component
CN109841666A (zh) 用于针状单元沟槽mosfet的布局
US11437365B2 (en) Device of protection against electrostatic discharges
EP0128268A1 (en) Semiconductor device having a control electrode
US8686515B2 (en) Double-groove bidirectional vertical component
US9991173B2 (en) Bidirectional semiconductor device for protection against electrostatic discharges
US8575647B2 (en) Bidirectional shockley diode with extended mesa
CN116031255A (zh) Esd保护器件及其制造方法
WO2022123026A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant