CN1664998A - 萧特基二极管结构及其制造方法 - Google Patents

Abstract

本发明揭露一种萧特基整流组件(Schottkyrectifier device)及其制造方法。萧特基整流组件包含多个区域氧化层于其中以达到避免过早崩溃，及做为打线缓冲应力的目的。该萧特基整流组件至少包含一n－型漂移层形成于n+半导体基板上。一阴极金属层形成于n+半导体基板背面而与n－型漂移层相对，一对场氧化区和终止区形成于n－型漂移层中。场氧化区与场氧化区之间，及终止区与场氧化区之间各有一平台分隔，该平台有金属硅化物层形成于其上以做为阳极接触，一图案化的顶部金属层做为阳极形成于金属硅化物层、场氧化区氧化层上，并延伸以覆盖部分的终止区氧化层。此外，场氧化区及终止区的氧化层下方则有p掺杂区与p－掺杂区，因此，当组件受到逆偏压时，可以抑制漏电流。

Description

萧特基二极管结构及其制造方法

技术领域

本发明有关于半导体工艺，特别是指一种萧特基二极管(Schottky barrierdiode)结构包含区域氧化层于其中，以简化生产程序，并且在高逆向偏压的条件下可降低漏电流。

技术背景

萧特基二极管是一种重要的功率组件，广范应用于电源供应器的开关、马达控制、电信开关、工厂自动化、电子自动化等等及许多高速电力开关应用。这些功率组件通常需要的特性包括可以承载极大的正向电流，逆向偏压时则至少可以阻挡100伏特或以上的高压，且漏电流要小。

有许多已公开的功率组件都可以达到上述高承载电流与耐高逆向偏压的特性。一典型形成萧特基二极管例子可参考由Kanemaru等人所获得的美国专利第6483164号。其制造过程如图1A至图1C所示。请参考图1A，首先准备一重掺杂n型导电杂质的半导体基板10，一漂移层(drift layer)20形成于其上，且延伸至第一表面20A。随后，一氧化层25再形成于第一表面20A上。之后，请参考图1B，对氧化层图案化，用以在终止区域定义护环35的位置。随后护环区35再以离子注入或扩散的技术掺以p型导电型杂质形成于漂移层20内。紧接着，再施以热氧化工艺以使硼等p型导电性杂质向内扩散，同时成长一氧化层30并使氧化层增厚。一第二光阻图案40随之涂布于上述结果的表面上，用以定义阳极接触区。

请参考图1C，利用第二光阻图案40做为掩膜，一湿法刻蚀紧接着进行，以移除曝漏的氧化层30及25。如此，将使部分的护环区35与及护环区35之间的漂移层20裸露。在去除光阻图案40之后，一萧特基阻障金属层50，随之形成于上述结果的表面上。随后，一第三光阻图案(未图标)和刻蚀步骤接着进行，用以定义萧特基阻障金属层50图案。接着，移除在前述步骤中基板背面的数层材料层，再形成一金属层60于形上，用以做为阴极。

传统的萧特基整流组件含护环35的工艺至少需要三道光罩才能完成。

发明内容

本发明揭露一种萧特基二极管(Schottky rectifier device)及其制造方法。

萧特基二极管包含多个区域氧化层于其中以达到避免过早崩溃，及做为打线缓冲应力之目的。其中，萧特基整流组件至少包含一n-型漂移层(drift layer)形成于n+半导体基板上。此处的n-指的是轻掺杂n型导电性杂质，n+指的是重掺杂导电性杂质。一阴极金属层形成于n+半导体基板背面而与n-型漂移层相对，一对场氧化区和终止区形成于该n-型漂移层中。场氧化区与场氧化区之间，及终止区与场氧化区之间各有一平台分隔，该平台有金属硅化物阻障层形成于其上以做为阳极接触，一图案化的顶部金属层做为阳极形成于金属硅化物层、及场氧化区氧化层上，并延伸以覆盖部分之终止区氧化层。此外，场氧化区及终止区的氧化层下方则有p掺杂区与p-掺杂区，因此，当组件受到逆偏压时，可以抑制漏电流。

本发明的方法包括：

提供一第一导电型半导体基板具有一掺杂以该第一导电型杂质的外延层形成于其上；

形成一第一氧化层于该外延层上；

形成一第一氮化层于该第一氧化层上；

图案化该第一氮化层及该第一氧化层，以定义有源区及终止区；

施以离子注入以形成掺杂以第二型导电型离子的第一掺杂层掺杂区，以该图案化的第一氮化层及第一氧化层为掩膜；

施以热氧化工艺以形成多个场氧化区于该有源区内，及该终止区内；

移除该第一氮化层及第一氧化层，以曝露该外延层；

形成一阻障金属层于该半导体基板的正面上；

施以金属硅化步骤以硅化该阻障金属层，以形成萧特基阻障硅化层；

形成一顶部金属层于该半导体基板的正面上；

图案化该顶部金属层，以定义阳极；

移除该半导体基板的背面上的数个因上述步骤沉积的材料层；及

形成一背面金属层于该半导体基板背面，以作为阴极。

本发明的目的即在用简化的工艺步骤达到形成萧特基整流组件且又可改善崩溃电压的目的。依据本发明的方法，仅需要两道光罩即可。

附图说明

本发明的较佳实施例将于后面的说明文字中辅以下列图形做更详细的阐述：

图1A至图1C显示传统萧特基二极管在终止区内形成护环结构之制造方法之横截面示意图。

图2显示依据本发明之方法形成氧化层于一n-外延层上，外延层下方是n+半导体基板的横截面示意图。

图3显示依据本发明的方法，形成氮化层掩膜图案于氧化层上，再以双注入(dual implant)技术注入于n-外延层的横截面示意图。

图4显示依据本发明的方法，施以热氧化工艺以形成区域氧化层结构和终止区，以及使双p掺杂区扩大的横截面示意图。

图5显示依据本发明的方法，在形成金属硅化物于平台区并且图案化以形成阳极于基板正面，此外，在基板背面的表面上也形成阴极的横截面示意图。

图6A和图6B显示依据本发明的方法布局示意图，图中示区域氧化层形成于有源区及终止区，而且工艺中仅需要两道光罩即可完成。

图7显示当顺向偏压施加于萧特基二极管时的顺向电流分布示意图。

图8显示当逆向偏压施加于萧特基二极管时的耗尽区区分示意图。

图号对照表：

10半导体基板                         20漂移层

20A外延层(漂移层)表面p+基底区        25氧化层

35护环(p型离子掺杂区)                40光阻图案

30氧化层                             50阳极金属层

60阴极金属层                         100半导体基板

105漂移层                            115n掺杂层

120氮化硅层                          125光阻图案

130p掺杂层                           135p-掺杂层

140场氧化区氧化层                    140A终止区域氧化层

150A外延层(平台)表面                 150萧特基金属阻障层

160阳极金属层                        170阴极层

具体实施方式

如背景技术所述，传统制造功率晶体管整流组件包含终止结构的工艺技术，至少都要三道光罩工艺。而本发明可以简化工艺，特别是只需要二道光罩。以下将详述制造方法。以下的说明中，跟随于n或p后的「-」号代表轻掺杂，而「+」表示重掺杂。

请参考图2的横截面示意图，首先提供一n型杂质重掺杂的n+半导体基板100与一n型杂质掺杂的n-外延层105同时也是漂移层(drift layer)则形成于其上。接着一厚度约5-50nm的氧化层110随后形成于其上。

之后，再全面施以离子注入，注入以n型离子以形成一n型层115于氧化层110下的n-外延层105内。当n型杂质是磷离子时，注入的能量和剂量分别为10至200keV及0至5×10¹³/cm²。因此，在n型层115的杂质浓度比n-外延层105高，不过浓度仍低于n+半导体基板100。

为定义有源区，请参考图3，一氮化层120接着形成于氧化层110上。一光阻图案125随之形成于氮化层120上以定义有源区。随后，以光阻图案125为掩膜，施以刻蚀技术刻蚀氮化层120和氧化层110。

仍请参考图3，一双离子注入接着进行，用以注入B⁺和BF₂ ⁺于n-外延层105的不同深度分别形成一p-掺杂区130和一p掺杂区135。当注入硼离子时，注入的能量和剂量分别为10至200keV及5×10¹¹至5×10¹⁴/cm²。而注入BF₂ ⁺离子时，注入的能量和剂量分别为30至200keV及5×10¹²至5×10¹⁵/cm²。

在离子注入之后，光阻图案125接着剥除。紧接着，再施以热氧化工艺，以氮化硅层120做为掩膜，如图4所示。在实施热氧化工艺时，如图标，一对场氧化区氧化层140形成于有源区，并且厚的终止区氧化层140A形成于基板的周围。除此之外，在p-掺杂区130和一p掺杂区135的p型杂质以及n-层n型的杂质都将因退火而向内及横向扩散入n-外延层105内，而使得相关区域扩大。

以一较佳的实施例而言，对于厚度约0.1至2μm的场氧化层及p-130/n105接面由平台150A的表面量起深度D1大约0.1至5μm而言，介于两个场氧化区氧化层140之间的平台区150A以及场氧化区与终止区氧化层之间的平台宽约1-30μm。

请参考图5，先去除氮化层120及垫氧化层110，接着，一耐火元素型的萧特基金属阻障层150接着沉积于基板的正面。耐火金属层150可以是选自Ti、Ni、Cr、Mo、Pt、Zr、W等等。在耐火金属层150硅化成金属硅化物层150后，在场氧化区氧化层140及终止区氧化层140A上的金属就相继以湿法刻蚀法去除。随后，一阳极金属层160接着再沉积于萧特基金属硅化物层于场氧化区氧化层140及终止区氧化层140A上。阳极金属层160可以选自TiNi/Ag或TiW/Al。此处Ti和Ni或Ti和W是一起沉积的。再利用光刻及刻蚀技术图案化阳极金属层，以定义在终止区氧化层140A上的延伸长度。最后，先利用化学机械式研磨工艺将基板背面的数个沉积层移除至基板100背面原n+层也达到所预设的厚度。之后，再全面沉积一金属层170于其上，以作为阴极。

图6A显示一依据本发明的方法所实施的概要组件位置布局示意图。图标的场氧化区氧化层的个数要多于先前由横截面示意图所看到。场氧化区氧化层除了如图所示的图点型外，它们也可以是长条形的分布，请参照图6B。本发明只需要使用到两道光罩就可以做到高性能的萧特基阻障二极管结构—其中的一道光罩是用以定义有源区，另一道光罩是用以定义阳极金属层。穿插于有源区的场氧化区氧化层140还可以做为缓冲层，特别是打线(wire bonding)于阳极时，提供应力缓和的功能。

图7和图8分别示当萧特基阻障二极管组件被施以顺向偏压及逆向偏压的操作下的顺向电流与耗尽区区情形。圆7中，阳极160相对阴极为正，大部分的顺向电流都经由平台区150A，即金属硅化物的萧特基接触流动。仅有极少数的电流会沿着场氧化区氧化层的边境流动。这是因为萧特基接触的开启电压低于p-n接面，且金属硅化物的阻值远低于场氧化区氧化层的阻值的缘故。

当萧特基二极管受到逆偏压时，耗尽区区190开始形成并包围着p-区130及p区135，耗尽区区随电极的逆偏压而增加，并且随场氧化区氧化层的厚度而增加崩溃电压，耗尽区区的包覆可降低漏电流。据本发明的方法，本发明至少可以获得以下的好处。

(1).本发明的工艺方法要比传统方法简单，因为只需要两道光罩，一为定义有源区，另一为定义阳极金属层时。

(2).场氧化区氧化层就在有源区内，可以提供为打线时应力舒缓的缓冲层，此外场氧化区氧化层140也可以促进崩溃电压的提高。

(3).终止区氧化层140A既宽且又平坦，因此，耗尽区区的弯折区可预期要比传统的组件更远离有源区。

(4).顺向电流几乎由主要载体所构成，因此组件的开关速度要比传统的优越。

以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在本发明的权利要求书届定范围内。

Claims (12)

1、一种萧特基二极管制造方法，其特征在于该方法至少包含以下步骤：

提供一第一导电型半导体基板具有一掺杂以该第一导电型杂质的外延层形成于其上；

形成一第一氧化层于该外延层上；

形成一第一氮化层于该第一氧化层上；

图案化该第一氮化层及该第一氧化层，以定义有源区及终止区；

施以离子注入以形成掺杂以第二型导电型离子的第一掺杂层掺杂区，以该图案化的第一氮化层及第一氧化层为掩膜；

施以热氧化工艺以形成多个场氧化区于该有源区内，及该终止区内；

移除该第一氮化层及第一氧化层，以曝露该外延层；

形成一阻障金属层于该半导体基板的正面上；

施以金属硅化步骤以硅化该阻障金属层，以形成萧特基阻障硅化层；

形成一顶部金属层于该半导体基板的正面上；

图案化该顶部金属层，以定义阳极；

移除该半导体基板的背面上的数个因上述步骤沉积的材料层；及

形成一背面金属层于该半导体基板背面，以作为阴极。

2、如权利要求1所述的方法，其特征在于更包含在图案化该氮化层及该第一氧化层前以离子注入形成一第二掺杂层于该第一氧化层之下，其中上述第二掺杂层的杂质浓度比该外延层高，但低于该半导体基板。

3、如权利要求1所述的方法，其特征在于上述的第一掺杂层是以硼离子及BF₂ ⁺离子做不同深度的注入，用以分别形成p掺杂层及p-掺杂层，当进行热氧化工艺步骤后，且其中p掺杂层杂质浓度高，且在其上。

4、如权利要求3所述的方法，其特征在于上述的硼离子是以5×10¹¹至5×10¹⁴/cm²的剂量及10至200keV的能量进行注入，上述的BF₂ ⁺离子是以5×10¹²至5×10¹⁴/cm²的剂量及30至200keV的能量进行注入。

5、如权利要求3所述的方法，其特征在于在热氧化工艺后，场氧化区域的氧化层厚度约0.1至2μm，而该p-掺杂层/外延层接面的深度由该外延层表面量约为0.1至5μm，而场氧化区之间的间隔约为1至30μm。

6、如权利要求1所述的方法，其特征在于上述的阻障金属层是选自由Ti、Ni、Cr、Mo、Pt、Zr、W及其组合所组成的族群中的一种，其中上述的顶部金属层是选自TiNi/Ag或TiW/Al中的一种。

7、如权利要求1所述的方法，其特征在于上述的图案化该顶部金属层，以定义阳极步骤至少包含定义该顶部金属层在该终止区的延伸范围。

8、一种萧特基二极管结构，其特征在于至少包含：

一n-漂移层形成于一n+半导体基板；

一阴极金属层形成于该n+半导体基板背面，而与该n-漂移层相对；

一对场氧化区氧化层相隔以第一平台，且形成于该n-漂移层上；

一对终止区氧化层在该对场氧化区氧化层外围，相隔以第二平台；

一p型掺杂区形成于该场氧化区氧化层及该终止区氧化层之下；

一萧特基阻障硅化层形成于该第一平台及该第二平台上；及

一顶部金属层做为阳极形成于该萧特基阻障硅化层、该场氧化区氧化层并延伸以覆盖部分的终止区氧化层。

9、如权利要求8所述的组件，其特征在于更包含一n掺杂区形成萧特基阻障硅化层下，且在该n掺杂层的杂质浓度比该外延层高，但低于该半导体基板。

10、权利要求8所述的组件，其特征在于更包含一p-掺杂区形成在该p掺杂区下。

11、如权利要求8所述的组件，其特征在于上述的场氧化区氧化层厚度约0.1至2μm，而该p-/外延层接面的深度由该外延层表面量约为0.1至5μm，而与场氧化区之间的间隔约为1至30μm。

12、如权利要求8所述组件，其特征在于上述的阻障金属层是选自由Ti、Ni、Cr、Mo、Pt、Zr、W及其组合所组成的族群中的一种，其中上述的顶部金属层是选自TiNi/Ag或TiW/Al中的一种。

Images