CN116031255A - Esd保护器件及其制造方法 - Google Patents

Abstract

本发明公开了一种ESD保护器件及其制造方法，所述ESD保护器件包括第一掺杂类型的基底；位于所述基底中的至少两个相同的单元，以及从所述基底的上表面延伸至其内的第三掺杂区，每相邻的两个所述单元之间至少包括一个所述第三掺杂区，其中，每个所述单元中包括多个掺杂区域，每两个相邻的所述单元形成一个晶闸管结构。本发明提供的ESD保护器件工艺简单、面积小、电容低、漏电小以及箝位电压低。

Description

ESD保护器件及其制造方法

技术领域

本发明涉及半导体器件技术领域，更具体地，涉及一种ESD保护器件及其一种ESD保护器件的制造方法。

背景技术

静电对于电子产品的伤害一直是不易解决的问题，尤其是USB、HDMI、Thunderbolt高速接口应用中。图1所示为静电放电器件的双向晶闸管(SCR)的剖面图，从I/O_1至I/O_2是SCR1串联Diode2，从I/O_2至I/O_1是SCR2串联Diode1。其中SCR1和SCR2、Diode1和Diode2是完全对称的。

在高电阻率的衬底101(>100ohm.cm)上，注入NW/PW/N+/P+形成晶闸管和二极管。晶闸管SCR由P+/NW/PW/N+构成，Pt/NW的结击穿电压决定晶闸管SCR的开启电压，开启电压大小决定了Pt/NW结电容，因此，晶闸管SCR的电容主要受NW/Pt结电容影响。二极管Diode由Nw/衬底101构成，衬底101的浓度和NW的面积决定了二极管Diode的电容。

现有静电放电器件的主要缺点是晶闸管SCR和二极管Diode串联导致箝位电压高和结面积大，Pt高浓度导致晶闸管SCR电容偏高。

发明内容

综上所述，本发明提供一种ESD保护器件，以解决现有技术存在的问题。

根据本发明的第一方面，提供一种ESD保护器件，其中，包括：第一掺杂类型的基底；位于所述基底中的至少两个相同的单元，以及从所述基底的上表面延伸至其内的第三掺杂区，每相邻的两个所述单元之间至少包括一个所述第三掺杂区，其中，每个所述单元中包括多个掺杂区域，每两个相邻的所述单元形成一个晶闸管结构。

优选地，每个单元包括从所述基底的上表面延伸至其内的第一阱区，从所述基底的上表面延伸至其内的第一掺杂区，位于所述第一阱区中的第二掺杂区，其中，所述第三掺杂区和所述第二掺杂区为第一掺杂类型；所述第一掺杂区和所述第一阱区为第二掺杂类型。

优选地，所述第一掺杂区至少部分位于所述第一阱区中。

优选地，每相邻的两个所述单元之间包括一个所述第三掺杂区。

优选地，每个单元还包括位于所述第一阱区中的第四掺杂区，其中，所述第四掺杂区为第一掺杂类型，所述第一掺杂区位于所述第二掺杂区和所述第四掺杂区之间。

优选地，每相邻的两个所述单元之间包括两个所述第三掺杂区。

优选地，所述第一阱区与所述第三掺杂区不接触。

优选地，所述第三掺杂区与与其相邻的第一阱区之间的距离大于0，且小于等于1um。

优选地，还包括位于相邻的两个所述单元之间，且具有第一掺杂类型的第二阱区，防止相邻的所述两个单元中所述第一阱区穿通。

优选地，所述第二阱区的宽大于等于1um，且小于等于2um。

优选地，所述第三掺杂区和所述第二阱区的深度小于所述第一阱区的深度。

优选地，所述第一阱区未完全包住所述第一掺杂区。

优选地，每个单元中的所述第一掺杂区和所述第二掺杂区连接至相同的输入输出端，每相邻的两个所述单元分别连接至不同的两个输入输出端。

优选地，每个单元中的所述第一掺杂区、第二掺杂区和第四掺杂区连接至相同的输入输出端，每相邻的两个所述单元分别连接至不同的两个输入输出端。

优选地，相邻的所述第一阱区之间的距离大于等于4um，且小于等于5um。

优选地，所述第三掺杂区与相邻两个单元中的其中一个第一阱区相邻，所述第二阱区与另一单元的第一掺杂区相邻。

优选地，所述第二阱区位于两个所述第三掺杂区之间。

根据本发明的第二方面，提供一种ESD保护器件的制造方法，其中，包括：形成位于基底中的n个相同的单元，n大于等于2，以及形成从所述基底的上表面延伸至其内的第三掺杂区，相邻的两个所述单元之间至少包括一个所述第三掺杂区，其中，每个所述单元中包括多个掺杂区域，每两个相邻的所述单元形成一个晶闸管结构。

优选地，形成n个相同的单元的方法包括：形成从所述基底的上表面延伸至其内的n个第一阱区；以及形成从所述基底的上表面延伸至其内的n个第一掺杂区，在每个所述第一阱区中形成从所述基底的上表面延伸至其内的第二掺杂区，其中，所述基底，所述第三掺杂区以及所述第二掺杂区为第一掺杂类型；所述第一阱区和所述第一掺杂区为第二掺杂类型。

优选地，所述第一掺杂区至少部分位于所述第一阱区中。

优选地，每相邻的两个所述单元之间包括一个所述第三掺杂区。

优选地，每个单元还包括位于所述第一阱区中的第四掺杂区，其中，所述第四掺杂区为第一掺杂类型，所述第一掺杂区位于所述第二掺杂区和所述第四掺杂区之间。

优选地，每相邻的两个所述单元之间包括两个所述第三掺杂区。

优选地，还包括在相邻的两个所述单元之间形成具有第一掺杂类型的第二阱区，防止相邻的所述两个单元中所述第一阱区穿通。

优选地，所述第一阱区与所述第三掺杂区不接触。

优选地，所述第三掺杂区与与其相邻的第一阱区之间的距离大于0，且小于等于1um。

优选地，所述第一阱区未完全包住所述第一掺杂区。

优选地，所述第二阱区的宽大于等于1um，且小于等于2um。

优选地，每个单元中的所述第一掺杂区和所述第二掺杂区连接至相同的输入输出端，每两个相邻的单元分别连接至不同的两个输入输出端。

优选地，每个单元中的所述第一掺杂区、第二掺杂区和第四掺杂区连接至相同的输入输出端，每两个相邻的单元分别连接至不同的两个输入输出端。

本发明提供的ESD保护器件，去掉了串联的二极管结构，降低了箝位电压的同时减小了芯片面积；另外，设置第一阱区和第三掺杂区不接触，可以减小它们之间的结电容；还设置第一阱区未完全包住第一掺杂区，减小了第一阱区的面积；在两个单元之间设置第二阱区，以防止相邻的两个第一阱区之间穿通。本发明提供的ESD保护器件工艺简单、面积小、电容低、漏电小&箝位电压低。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出根据现有技术的ESD保护器件的截面图；

图2示出根据本发明第一实施例的ESD保护器件的截面图；

图3示出根据本发明第二实施例的ESD保护器件的截面图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。

应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。

在本申请中，术语“冲丝”是指在引线框上固定芯片以及进行引线键合之后，在注入封装料的过程中，彼此相邻的引线由于封装料的冲击而彼此接触导致短路的现象。

在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

本发明提供一种ESD保护器件，其中，包括：第一掺杂类型的基底；位于所述基底中的至少两个相同的单元，以及从所述基底的上表面延伸至其内的第三掺杂区，每相邻的两个所述单元之间至少包括一个所述第三掺杂区，其中，每个所述单元中包括多个掺杂区域，每两个相邻的所述单元形成一个晶闸管结构。

图2示出根据本发明第一实施例的ESD保护器件的截面图。

请参考图2，基底201例如由硅组成，并且是第一掺杂类型的。第一掺杂类型是N型和P型中的一种，第二掺杂类型是N型和P型中的另一种。在本实施例中，所述基底201优选高阻基底，所述基底201的掺杂浓度过低，可能会产生漏电，所述基底201的掺杂浓度过高，会影响器件的电容，因此，所述基底201的掺杂浓度优选为1×10¹³cm^-3～1×10¹⁴cm^-3。

位于所述基底201中的至少两个相同的单元220，每个单元220包括从所述基底201的上表面延伸至其内的第一阱区210，从所述基底201的上表面延伸至其内的第一掺杂区211，以及从所述基底201的上表面延伸至其内，且位于所述第一阱区210中的第二掺杂区212。其中，所述第二掺杂区212为第一掺杂类型；所述第一掺杂区211和所述第一阱区210为第二掺杂类型。另外，设置所述第一掺杂区211至少部分位于所述第一阱区210中，在本实施例中，所述第一阱区210没有完全包住所述第一掺杂区211，即所述第一阱区210的面积减小，进而减小了所述第一阱区210和所述基底201的结电容，同时减小了所述第一掺杂区211下的电阻，进一步减小了箝位电压。需要注意的是，相邻的所述第一阱区210的距离太近，会有穿通的风险导致漏电升高，距离也不能太远，相邻的所述第一阱区210之间的基底201电阻会导致箝位电压升高。因此，在本实施例中，设置相邻的所述第一阱区210之间的距离大于等于4um，且小于等于5um。在本实施例中，所述ESD保护器件的基底201中包括四个相同的单元，但并不限于四个，可以包括两个及两个以上，根据具体设计指标和需要决定。

每两个相邻的所述单元形成一个晶闸管结构，具体地，按照从左向右的方向，所述单元依次为第一单元，第二单元，第三单元……，依次类推。第一个晶闸管结构包括第一单元的第二掺杂区212，第一单元的第一阱区210，衬底201，以及第二单元的第一掺杂区211。其中，第一单元的第二掺杂区212，第一单元的第一阱区210和衬底201形成所述晶闸管的第一三极管，第一单元的第一阱区210，衬底201和第二单元的第一掺杂区211形成所述晶闸管的第二三极管。例如，在本实施例中，一共形成三个晶闸管结构，其他两个晶闸管结构与第一个晶闸管结构相似，在此不再赘述。

每相邻的所述两个单元220之间包括一个所述第三掺杂区213，所述第三掺杂区213从所述基底的上表面延伸至所述基底的内部。其中，所述第三掺杂区213为第一掺杂类型。所述第三掺杂区213用于开启所述晶闸管，即所述第三掺杂区213和相邻的所述第一阱区210的击穿电压为所述晶闸管的开启电压。设置所述第一阱区210与相邻的所述第三掺杂区213不接触，优选地，设置所述第一阱区210与相邻的所述第三掺杂区213的距离大于0um且小于等于1um。如此设置既能保证所述第一阱区210与所述第三掺杂区213的开启电压，又能有效降低所述第一阱区210与所述第三掺杂区213的结电容。

所述ESD保护器件还包括位于相邻的两个所述单元之间，且具有第一掺杂类型的第二阱区214，以防止相邻的所述两个单元中所述第一阱区210穿通。设置所述第二阱区214的宽度大于等于1um，且小于等于2um。所述第三掺杂区213和所述第二阱区214的深度小于所述第一阱区210的深度。所述第三掺杂区213与相邻两个单元中的其中一个单元的第一阱区210相邻，所述第二阱区214与另一单元的所述第一掺杂区211相邻。

所述ESD保护器件还包括位于器件边缘的隔离结构215，所述隔离结构可以为隔离沟槽中填充绝缘材料。

每个单元中的所述第一掺杂区和所述第二掺杂区连接至相同的输入输出端，每两个相邻的单元分别连接至不同的两个输入输出端。在本实施例中，所述第一单元和所述第三单元中的第一掺杂区211和第二掺杂区212连接至输入输出端I/O_1,所述第二单元和所述第四单元中的第一掺杂区211和第二掺杂区212连接至输入输出端I/O_2。

图3示出根据本发明第二实施例的ESD保护器件的截面图。

请参考图3，基底301例如由硅组成，并且是第一掺杂类型的。第一掺杂类型是N型和P型中的一种，第二掺杂类型是N型和P型中的另一种。在本实施例中，所述基底301优选高阻基底，所述基底301的掺杂浓度过低，可能会产生漏电，所述基底301的掺杂浓度过高，会影响器件的电容，因此，所述基底301的掺杂浓度优选为1×10¹³cm^-3～1×10¹⁴cm^-3。

位于所述基底中的至少两个单元320，每个单元320包括从所述基底301的上表面延伸至其内的第一阱区310，从所述基底301的上表面延伸至其内，且位于所述第一阱区310中的第一掺杂区312，以及从所述基底301的上表面延伸至其内，且位于所述第一阱区310中的第二掺杂区313，从所述基底301的上表面延伸至其内，且位于所述第一阱区310中的第四掺杂区311。其中，所述第一掺杂区312位于所述第二掺杂区313和所述第四掺杂区311之间，所述第二掺杂区313和所述第四掺杂区311为第一掺杂类型；所述第一掺杂区312和所述第一阱区310为第二掺杂类型。在本实施例中，所述ESD保护器件的基底中包括2个单元，但并不限于2个，可以包括两个及两个以上，根据具体设计指标和需要决定。需要注意的是，相邻的所述第一阱区310的距离太近，会有穿通的风险导致漏电升高，距离也不能太远，相邻的所述第一阱区310之间的基底301电阻会导致箝位电压升高。因此，在本实施例中，设置相邻的所述第一阱区310之间的距离大于等于4um，且小于等于5um。

每两个相邻的所述单元形成一个晶闸管结构，具体地，按照从左向右的方向，所述单元依次为第一单元，第二单元，……，依次类推。第一个晶闸管结构包括第一单元的第二掺杂区313，第一单元的第一阱区310，衬底301，以及第二单元的第一阱区310。其中，第一单元的第二掺杂区313，第一单元的第一阱区310和衬底301形成所述晶闸管的第一三极管，第一单元的第一阱区310，衬底301和第二单元的第一阱区310形成所述晶闸管的第二三极管。本实施例中的ESD保护器件是对称的，例如，从第一单元至第二单元可以形成一个晶闸管结构，同样地，从第二单元至第一单元也可以形成一个晶闸管结构。

每相邻的所述两个单元320之间包括两个所述第三掺杂区314，所述第三掺杂区314从所述基底的上表面延伸至所述基底301的内部。其中，所述第三掺杂区314为第一掺杂类型。所述第三掺杂区314用于开启所述晶闸管，即所述第三掺杂区314分别和相邻的所述第一阱区310的击穿电压为所述晶闸管的开启电压。设置所述第一阱区310与其相邻的所述第三掺杂区314不接触，优选地，设置所述第一阱区310与其相邻的所述第三掺杂区314的距离大于0um且小于等于1um。如此设置既能保证所述第一阱区310与其相邻的所述第三掺杂区314的开启电压，又能有效降低所述第一阱区310与其相邻的所述第三掺杂区314的结电容。

所述ESD保护器件还包括位于相邻的两个所述单元之间，且具有第一掺杂类型的第二阱区315，以防止相邻的所述两个单元中所述第一阱区310穿通。设置所述第二阱区315的宽度大于等于1um，且小于等于2um。所述第三掺杂区314和所述第二阱区315的深度小于所述第一阱区310的深度。所述第二阱区315位于两个所述第三掺杂区314之间。

所述ESD保护器件还包括位于器件边缘的隔离结构316，所述隔离结构可以为隔离沟槽中填充绝缘材料。

每个单元中的所述第一掺杂区、第二掺杂区和第四掺杂区连接至相同的输入输出端，每两个相邻的单元分别连接至不同的两个输入输出端。在本实施例中，所述第一单元和所述第三单元中的第一掺杂区312，第二掺杂区313以及第四掺杂区311连接至I/O_1,所述第二单元和所述第四单元中的第一掺杂区312，第二掺杂区313以及第四掺杂区311连接至I/O_2。

本发明还提供了一种ESD保护器件的制造方法，包括：形成位于基底中的n个单元，n大于等于2，以及形成从所述基底的上表面延伸至其内的第三掺杂区，相邻的两个所述单元之间至少包括一个所述第三掺杂区，其中，每个所述单元中包括多个掺杂区域，每两个相邻的所述单元形成一个晶闸管结构。

形成n个单元的方法包括：形成从所述基底的上表面延伸至其内的n个第一阱区；以及形成从所述基底的上表面延伸至其内的n个第一掺杂区，在每个所述第一阱区中形成从所述基底的上表面延伸至其内第二掺杂区，其中，所述第一掺杂区至少部分位于所述第一阱区中，所述基底，所述第三掺杂区以及所述第二掺杂区为第一掺杂类型；所述第一阱区，所述第一掺杂区为第二掺杂类型。

具体地，以图2的第一实施例的ESD保护器件为例，所述制造方法包括：

步骤1：采用离子注入工艺，在基底201中形成从所述基底的上表面延伸至其内的第二掺杂类型的第一阱区210，所述第一阱区210的结深不宜过深，过深会影响所述第一阱区210的面积进而影响第一阱区210的电容。

步骤2：采用离子注入工艺，在所述第一阱区210中形成第二掺杂类型的第一掺杂区211和第一掺杂类型的第二掺杂区212，其中，所述第一阱区210未完全包住所述第一掺杂区211。在本实施例中，所述第一阱区210没有完全包住所述第一掺杂区211，即所述第一阱区210的面积减小，进而减小了所述第一阱区210和所述基底201的结电容，同时减小了所述第一掺杂区211下的电阻，进一步减小了箝位电压。

步骤3：采用离子注入工艺，在相邻的两个所述单元之间形成第一掺杂类型的第三掺杂区213和第一掺杂类型的第二阱区214。设置所述第一阱区210与其相邻的所述第三掺杂区213不接触，优选地，设置所述第一阱区210与其相邻的所述第三掺杂区213的距离大于0um且小于等于1um。如此设置既能保证所述第一阱区210与其相邻的所述第三掺杂区213的开启电压，又能有效降低所述第一阱区210与其相邻的所述第三掺杂区213的结电容。所述第二阱区214防止相邻的所述两个单元中所述第一阱区210穿通。设置所述第二阱区214的宽度大于等于1um，且小于等于2um。

步骤4：形成所述ESD保护器件边缘的隔离结构215，具体地，在所述ESD保护器件边缘形成沟槽，然后在所述沟槽中填充绝缘材料。

步骤5：进行后端工艺，形成层间介质层，金属层，钝化层以及输入输出端等。

具体地，以图3的第二实施例的ESD保护器件为例，所述制造方法包括：

步骤1：采用离子注入工艺，在基底301中形成从所述基底的上表面延伸至其内的第二掺杂类型的第一阱区310，所述第一阱区310的结深不宜过深，过深会影响所述第一阱区310的面积进而影响第一阱区310的电容。

步骤2：在所述第一阱区210中形成第二掺杂类型的第一掺杂区312，第一掺杂类型的第二掺杂区313和第一掺杂类型的第四掺杂区311。其中，所述第二掺杂区313和所述第四掺杂区311位于所述第一掺杂区312的两侧。

步骤3：在每相邻的两个所述单元之间形成两个第一掺杂类型的第三掺杂区314和一个第一掺杂类型的第二阱区315。其中，所述第二阱区315位于两个所述第三掺杂区314之间，设置所述第一阱区310与其相邻的所述第三掺杂区314不接触，优选地，设置所述第一阱区310与其相邻的所述第三掺杂区314的距离大于0um且小于等于1um。如此设置既能保证所述第一阱区310与其相邻的所述第三掺杂区314的开启电压，又能有效降低所述第一阱区310与其相邻的所述第三掺杂区314的结电容。所述第二阱区315防止相邻的所述两个单元中所述第一阱区310穿通。设置所述第二阱区315的宽度大于等于1um，且小于等于2um。

步骤4：形成所述ESD保护器件边缘的隔离结构316，具体地，在所述ESD保护器件边缘形成沟槽，然后在所述沟槽中填充绝缘材料。

步骤5：进行后端工艺，形成层间介质层，金属层，钝化层，以及输入输出端等。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (30)

1.一种ESD保护器件，其中，包括：

第一掺杂类型的基底；

位于所述基底中的至少两个相同的单元，以及

从所述基底的上表面延伸至其内的第三掺杂区，每相邻的两个所述单元之间至少包括一个所述第三掺杂区，

其中，每个所述单元中包括多个掺杂区域，每两个相邻的所述单元形成一个晶闸管结构。

2.根据权利要求1所述的ESD保护器件，其中，每个单元包括从所述基底的上表面延伸至其内的第一阱区，从所述基底的上表面延伸至其内的第一掺杂区，位于所述第一阱区中的第二掺杂区，其中，所述第三掺杂区和所述第二掺杂区为第一掺杂类型；所述第一掺杂区和所述第一阱区为第二掺杂类型。

3.根据权利要求2所述的ESD保护器件，其中，所述第一掺杂区至少部分位于所述第一阱区中。

4.根据权利要求3所述的ESD保护器件，其中，每相邻的两个所述单元之间包括一个所述第三掺杂区。

5.根据权利要求2所述的ESD保护器件，其中，每个单元还包括位于所述第一阱区中的第四掺杂区，其中，所述第四掺杂区为第一掺杂类型，所述第一掺杂区位于所述第二掺杂区和所述第四掺杂区之间。

6.根据权利要求5所述的ESD保护器件，其中，每相邻的两个所述单元之间包括两个所述第三掺杂区。

7.根据权利要求2所述的ESD保护器件，其中，所述第一阱区与所述第三掺杂区不接触。

8.根据权利要求2所述的ESD保护器件，其中，所述第三掺杂区与与其相邻的第一阱区之间的距离大于0，且小于等于1um。

9.根据权利要求3或6所述的ESD保护器件，其中，还包括位于相邻的两个所述单元之间，且具有第一掺杂类型的第二阱区，防止相邻的所述两个单元中所述第一阱区穿通。

10.根据权利要求9所述的ESD保护器件，其中，所述第二阱区的宽大于等于1um，且小于等于2um。

11.根据权利要求9所述的ESD保护器件，其中，所述第三掺杂区和所述第二阱区的深度小于所述第一阱区的深度。

12.根据权利要求3所述的ESD保护器件，其中，所述第一阱区未完全包住所述第一掺杂区。

13.根据权利要求3所述的ESD保护器件，其中，每个单元中的所述第一掺杂区和所述第二掺杂区连接至相同的输入输出端，每相邻的两个所述单元分别连接至不同的两个输入输出端。

14.根据权利要求5所述的ESD保护器件，其中，每个单元中的所述第一掺杂区、第二掺杂区和第四掺杂区连接至相同的输入输出端，每相邻的两个所述单元分别连接至不同的两个输入输出端。

15.根据权利要求2所述的ESD保护器件，其中，相邻的所述第一阱区之间的距离大于等于4um，且小于等于5um。

16.根据权利要求9所述的ESD保护器件，其中，所述第三掺杂区与相邻两个单元中的其中一个第一阱区相邻，所述第二阱区与另一单元的第一掺杂区相邻。

17.根据权利要求9所述的ESD保护器件，其中，所述第二阱区位于两个所述第三掺杂区之间。

18.一种ESD保护器件的制造方法，其中，包括：

形成位于基底中的n个相同的单元，n大于等于2，以及

形成从所述基底的上表面延伸至其内的第三掺杂区，相邻的两个所述单元之间至少包括一个所述第三掺杂区，

其中，每个所述单元中包括多个掺杂区域，每两个相邻的所述单元形成一个晶闸管结构。

19.根据权利要求18所述的方法，其中，形成n个相同的单元的方法包括：

形成从所述基底的上表面延伸至其内的n个第一阱区；以及

形成从所述基底的上表面延伸至其内的n个第一掺杂区，

在每个所述第一阱区中形成从所述基底的上表面延伸至其内的第二掺杂区，

其中，所述基底，所述第三掺杂区以及所述第二掺杂区为第一掺杂类型；所述第一阱区和所述第一掺杂区为第二掺杂类型。

20.根据权利要求19所述的方法，其中，所述第一掺杂区至少部分位于所述第一阱区中。

21.根据权利要求20所述的方法，其中，每相邻的两个所述单元之间包括一个所述第三掺杂区。

22.根据权利要求19所述的方法，其中，每个单元还包括位于所述第一阱区中的第四掺杂区，其中，所述第四掺杂区为第一掺杂类型，所述第一掺杂区位于所述第二掺杂区和所述第四掺杂区之间。

23.根据权利要求22所述的方法，其中，每相邻的两个所述单元之间包括两个所述第三掺杂区。

24.根据权利要求21或23所述的方法，其中，还包括在相邻的两个所述单元之间形成具有第一掺杂类型的第二阱区，防止相邻的所述两个单元中所述第一阱区穿通。

25.根据权利要求19所述的方法，其中，所述第一阱区与所述第三掺杂区不接触。

26.根据权利要求19所述的方法，其中，所述第三掺杂区与与其相邻的第一阱区之间的距离大于0，且小于等于1um。

27.根据权利要求20所述的方法，其中，所述第一阱区未完全包住所述第一掺杂区。

28.根据权利要求24所述的方法，其中，所述第二阱区的宽大于等于1um，且小于等于2um。

29.根据权利要求20所述的方法，其中，每个单元中的所述第一掺杂区和所述第二掺杂区连接至相同的输入输出端，每两个相邻的单元分别连接至不同的两个输入输出端。

30.根据权利要求22所述的方法，其中，每个单元中的所述第一掺杂区、第二掺杂区和第四掺杂区连接至相同的输入输出端，每两个相邻的单元分别连接至不同的两个输入输出端。

Images