CN111725305B - 半导体器件及其制作方法 - Google Patents

半导体器件及其制作方法 Download PDF

Info

Publication number
CN111725305B
CN111725305B CN202010764588.3A CN202010764588A CN111725305B CN 111725305 B CN111725305 B CN 111725305B CN 202010764588 A CN202010764588 A CN 202010764588A CN 111725305 B CN111725305 B CN 111725305B
Authority
CN
China
Prior art keywords
type
substrate
region
heavily doped
shallow trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010764588.3A
Other languages
English (en)
Other versions
CN111725305A (zh
Inventor
刘俊文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202010764588.3A priority Critical patent/CN111725305B/zh
Publication of CN111725305A publication Critical patent/CN111725305A/zh
Application granted granted Critical
Publication of CN111725305B publication Critical patent/CN111725305B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请公开了一种半导体器件及其制作方法，涉及半导体制造领域。该半导体器件至少包括衬底；衬底内设置有第一阱区、第二阱区、第一类重掺杂区以及第二类重掺杂区；第一类重掺杂区和第二类重掺杂区位于衬底的顶部，第二阱区内设置有第一类重掺杂区和第二类重掺杂区；衬底上的寄生三极管区域设置有若干个辅助栅，任意一个辅助栅横跨位于第一类重掺杂区和第二类重掺杂区之间的N个第一类浅沟槽隔离，N为大于等于2的整数；第一类浅沟槽隔离的深度小于衬底中第二类浅沟槽隔离的深度；解决了目前寄生三极管性能一般的问题；达到了提升寄生三极管的性能，有助于扩展寄生三极管的使用范围的效果。

Description

半导体器件及其制作方法
技术领域
本申请涉及半导体制造领域，具体涉及一种半导体器件及其制作方法。
背景技术
在采用CMOS制造工艺制作的半导体器件结构中，固有存在由源区、阱区、外延层形成的寄生三极管。比如：P型外延层、N型阱区、P型源区构成的PNP型寄生三极管，N型外延层、P型阱区、N型源区构成的NPN型寄生三极管。
虽然大部分情况下需要避免寄生三极管对其性能的影响，但也有部分集成电路的设计会使用到寄生三极管。而由于三极管是寄生的，没有额外的工艺步骤对三极管的性能进行优化，寄生三极管的性能一般，限制了寄生三极管的使用和部分电路的设计。
发明内容
为了解决相关技术中的问题，本申请提供了一种半导体器件及其制作方法。该技术方案如下：
第一方面，本申请实施例提供了一种半导体器件，至少包括衬底；
衬底内设置有第一阱区、第二阱区、第一类重掺杂区以及第二类重掺杂区；
第一阱区和第一类重掺杂区具有第一导电类型，第二阱区和第二类重掺杂区具有第二导电类型，第一导电类型与第二导电类型相反；
第一类重掺杂区和第二类重掺杂区位于衬底的顶部，第二阱区内设置有第一类重掺杂区和第二类重掺杂区；
衬底上的寄生三极管区域设置有若干个辅助栅，任意一个辅助栅横跨位于第一类重掺杂区和第二类重掺杂区之间的N个第一类浅沟槽隔离，N为大于等于2的整数；
第一类浅沟槽隔离的深度小于衬底中第二类浅沟槽隔离的深度。
可选的，第一类浅沟槽隔离与第二类浅沟槽隔离是在同一工艺形成的。
可选的，第一导电类型为N型，第二导电类型为P型；
或，第一导电类型为P型，第二导电类型为N型。
第二方面，本申请实施例提供了一种半导体器件的制作方法，该方法包括：
在衬底中形成第一阱区和第二阱区，第一阱区具有第一导电类型，第二阱区具有第二导电类型，第一导电类型与第二导电类型相反；
在衬底中形成第一类浅沟槽隔离和第二类浅沟槽隔离，第一类浅沟槽隔离的深度小于第二类浅沟槽隔离的深度，第一类浅沟槽隔离位于第二类浅沟槽隔离之间；
在衬底表面形成若干个辅助栅，任意一个辅助栅横跨N个第一类浅沟槽隔离，N为大于等于2的整数；
在衬底的顶部形成第一类重掺杂区和第二类重掺杂区；
其中，辅助栅位于寄生三极管区域的上方，任意一个辅助栅两侧的衬底中设置有第一类重掺杂区和第二类重掺杂区。
可选的，在衬底的顶部形成第一类重掺杂区和第二类重掺杂区，包括：
通过离子注入工艺，在衬底的顶部形成第一类重掺杂区和第二类重掺杂区；
其中，在形成寄生三极管的区域，以辅助栅为自对准阻挡层。
可选的，在衬底中形成第一类浅沟槽隔离和第二类浅沟槽隔离，包括：
通过光刻工艺在衬底表面定义第一类沟槽开口图案和第二类沟槽开口图案，第一类沟槽开口图案的开口尺寸小于第二类沟槽开口图案的开口尺寸；
根据第一类沟槽开口图案和第二类沟槽开口图案刻蚀衬底，形成第一类沟槽和第二类沟槽，第一类沟槽的深度小于第二类沟槽的深度；
填充第一类沟槽和第二类沟槽，形成第一类浅沟槽隔离和第二类浅沟槽隔离。
可选的，在衬底表面形成若干个辅助栅，包括：
在衬底表面形成多晶硅层；
刻蚀多晶硅层，形成若干个辅助栅。
可选的，在衬底中形成第一阱区和第二阱区，包括：
通过离子注入工艺，在衬底中形成第一阱区和第二阱区。
本申请技术方案，至少包括如下优点：
通过在衬底中形成第一阱区和第二阱区，在衬底中形成深度不同的第一类浅沟槽隔离和第二类浅沟槽隔离，在衬底表面形成若干个辅助栅，任意一个辅助栅横跨N个第一类浅沟槽隔离，在衬底的顶部形成第一类重掺杂区和第二类重掺杂区；解决了目前寄生三极管性能一般的问题；达到了提升寄生三极管的性能，有助于扩展寄生三极管的使用范围的效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是一种现有的半导体器件的结构俯视图；
图2是一种现有的半导体器件的结构剖视图；
图3是本申请实施例提供的一种半导体器件的结构示意图；
图4是本申请实施例提供的一种半导体器件的制作方法的流程图；
图5是本申请实施例提供的一种半导体器件的制作方法的实施示意图；
图6是本申请实施例提供的一种半导体器件的制作方法的实施示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
以形成PNP型寄生三极管的现有半导体器件为例，图1示出了一种半导体器件的俯视图，图2示出了图1对应的半导体器件的剖视图，如图1和图2所示，现有的半导体器件包括衬底10，衬底10内设置有P型阱区11、N型阱区(NWELL)12、P+区13、N+区14，N+区14和P+区13之间设置有浅沟槽隔离16。在图1和图2所示的半导体器件中，P型阱区11作为寄生三极管的集电极(Collector)，N型阱区12中的N+区14作为寄生三极管的基极(Base)，N型阱区12中的P+区13作为寄生三极管的发射极(Emitter)。目前，寄生三极管的发射极-基极-集电极的通道较长，影响了寄生三极管的性能。
为了解决目前寄生三极管性能一般的问题，本申请实施例提供了一种半导体器件的结构示意，如图3所示，该半导体器件至少包括：
衬底31，衬底31内设置有第一阱区32、第二阱区33、第一类重掺杂区34以及第二类重掺杂区35。
第一阱区32和第一类重掺杂区34具有第一导电类型，第二阱区33和第二类重掺杂区35具有第二导电类型，第一导电类型与第二导电类型相反。
第一类重掺杂区34和第二类重掺杂区35位于衬底31的顶部，第二阱区33内设置有第一类重掺杂区34和第二类重掺杂区35，第一阱区32内设置有第一类重掺杂区34。
第二阱区33内的第二类重掺杂区35作为寄生三极管的基极(B)，第二阱区33内的第一类重掺杂区34作为寄生三极管的发射极(E)，第一阱区32内的第一类重掺杂区34作为寄生三极管的集电极(C)。
衬底31上的寄生三极管区域设置由若干个辅助栅38，任意一个辅助栅38横跨第一类重掺杂区34和第二类重掺杂区35之间的N个第一类浅沟槽隔离36。
N为大于等于2的整数。
N个第一类浅沟槽隔离36间隔排列在第一类重掺杂区34和第二类重掺杂区35之间。第一类浅沟槽隔离用于分隔第一类重掺杂区和第二类重掺杂区。
在一个例子中，如图3所示，该半导体器件中任意一个辅助栅38横跨第一类重掺杂区34和第二类重掺杂区35之间的2个第一类浅沟槽隔离36。
利用辅助栅覆盖N个第一类浅沟槽隔离36之间的衬底，该辅助栅不引出。
第一类浅沟槽隔离位于衬底中的寄生三极管区域。
衬底31中还设置有第二类浅沟槽隔离37。
第一类浅沟槽隔离36的深度小于衬底中第二类浅沟槽隔离37的深度。
第二类浅沟槽隔离37不位于衬底中的寄生三极管区域。
从图3可以看出，本申请实施例提供的半导体器件中寄生三极管的发射极-基极-集电极的通道较现有半导体器件中寄生三极管的通道长度减小，实现提升寄生三极管的性能的效果。
在基于图3所示实施例的可选实施例中，第一类浅沟槽隔离和的第二类浅沟槽隔离是在同一工艺形成的。
在衬底上刻蚀浅沟槽隔离所需要的沟槽时，同时刻蚀第一类浅沟槽隔离所需要的沟槽和第二类浅沟槽隔离所需要的沟槽。
在基于图3所示实施例的可选实施例中，第一导电类型为P型，第二导电类型为N型；或，第一导电类型为N型，第二导电类型为P型。
根据导电类型的不同，构成的寄生三极管为NPN型或PNP型。
请参考图4，其示出了本申请实施例提供的一种半导体器件的制作方法的流程图，该方法至少包括如下步骤：
步骤401，在衬底中形成第一阱区和第二阱区。
第一阱区具有第一导电类型，第二阱区具有第二导电类型，第一导电类型与第二导电类型相反。
步骤402，在衬底中形成第一类浅沟槽隔离和第二类浅沟槽隔离。
第一类浅沟槽隔离的深度小于第二类浅沟槽隔离的深度，第一类浅沟槽隔离位于第二类浅沟槽隔离之间。
第一类浅沟槽隔离在第二类浅沟槽隔离之间间隔排列。
如图5所示，衬底31上形成有第一阱区32和第二阱区33，衬底中形成有第一类浅沟槽隔离36和第二类浅沟槽隔离37。
步骤403，在衬底表面形成若干个辅助栅，任意一个辅助栅横跨N个第一类浅沟槽隔离。
N为大于等于2的整数。
在一个例子中，如图6所示，1个辅助栅38横跨2个第一类浅沟槽隔离36。
需要说明是的，N的数量根据实际情况确定，本申请实施例对此不作限定。
在后续的工艺步骤中，不将横跨第一类浅沟槽隔离的辅助栅引出，也不将辅助栅去除。
步骤404，在衬底顶部形成第一类重掺杂区和第二类掺杂区。
在一个例子中，如图3所示，衬底31顶部形成有第一类重掺杂区34和第二类掺杂区35。
第二阱区33内设置有第一类重掺杂区34和第二类重掺杂区35，第一阱区32内设置有第一类重掺杂区34。第二阱区33内的第二类重掺杂区35作为寄生三极管的基极(B)，第二阱区33内的第一类重掺杂区34作为寄生三极管的发射极(E)，第一阱区32内的第一类重掺杂区34作为寄生三极管的集电极(C)。
在半导体器件中，辅助栅38位于寄生三极管区域的上方，任意一个辅助栅38两侧的衬底中设置有第一重掺杂区34和第二重掺杂区35。
综上所述，本申请实施例提供的半导体器件的制造方法，通过在衬底中形成第一阱区和第二阱区，在衬底中形成深度不同的第一类浅沟槽隔离和第二类浅沟槽隔离，在衬底表面形成若干个辅助栅，任意一个辅助栅横跨N个第一类浅沟槽隔离，在衬底的顶部形成第一类重掺杂区和第二类重掺杂区；解决了目前寄生三极管性能一般的问题；达到了提升寄生三极管的性能，有助于扩展寄生三极管的使用范围的效果。
在基于图4所示实施例的可选实施例中，上述步骤404，也即步骤“在衬底顶部形成第一类重掺杂区和第二类掺杂区”可以由如下方式实现：
通过离子注入工艺，在衬底顶部形成第一类重掺杂区和第二类重掺杂区。
在进行离子注入工艺时，在形成寄生三极管的区域，以辅助栅为自对准阻挡层。
在基于图4所示实施例的可选实施例中，上述步骤402，也即步骤“在衬底中形成第一类浅沟槽隔离和第二类浅沟槽隔离”，可以由如下步骤实现：
步骤4021，通过光刻工艺在衬底表面定义第一类沟槽开口图案和第二类沟槽开口图案，第一类沟槽开口图案的开口尺寸小于第二类沟槽开口图案的开口尺寸。
在衬底表面涂布光刻胶，利用包含第一类沟槽开口图案和第二类沟槽开口图案的掩膜版进行曝光，显影后，衬底表面形成有第一类沟槽开口图案和第二类沟槽开口图案。
步骤4022，根据第一类沟槽开口图案和第二类沟槽开口图案刻蚀衬底，形成第一类沟槽和第二类沟槽，第一类沟槽的深度小于第二类沟槽的深度。
根据刻蚀工艺的固有特性，开口尺寸小的沟槽的深度会变浅，因此，刻蚀完成后，第一类沟槽的深度小于第二类沟槽的深度。
步骤4023，填充第一类沟槽和第二类沟槽，形成第一类浅沟槽隔离和第二类浅沟槽隔离。
可选的，沉积多晶硅，利用多晶硅同时填充第一类沟槽和第二类沟槽，填充完成后，去除衬底表面的多晶硅，在衬底内形成第一类浅沟槽隔离和第二类浅沟槽隔离，第一类浅沟槽隔离的深度小于第二类浅沟槽隔离的深度。
在基于图4所述实施例可选实施例中，上述步骤403，也即步骤“在衬底表面形成若干个辅助栅”，可以由如下步骤实现：
步骤4031，在衬底表面形成多晶硅层。
在衬底表面沉积一层多晶硅，形成多晶硅层。
步骤4032，刻蚀多晶硅层，形成若干个辅助栅。
可选的，在衬底表面定义辅助栅图案，辅助栅图案的位置位于将要形成寄生三极管的区域，根据定义的辅助栅图案刻蚀多晶硅层，形成辅助栅。
在基于图4所示实施例的可选实施例中，上述步骤401，也即步骤“在衬底中形成第一阱区和第二阱区”，可以由如下方式实现：
通过离子注入工艺，在衬底中形成第一阱区和第二阱区。
通过分别注入不同导电类型的离子，在衬底中的预定区域形成第一阱区、第二阱区。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (8)

1.一种半导体器件，其特征在于，至少包括衬底；
所述衬底内设置有第一阱区、第二阱区、第一类重掺杂区以及第二类重掺杂区；
所述第一阱区和所述第一类重掺杂区具有第一导电类型，所述第二阱区和所述第二类重掺杂区具有第二导电类型，第一导电类型与第二导电类型相反；
所述第一类重掺杂区和所述第二类重掺杂区位于所述衬底的顶部，所述第二阱区内设置有所述第一类重掺杂区和所述第二类重掺杂区；
所述衬底上的寄生三极管区域设置有若干个辅助栅，任意一个辅助栅横跨位于第一类重掺杂区和第二类重掺杂区之间的N个第一类浅沟槽隔离，N为大于等于2的整数；
所述第一类浅沟槽隔离的深度小于所述衬底中第二类浅沟槽隔离的深度。
2.根据权利要求1所述的半导体器件，其特征在于，所述第一类浅沟槽隔离与所述第二类浅沟槽隔离是在同一工艺形成的。
3.根据权利要求1所述的半导体器件，其特征在于，所述第一导电类型为N型，第二导电类型为P型；
或，第一导电类型为P型，第二导电类型为N型。
4.一种半导体器件的制作方法，其特征在于，所述方法包括：
在衬底中形成第一阱区和第二阱区，所述第一阱区具有第一导电类型，所述第二阱区具有第二导电类型，第一导电类型与第二导电类型相反；
在所述衬底中形成第一类浅沟槽隔离和第二类浅沟槽隔离，所述第一类浅沟槽隔离的深度小于所述第二类浅沟槽隔离的深度，所述第一类浅沟槽隔离位于所述第二类浅沟槽隔离之间；
在所述衬底表面形成若干个辅助栅，任意一个辅助栅横跨N个第一类浅沟槽隔离，N为大于等于2的整数；
在所述衬底的顶部形成第一类重掺杂区和第二类重掺杂区；
其中，所述辅助栅位于寄生三极管区域的上方，任意一个辅助栅两侧的衬底中设置有所述第一类重掺杂区和所述第二类重掺杂区。
5.根据权利要求4所述的方法，其特征在于，所述在所述衬底的顶部形成第一类重掺杂区和第二类重掺杂区，包括：
通过离子注入工艺，在所述衬底的顶部形成第一类重掺杂区和第二类重掺杂区；
其中，在形成寄生三极管的区域，以所述辅助栅为自对准阻挡层。
6.根据权利要求4所述的方法，其特征在于，所述在所述衬底中形成第一类浅沟槽隔离和第二类浅沟槽隔离，包括：
通过光刻工艺在所述衬底表面定义第一类沟槽开口图案和第二类沟槽开口图案，所述第一类沟槽开口图案的开口尺寸小于所述第二类沟槽开口图案的开口尺寸；
根据所述第一类沟槽开口图案和所述第二类沟槽开口图案刻蚀所述衬底，形成第一类沟槽和第二类沟槽，所述第一类沟槽的深度小于所述第二类沟槽的深度；
填充所述第一类沟槽和所述第二类沟槽，形成所述第一类浅沟槽隔离和所述第二类浅沟槽隔离。
7.根据权利要求6所述的方法，其特征在于，所述在所述衬底表面形成若干个辅助栅，包括：
在衬底表面形成多晶硅层；
刻蚀所述多晶硅层，形成若干个辅助栅。
8.根据权利要求6所述的方法，其特征在于，所述在衬底中形成第一阱区和第二阱区，包括：
通过离子注入工艺，在所述衬底中形成所述第一阱区和所述第二阱区。
CN202010764588.3A 2020-07-31 2020-07-31 半导体器件及其制作方法 Active CN111725305B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010764588.3A CN111725305B (zh) 2020-07-31 2020-07-31 半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010764588.3A CN111725305B (zh) 2020-07-31 2020-07-31 半导体器件及其制作方法

Publications (2)

Publication Number Publication Date
CN111725305A CN111725305A (zh) 2020-09-29
CN111725305B true CN111725305B (zh) 2022-08-16

Family

ID=72574406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010764588.3A Active CN111725305B (zh) 2020-07-31 2020-07-31 半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN111725305B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338987A (ja) * 2000-05-26 2001-12-07 Nec Microsystems Ltd Ｍｏｓトランジスタのシャロートレンチ分離領域の形成方法
CN101281910A (zh) * 2008-05-28 2008-10-08 浙江大学 多晶硅级连二极管
US20190081045A1 (en) * 2017-09-14 2019-03-14 Vanguard International Semiconductor Corporation High-voltage semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338987A (ja) * 2000-05-26 2001-12-07 Nec Microsystems Ltd Ｍｏｓトランジスタのシャロートレンチ分離領域の形成方法
CN101281910A (zh) * 2008-05-28 2008-10-08 浙江大学 多晶硅级连二极管
US20190081045A1 (en) * 2017-09-14 2019-03-14 Vanguard International Semiconductor Corporation High-voltage semiconductor device

Also Published As

Publication number Publication date
CN111725305A (zh) 2020-09-29

Similar Documents

Publication Publication Date Title
CN111697081B (zh) Ldmos器件及其制造方法
US4902639A (en) Process for making BiCMOS integrated circuit having a shallow trench bipolar transistor with vertical base contacts
JP5558243B2 (ja) 半導体装置
US20030193077A1 (en) Bipolar transistor and method of fabricating the same
US20040159893A1 (en) Semiconductor device and method for manufacturing the same
CN112018187B (zh) Ldmos器件及其制造方法
US5444004A (en) CMOS process compatible self-alignment lateral bipolar junction transistor
JP2587444B2 (ja) Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法
US8581347B2 (en) Forming bipolar transistor through fast EPI-growth on polysilicon
CN115332309A (zh) 双绝缘体上硅器件及其制造方法
US20080308868A1 (en) High voltage metal oxide semiconductor transistor and fabrication method thereof
KR102446403B1 (ko) 반도체 장치, 반도체 장치의 제조 방법 및 반도체 장치의 레이아웃 디자인 방법
CN111725305B (zh) 半导体器件及其制作方法
CN111883484B (zh) 开关ldmos器件的制造方法
US20080272401A1 (en) Inverted Junction Field Effect Transistor and Method of Forming Thereof
US6812149B1 (en) Method of forming junction isolation to isolate active elements
CN101452859A (zh) 制造高电压器件的方法
US6905935B1 (en) Method for fabricating a vertical bipolar junction transistor
US7195982B2 (en) Method for manufacturing anti-punch through semiconductor device
KR100761561B1 (ko) 반도체 디바이스 제조 방법
US6110764A (en) Method of manufacturing an assembly with different types of high-voltage metal-oxide-semiconductor devices
CN110678979B (zh) 用于沟槽dmos的沟槽内集成堆叠esd网络
KR100194691B1 (ko) 반도체 장치 및 그 제조 방법
KR100485172B1 (ko) 반도체 소자 및 이의 제조 방법
CN113113471A (zh) 隔离结构的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant