CN106952960B - 一种具有槽形结构的应变nldmos器件 - Google Patents
一种具有槽形结构的应变nldmos器件 Download PDFInfo
- Publication number
- CN106952960B CN106952960B CN201710280634.0A CN201710280634A CN106952960B CN 106952960 B CN106952960 B CN 106952960B CN 201710280634 A CN201710280634 A CN 201710280634A CN 106952960 B CN106952960 B CN 106952960B
- Authority
- CN
- China
- Prior art keywords
- strain
- silicon nitride
- region
- nldmos
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010276 construction Methods 0.000 title abstract description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 42
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 16
- 238000000034 method Methods 0.000 abstract description 12
- 230000005669 field effect Effects 0.000 abstract description 7
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 7
- 150000004706 metal oxides Chemical class 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 238000012545 processing Methods 0.000 abstract description 4
- 230000001737 promoting effect Effects 0.000 abstract description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及半导体技术，特别涉及一种具有槽形结构的N型横向扩散金属氧化物半导体场效应晶体管(NLDMOS)。本发明采用了压应变氮化硅膜作为N型LDMOS的应力源，并在源区与沟道衬底重掺杂区之间和漂移区各设一个槽形结构，使得沟道内应力反转；实现了只需要用压应变氮化硅膜就能提升NLDMOS器件的性能，从而在CMOS集成电路中可以使用一种压应变氮化硅膜技术同时提升NLDMOS和PMOS的性能，避开了DSL工艺，大大降低了工艺难度，简化了工艺步骤，这将有利NLDMOS与PMOS集成。
Description
技术领域
本发明涉及半导体技术，特别涉及一种具有槽形结构的N型横向扩散金属氧化物半导体 场效应晶体管(NLDMOS)。
背景技术
目前功率集成电路的集成度不断提高，也促进功率开关模块及其相关技术的飞速发展， 随着工作频率越来越高，其对电路及器件工作频率的要求越来越高。在射频功率器件中， LDMOS(横向扩散金属氧化物半导体场效应晶体管)器件相比其它功率器件，展现了高可靠 性，高线性度等优良电学特性，以及与传统的CMOS工艺兼容的优点成为射频功率器件领域 的研究热点，从而如何提高LDMOS器件的频率、导通电阻等电学特性成为业界关注的焦 点。
在射频功率器件中，LDMOS(横向扩散金属氧化物半导体场效应晶体管)器件发挥着重 要的作用。对于LDMOS器件，降低器件的导通电阻，提高器件频率特性的方法主要有沟道 工程。沟道工程即通过对器件沟道长度的缩短、沟道的改进提高沟道载流子迁移率，进而提 高器件的跨导和驱动能力，从而提高器件频率。其中，提高沟道载流子迁移率的主要方法之 一就是向沟道中引入应力。向沟道引入应力比较常见的方式有以下两种：氮化硅盖帽技术和 应变弛豫锗硅缓冲层技术。其中，应变弛豫锗硅缓冲层技术首先在硅基衬底上生长一层较厚 的渐变锗硅缓冲层，锗组分的含量从零逐渐增加，再在渐变锗硅缓冲层上外延弛豫锗硅层， 最后在弛豫锗硅层上制作应变层，而禁带宽度较窄的锗硅层在漂移区时其临界击穿电场较 低，从而会导致漂移区可承受耐压降低，导致LDMOS击穿电压降低；并且应变弛豫锗硅缓 冲层技术工艺复杂，成本较高。氮化硅盖帽技术也称作接触刻蚀阻挡层(Contact Etch Stop Layer，CESL)技术，其工艺较为简单，采用化学气相淀积(CVD)工艺在器件表面淀积一层氮 化硅应力膜向器件引入应力。
传统LDMOS器件如图1所示，作为一种NMOS器件，可通过覆盖张应变氮化硅膜以获得对电子迁移率有利的张应变沟道，但这种方式将会向漂移区中引入压应力；覆盖张应变氮 化硅膜的传统LDMOS器件表面应力分布如图2所示，漂移区引入与沟道相反性质的应力，使得漂移区和沟道区只有一个区域载流子迁移率能够获得有效提升，而另一个区域载流子迁 移率不能获得有效提升甚至被降低，那么就无法有效的改善器件的跨导、输出电流以及导通 电阻等特性。为改善沟道区和漂移区应力性质相反的情况，于是有文献(中国发明专利， 201410430928.3)提出淀积两种性质的应变氮化硅膜，这两种性质的应变膜分别向沟道和漂 移区引入张应力，使得两个区域的应力性质达到一致，改进了淀积一种应变膜带来的缺点， 但是这种改善方法使得工艺变得复杂。另外，双应变氮化硅膜技术提升了器件的跨导、输出 电流等特性，但是器件的耐压特性没有改善。
目前已有一种利用槽形漂移区提高LDMOS器件耐压特性的技术，典型结构如图3所示，包括半导体衬底1，沟道掺杂区2，漂移区3，源区4，漏区5，栅介质6，栅7，沟道衬 底重掺杂区8，侧墙9以及漂移区槽形结构，其中漂移区内的槽形结构增加了漂移区的有效 长度从而提高了器件的耐压，但是该结构提高耐压的同时也增大了器件的导通电阻。如果发 展一种应变结构使得拥有较高耐压的同时又能够有效的抑制导通电阻的增大，这将大大提高器件的性能。
另一方面，在CMOS集成电路中，由于空穴迁移率一般低于电子迁移率，相同尺寸的NMOS和PMOS，PMOS的一些电学性能要比NMOS弱，PMOS性能构成集成电路性能瓶 颈。常规的CESL技术下，PMOS需要覆盖压应变氮化硅膜以获得对空穴迁移率有利的压应 变沟道，而NMOS需要覆盖张应变氮化硅膜以获得对电子迁移率有利的张应变沟道。作为一 种NMOS器件，常规N型LDMOS需要覆盖张应变氮化硅膜以提升沟道电子迁移率，而压应 变氮化硅膜反而会降低包括N型LDMOS在内的NMOS的性能，但是，对CMOS集成电路 中的PMOS和NMOS分别覆盖压应变氮化硅膜和张应变氮化硅膜的DSL(双应力线)技术 在工艺上有比较复杂，如果发展一种应变结构使得压应变氮化硅膜也可提高NLDMOS性 能，这将有利NLDMOS与PMOS集成。
发明内容
针对上述存在问题或不足，本发明提供了一种具有槽形结构的应变NLDMOS器件。以 提高器件的跨导、输出电流以及频率特性；且避开DSL工艺，简化工艺步骤，利于NLDMOS与PMOS集成。
该具有槽形结构的应变NLDMOS器件，其结构如图4所示，包括半导体衬底、沟道掺杂区、漂移区、源区、漏区、栅介质、栅、沟道衬底重掺杂区、侧墙、轻掺杂漏区和压应变 氮化硅膜。
所述源区与沟道衬底重掺杂区之间和漂移区还各设有一个槽；且压应变氮化硅膜直接覆 盖在槽的表面，两者之间不填充介质；槽的上表面到下表面的垂直距离大于漂移区厚度的一 半，与栅的水平最小距离均不超过0.15μm；源区与沟道衬底重掺杂区之间的槽与源区相接。
进一步的，所述槽为矩形、梯形或V形。
进一步的，所述侧墙材料为氮化硅或二氧化硅，或采用无侧墙结构。
进一步的，所述压应变刻蚀阻挡层即压应变氮化硅膜的厚度为10nm-300nm，且其厚度不 超过槽口宽度的二分之一。
进一步的，所述栅介质的材料为二氧化硅或高K介质；二氧化硅对应的栅为多晶硅栅， 高K介质对应的栅为金属栅。
进一步的，所述半导体衬底选用001晶向的硅衬底。
在一般情况下，对于常规结构的CESL应变器件而言，PMOS需要覆盖压应变氮化硅膜 以获得对空穴迁移率有利的压应变沟道，而NMOS需要覆盖张应变氮化硅膜以获得对电子迁 移率有利的张应变沟道。作为一种NMOS器件，常规N型LDMOS需要覆盖张应变氮化硅膜以提升沟道电子迁移率。但与之不同的是，本发明采用了压应变氮化硅膜作为N型LDMOS 的应力源，再利用槽型结构使得沟道内应力反转，由对电子迁移率不利的压应力转变为对电子迁移率有利的张应力，实现了只需要用压应变氮化硅膜就能提升本发明的槽形结构的LDMOS器件的性能，从而，在CMOS集成电路中可以使用一种压应变氮化硅膜技术同时提 升LDMOS和PMOS的性能，避开了DSL工艺，大大降低了工艺难度，简化了工艺步骤，这 将有利LDMOS与PMOS集成。
传统LDMOS器件施加压应变氮化硅膜时其结构如图5所示，本发明槽形结构的应变NLDMOS 器件沟道内的应力分布如图6所示。本发明槽形结构的应变NLDMOS在沟道实现了较大的张应 力。对于淀积应变CESL的传统LDMOS器件而言，通常将应变CESL对沟道应力的贡献分为三 部分：栅极上方部分、侧墙外侧部分及栅两侧部分。沟道应力被栅极两侧即源漏、漂移区区 域上方的应变氮化硅膜所主导。该处的应变氮化硅膜通过其下方的物质向沟道传递应力。如 果漂移区和源区外侧引入不填充介质的槽，器件将与槽外的区域在力学上相互隔离。这将改 变器件结构的静力学平衡。当引入槽形结构时，沟道内的力学平衡发生改变使得沟道内压应 力转变为张应力，从而沟道和漂移区的应力性质均为张应力，提高了器件整体的迁移率。其 中，源端槽主要是配合漂移区槽使沟道表面应力完全反型，单独的漂移区槽只能是沟道内应 力部分反型或者不反型，这样就达不到提升载流子迁移率的效果。
综上所述，本发明提高了器件整体的迁移率，从而提高器件的跨导、输出电流以及频率 特性；且避开了DSL工艺，简化了工艺步骤，有利NLDMOS与PMOS集成。
附图说明
图1为传统LDMOS器件沿源漏方向剖面图；
图2传统LDMOS器件沟道和漂移区表面的应力分布图；
图3漂移区槽形结构的LDMOS器件沿源漏方向剖面图；
图4为本发明的梯形槽应变NLDMOS器件剖面图；
图5为传统LDMOS器件施加压应变氮化硅膜时器件剖面图；
图6为传统LDMOS器件施加压应变氮化硅膜时与本发明槽形应变NLDMOS的沟道内应 力分布图；
图7为实施例1的梯形槽应变LDMOS器件沟道表面的应力分布；
图8为实施例1的梯形槽结构的NLDMOS施加应力和无应力时转移曲线；
图9为实施例1的梯形槽结构的NLDMOS施加应力和无应力时跨导曲线；
图10为实施例1的梯形槽结构的NLDMOS施加应力和无应力时输出曲线；
图11为实施例1的梯形槽结构的NLDMOS施加应力和无应力时击穿曲线；
图12为实施例1的梯形槽结构的NLDMOS晶体管绘制的工艺流程示意图；
图13为实施例2的矩形槽应变NLDMOS器件剖面图；
图14为实施例2的V形槽应变NLDMOS器件剖面图；
附图标记：1-半导体衬底，2-沟道掺杂区，3-漂移区，4-源区，5-漏区，6-栅介质，7-栅， 8-沟道衬底重掺杂区，9-氮化硅侧墙，10-压应变氮化硅膜，11-轻掺杂漏区。
具体实施方式
下面结合附图和实施例，详述本发明的技术方案。
一种槽形结构的N型横向扩散金属氧化物半导体场效应晶体管(NLDMOS)，包括半导 体衬底1，沟道掺杂区2，漂移区3，源区4，漏区5，栅介质6，栅7，沟道衬底重掺杂区8， 侧墙9，压应变氮化硅膜10和轻掺杂漏区11。所述槽设置在源区与沟道衬底重掺杂区之间和漂移区上，与栅的水平最小距离均不超过0.15μm；源区与沟道衬底重掺杂区之间的槽与源区 相接，槽使沟道内应力反型。
实施例1
本实施例是针对图4所示的能使沟道应力反型的横向扩散金属氧化物半导体场效应晶体 管(LDMOS)器件。以N型LDMOS为例，氮化硅应力膜为压应力膜。
本实施例1所述的梯形槽横向扩散金属氧化物半导体场效应晶体管(LDMOS)如图4所示 包括半导体衬底1，沟道掺杂区2，漂移区3，源区4，漏区5，栅介质6，栅7，沟道衬底重掺杂区8，侧墙9，压应变氮化硅膜10，轻掺杂漏区11和沿源漏方向的槽，其中栅以及栅介 质材料别为二氧化硅、多晶硅。
步骤1、在(001)晶向的N型硅片上分区形成P型深阱，如图12a所示。光刻胶覆盖，光刻形成N阱区域，在P阱内注磷形成N阱，保证掺杂浓度为1e17cm-3量级，结果如图12b 所示。
步骤2、氧化，形成15nm的栅氧化层，接着淀积多晶硅，然后扩磷掺杂，刻蚀形成栅电 极，如图12c所示。
步骤3、在栅电极P型区一侧注入硼杂质，横向扩散、自对准形成沟道，保证掺杂浓度 为2e18cm-3量级，如图12d所示。
步骤4、在栅左端形成N型轻掺杂漏区(LDD)以及栅两侧的侧墙，如图12e所示。
步骤5、在多晶硅P区一侧、N阱右侧部分注入磷杂质以形成源、漏区和漂移区，如图12f所示。
步骤6源电极外侧注入硼杂质以形成沟道衬底重掺杂区，如图12g所示。
步骤7、最后分别在源区与沟道衬底重掺杂区之间和漂移区上刻蚀一个梯形槽结构，如 图12h所示槽垂直深度为0.25μm，槽口宽度为0.2μm，槽底的宽度为0.1μm，且漂移区的槽 和源区外侧槽与栅的水平最小距离都不超过0.15μm。
步骤8、通过化学气相淀积在图12h所示的基础上淀积一层压应力氮化硅膜，得到如图4 所示结构。
当器件淀积60nm的氮化硅应力膜，其中施加2GPa的压应力，其器件表面的应力分布如 图7所示，沟道内应力转变为张应力；槽形应变NLDMOS器件的电学特性如图8-11所示，器 件的跨到、输出电流都有比较明显的提升，且应力对器件的击穿电压影响不大。
另外如图13、14所示的矩形、V形槽同样有改变沟道内应力状态的能力，提高器件性能。
通过上述实施例可以得出，本发明具有用一种氮化硅应力膜就可以有效的提升器件性能 的技术特点，主要是由于槽形结构对沟道区域应力的调制作用。
Claims (6)
1.一种带槽形结构的应变NLDMOS器件，包括半导体衬底、沟道掺杂区、漂移区、源区、漏区、轻掺杂漏区、栅介质、栅、沟道衬底重掺杂区、侧墙和压应变氮化硅膜，其特征在于：
所述源区与沟道衬底重掺杂区之间和漂移区还各设有一个槽；且压应变氮化硅膜直接覆盖在槽的表面，两者之间不填充介质；槽的上表面到下表面的垂直距离大于漂移区厚度的一半，与栅的水平最小距离均不超过0.15μm；源区与沟道衬底重掺杂区之间的槽与源区相接。
2.如权利要求1所述带槽形结构的应变NLDMOS器件，其特征在于：所述槽为矩形、梯形或V形。
3.如权利要求1所述带槽形结构的应变NLDMOS器件，其特征在于：所述侧墙材料为氮化硅或二氧化硅。
4.如权利要求1所述带槽形结构的应变NLDMOS器件，其特征在于：所述压应变氮化硅膜的厚度为10nm-300nm，且其厚度不超过槽口宽度的二分之一。
5.如权利要求1所述带槽形结构的应变NLDMOS器件，其特征在于：所述栅介质的材料为二氧化硅或高K介质；二氧化硅对应的栅为多晶硅栅，高K介质对应的栅为金属栅。
6.如权利要求1所述带槽形结构的应变NLDMOS器件，其特征在于：所述半导体衬底选用(001)硅衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710280634.0A CN106952960B (zh) | 2017-04-26 | 2017-04-26 | 一种具有槽形结构的应变nldmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710280634.0A CN106952960B (zh) | 2017-04-26 | 2017-04-26 | 一种具有槽形结构的应变nldmos器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106952960A CN106952960A (zh) | 2017-07-14 |
| CN106952960B true CN106952960B (zh) | 2019-07-19 |
Family
ID=59476937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710280634.0A Expired - Fee Related CN106952960B (zh) | 2017-04-26 | 2017-04-26 | 一种具有槽形结构的应变nldmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106952960B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110010473A (zh) * | 2019-04-18 | 2019-07-12 | 北京顿思集成电路设计有限责任公司 | 一种ldmos器件以及制作方法 |
| CN112825301B (zh) * | 2019-11-21 | 2022-08-12 | 东南大学 | 绝缘栅双极型晶体管器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103151261A (zh) * | 2011-12-06 | 2013-06-12 | 陈自雄 | 沟槽式萧基二极管及其制作方法 |
| CN103280461A (zh) * | 2013-05-23 | 2013-09-04 | 电子科技大学 | 具有槽型结构与硅化物电极的mosfet器件及其制作方法 |
| CN104269436A (zh) * | 2014-08-28 | 2015-01-07 | 电子科技大学 | 采用两种性质的本征应变膜的应变ldmos器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8598660B2 (en) * | 2011-06-01 | 2013-12-03 | International Business Machines Corporation | Stress enhanced LDMOS transistor to minimize on-resistance and maintain high breakdown voltage |
| US9064894B2 (en) * | 2012-08-08 | 2015-06-23 | Globalfoundries Singapore Pte. Ltd. | Stress enhanced high voltage device |
-
2017
- 2017-04-26 CN CN201710280634.0A patent/CN106952960B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103151261A (zh) * | 2011-12-06 | 2013-06-12 | 陈自雄 | 沟槽式萧基二极管及其制作方法 |
| CN103280461A (zh) * | 2013-05-23 | 2013-09-04 | 电子科技大学 | 具有槽型结构与硅化物电极的mosfet器件及其制作方法 |
| CN104269436A (zh) * | 2014-08-28 | 2015-01-07 | 电子科技大学 | 采用两种性质的本征应变膜的应变ldmos器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106952960A (zh) | 2017-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10727334B2 (en) | Lateral DMOS device with dummy gate | |
| US8890280B2 (en) | Trench-type semiconductor power devices | |
| US5382818A (en) | Lateral semiconductor-on-insulator (SOI) semiconductor device having a buried diode | |
| US8803235B2 (en) | Lateral-diffused metal oxide semiconductor device (LDMOS) and fabrication method thereof | |
| US9324855B2 (en) | Lateral power device having low specific on-resistance and using high-dielectric constant socket structure and manufacturing method therefor | |
| US8704300B1 (en) | Semiconductor device and fabricating method thereof | |
| CN102386211B (zh) | Ldmos器件及其制造方法 | |
| CN102779836B (zh) | 使用高介电常数槽结构的低比导通电阻的纵向功率器件 | |
| US10840368B2 (en) | Semiconductor device | |
| WO2010036942A2 (en) | Power mosfet having a strained channel in a semiconductor heterostructure on metal substrate | |
| CN102456738A (zh) | 一种vdmos晶体管 | |
| CN106952960B (zh) | 一种具有槽形结构的应变nldmos器件 | |
| US8723256B1 (en) | Semiconductor device and fabricating method thereof | |
| CN106972047B (zh) | 一种ldmos器件 | |
| CN108682691A (zh) | 横向扩散金属氧化物半导体器件的制造方法及半导体器件 | |
| CN110600552B (zh) | 具有快速反向恢复特性的功率半导体器件及其制作方法 | |
| CN105097921A (zh) | 一种vdmos晶体管结构及其制作方法 | |
| CN109698196B (zh) | 功率半导体器件 | |
| CN104269436B (zh) | 采用两种性质的本征应变膜的应变ldmos器件 | |
| CN106384747B (zh) | 一种场效应管 | |
| CN112466955B (zh) | 一种具有体内导电沟道的薄层soi-ldmos器件 | |
| CN111293163B (zh) | 横向扩散金属氧化物半导体场效应晶体管 | |
| KR101685572B1 (ko) | 바닥 산화막의 전계를 감소시키는 실리콘 카바이드 모스펫 소자 및 그의 제조 방법 | |
| CN103762241B (zh) | 一种梳状栅纵向沟道soi ldmos单元 | |
| CN102468332B (zh) | 一种基于绝缘体上硅的mos晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190719 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |