CN103280461A - 具有槽型结构与硅化物电极的mosfet器件及其制作方法 - Google Patents
具有槽型结构与硅化物电极的mosfet器件及其制作方法 Download PDFInfo
- Publication number
- CN103280461A CN103280461A CN2013101953768A CN201310195376A CN103280461A CN 103280461 A CN103280461 A CN 103280461A CN 2013101953768 A CN2013101953768 A CN 2013101953768A CN 201310195376 A CN201310195376 A CN 201310195376A CN 103280461 A CN103280461 A CN 103280461A
- Authority
- CN
- China
- Prior art keywords
- trench structure
- silicon compound
- electrode
- silicide
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体技术。本发明解决了现有具有硅化物电极的MOSFET器件由于硅化物电极向沟道区引入的应力不可控导致器件性能指标不稳定的问题,提供了一种具有槽型结构与硅化物电极的MOSFET器件及其制作方法,其技术方案可概括为:该器件与现有无槽结构而具有硅化物电极的MOSFET器件相比,还包括设置在有源区外侧的槽型结构,槽型结构的深度不低于器件源区源极方向边界到漏区漏极方向边界的长度,槽型结构的内部还设置有均匀厚度的绝缘介质层,槽型结构的宽度为绝缘介质层厚度的至少3倍。本发明的有益效果是,使应力主要向槽型结构区释放,从而减小沟道应力,适用于具有硅化物电极的MOSFET器件。
Description
技术领域
本发明涉及半导体技术,特别涉及应变金属氧化物半导体场效应晶体管(MOSFET,metaloxide semiconductor Field-Effect Transistor)。
背景技术
自Gordon Moore于1965年提出摩尔定律以来,通过等比例缩小来提高硅基MOSFET(金属氧化物半导体场效应晶体管)性能的方法受到越来越多物理、工艺的限制。特别是源漏寄生电阻占沟道电阻比例的不断增大,严重限制着器件性能的提升和摩尔定律的延续,为了降低源漏寄生电阻,工业界广泛采用了硅化物电极。在硅化物电极制作的过程中,淀积在栅和源漏区上的金属在高温过程中与硅反应生成低电阻率的金属硅化物电极。但在高温生成硅化物电极的过程中,由于所生成硅化物的晶向具有不确定性,会在界面处引入不可控的应力,从而在器件沟道区引入的应力具有不确定性,受其影响,造成同一工艺流程制备的MOSFET的一致性降低。
常规的普通无槽但具有硅化物电极的MOSFET器件剖视图如图10所示,包括源极、漏极、源区10、漏区11、栅氧化层6、栅极7、源极扩展区9、漏极扩展区15、三个硅化物电极13、两个侧墙8及半导体衬底1,所述源区10与源极扩展区9并列设置在半导体衬底1上表面靠近源极位置,漏区11与漏极扩展区15并列设置在半导体衬底1上表面靠近漏极位置,源极扩展区9与漏极扩展区15之间的半导体衬底1上表面设置有栅氧化层6,栅极7设置在栅氧化层6上方,栅极7、源区10及漏区11的上方分别设置有一个硅化物电极13,栅极7靠近源极和漏极的两侧各设置有一个侧墙8,侧墙8下为源极扩展区9或漏极扩展区15,源区10与漏区11之间的区域称为沟道区。
常规的具有STI(即浅槽隔离)槽隔离和硅化物电极的MOSFET器件剖视图如图11所示,包括源极、漏极、源区10、漏区11、栅氧化层6、栅极7、源极扩展区9、漏极扩展区15、浅槽隔离区14、三个硅化物电极13、两个侧墙8及半导体衬底1,所述源区10与源极扩展区9并列设置在半导体衬底1上表面靠近源极位置,漏区11与漏极扩展区15并列设置在半导体衬底1上表面靠近漏极位置,源极扩展区9与漏极扩展区15之间的半导体衬底1上表面设置有栅氧化层6,栅极7设置在栅氧化层6上方,栅极7、源区10及漏区11的上方分别设置有一个硅化物电极13,栅极7靠近源极和漏极的两侧各设置有一个侧墙8,侧墙8下为源极扩展区9和漏极扩展区15,浅槽隔离区14设置在器件有源区周围,即将器件源极、漏极和沟道区等包围,浅槽隔离区14中填充有二氧化硅,浅槽隔离区13的上表面到下表面的垂直距离一般为300nm以内。
NiSi是最常用的一种硅化物电极材料。在源漏镍硅电极高温生成过程中,NiSi晶向不可控,从而向沟道区引入的应力大小和类型不可控。对于其他硅化物,该问题同样存在。对MOSFET,沟道区应力会影响载流子迁移率和器件阈值电压等。对于NMOSFET(N型MOSFET),沿沟道方向的单轴张应力和沟道面内的双轴张应力会提升输出电流,而沿沟道方向的压应力会降低输出电流;而对于PMOSFET(P型MOSFET),沿沟道方向的单轴压应力和沟道平面内的双轴张应力均会提升其输出电流。由于硅化物电极向沟道区引入的应力不可控,从而导致器件性能指标不稳定,使得同一工艺流程制备的MOSFET一致性变差。
硅化物应力对MOSFET的影响随沟道长度的减小而增大,从而导致小尺寸器件的一致性和稳定性变差。因此对小尺寸器件而言,降低硅化物电极应力的影响更为重要。
发明内容
本发明的目的是克服目前具有硅化物电极的MOSFET器件由于硅化物电极向沟道区引入的应力不可控导致器件性能指标不稳定的缺点,提供一种具有槽型结构与硅化物电极的MOSFET器件及其制作方法。
本发明解决其技术问题,采用的技术方案是,具有槽型结构与硅化物电极的MOSFET器件,包括源极、漏极、源区、漏区、栅氧化层、栅极、源极扩展区、漏极扩展区、三个硅化物电极、两个侧墙及半导体衬底,其特征在于,还包括设置在有源区外侧的槽型结构,即将器件源极、漏极和沟道区等包围,所述槽型结构的深度不低于器件源区源极方向边界到漏区漏极方向边界的长度,所述槽型结构的内部还设置有均匀厚度的绝缘介质层,所述槽型结构沿源区到漏区方向的宽度为绝缘介质层厚度的至少3倍,即槽型结构宽度为绝缘介质层厚度的至少3倍。
具体的,所述绝缘介质层的厚度为5nm-60nm。
进一步的,所述绝缘介质层为二氧化硅或其他与CMOS工艺兼容的绝缘介质层。
进一步的,所述槽型结构为矩形。
具体的,所述槽型结构为梯形或阶梯形,所述梯形或阶梯形的长边位于槽型结构的上表面。
再进一步的,所述硅化物电极为通过金属与硅高温生成且生成过程中会向沟道区引入应力的硅化物。
具体的,所述硅化物为钛的硅化物或镍的硅化物或钴的硅化物或铂的硅化物或钨的硅化物或钼的硅化物。
具有槽型结构与硅化物电极的MOSFET的制作方法,其特征在于,包括以下步骤:
步骤1、在已掺杂的半导体衬底上淀积氧化层;
步骤2、在氧化层上方淀积氮化物;
步骤3、在氮化物上方涂一层光刻胶,所述光刻胶的刻印图形涂于氮化物上方除预留的槽型结构外的地方;
步骤4、刻蚀掉没有光刻胶保护区域的氮化物、氧化层及半导体衬底从而形成槽型结构,槽型结构的深度不低于器件预计源区源极方向边界到漏区漏极方向边界的长度,并去除光刻胶、氮化物和氧化层,进行表面清洗;
步骤5、在形成槽型结构的半导体衬底上生长栅氧化层,并制作栅极;进行源极扩展区与漏极扩展区掺杂及沟道HALO掺杂(沟道靠源极区与沟道同型的高掺杂),再在栅极7靠近源极和漏极的两侧各制作一个侧墙,并进行源区及漏区掺杂;
步骤6、在槽型结构中各向同性淀积绝缘介质层,然后进行接触孔刻蚀;
步骤7、在源区、漏区及栅极上方淀积形成硅化物所需的金属,然后进行退火以生成硅化物电极13,腐蚀去除未反应的金属。
具体的,步骤1中,所述氧化层的厚度为5nm到20nm。
进一步的,步骤4中,所述槽型结构的宽度为预计绝缘介质层厚度的至少3倍。
具体的,步骤6中,所述绝缘介质层的厚度为5nm-60nm。
再进一步的,步骤6中,所述绝缘介质层为二氧化硅或其他与CMOS工艺兼容的绝缘介质层。
本发明的有益效果是,通过上述具有槽型结构与硅化物电极的MOSFET器件及其制作方法,加入的槽型结构使源漏区外延边界接近自由,使应力主要向槽型结构区释放,从而减小沟道应力,提升MOSFET性能。
附图说明
图1为本实施例中在半导体衬底上淀积氧化层的剖视图;
图2为本实施例中在氧化层的上方淀积氮化物的剖视图;
图3为本实施例中在氮化物上涂光刻胶的剖视图;
图4为本实施例中刻蚀槽型结构,并抛光去除光刻胶、氮化物和氧化层后的剖视图;
图5为本实施例中在形成槽型结构的半导体衬底上生长栅氧化层、制作栅极、侧墙及进行栅源漏掺杂后的剖视图;
图6为本实施例中在槽型结构中各向同性淀积绝缘介质层并进行接触孔刻蚀后的剖视图;
图7为本实施例的具有槽型结构与硅化物电极的MOSFET器件中槽型结构为矩形时的剖视图;
图8为本实施例的具有槽型结构与硅化物电极的MOSFET器件中槽型结构为梯形时的剖视图;
图9为本实施例的具有槽型结构与硅化物电极的MOSFET器件中槽型结构为阶梯形时的剖视图;
图10为现有的普通无槽但具有硅化物电极的MOSFET器件剖视图;
图11为现有的具有浅槽隔离和硅化物电极的MOSFET器件剖视图;
图12为普通无槽、浅槽隔离与具有本发明中槽型结构且均含有向沟道区引入张应力镍硅电极的MOSFET沟道应力分布图;
图13为普通无槽、浅槽隔离与具有本发明中槽型结构且均含有向沟道区引入压应力的镍硅电极的MOSFET沟道应力分布图;
图14为普通无槽、浅槽隔离与具有本发明中槽型结构且均含有镍硅电极,且源极硅化物向沟道区引入张应力,漏极硅化物向沟道区引入压应力的MOSFET沟道应力分布图;
图15为普通无槽、浅槽隔离与具有本发明中槽型结构且均含有镍硅电极,且源极硅化物向沟道区引入压应力,漏极硅化物向沟道区引入张应力的MOSFET沟道应力分布图;
其中,1为半导体衬底,2为氧化层,3为氮化物,4为光刻胶,5为槽型结构,6为栅氧化层,7为栅极,8为侧墙,9为源极扩展区,10为源区,11为漏区,12为绝缘介质层,13为硅化物电极,14为浅槽隔离区,15为漏极扩展区。
具体实施方式
下面结合附图及实施例,详细描述本发明的技术方案。
本发明所述的具有槽型结构与硅化物电极的MOSFET器件,包括源极、漏极、源区10、漏区11、栅氧化层6、栅极7、源极扩展区9、漏极扩展区15、三个硅化物电极13、两个侧墙8及半导体衬底1,还包括设置在有源区外侧的槽型结构5,即将器件源极、漏极和沟道区等包围,其中,槽型结构5的深度不低于器件源区10源极方向边界到漏区11漏极方向边界的长度,槽型结构5的内部还设置有均匀厚度的绝缘介质层12,槽型结构5宽度为绝缘介质层12厚度的至少3倍。本发明所述的具有槽型结构与硅化物电极的MOSFET的制作方法为:首先在已掺杂的半导体衬底1上淀积氧化层2,再在氧化层2上方淀积氮化物3,然后在氮化物3上方涂一层光刻胶4,所述光刻胶4的刻印图形涂于氮化物3上方除预留的槽型结构5外的地方,再刻蚀掉没有光刻胶4保护区域的氮化物3、氧化层2及半导体衬底1从而形成槽型结构5,槽型结构5的深度不低于器件预计源区10源极方向边界到漏区11漏极方向边界的长度,并去除光刻胶4、氮化物3和氧化层2,进行表面清洗,然后在形成槽型结构5的半导体衬底1上生长栅氧化层6,并制作栅极7;进行源极扩展区9与漏极扩展区15掺杂及沟道HALO掺杂,再在栅极7靠近源极和漏极的两侧各制作一个侧墙8,并进行源区10及漏区11掺杂,再在槽型结构5中各向同性淀积绝缘介质层12,然后进行接触孔刻蚀,最后在源区10、漏区11及栅极7上方淀积形成硅化物所需的金属,然后进行退火以生成硅化物电极13,腐蚀去除未反应的金属。
实施例
本例的具有槽型结构与硅化物电极的MOSFET器件,包括源极、漏极、源区10、漏区11、栅氧化层6、栅极7、源极扩展区9、漏极扩展区15、三个硅化物电极13、两个侧墙8及半导体衬底1,还包括分别设置在有源区外侧的槽型结构5,即将器件源极、漏极和沟道区等包围,其中,槽型结构5的深度不低于器件源区10源极方向边界到漏区11漏极方向边界的长度,所述槽型结构5的内部还设置有均匀厚度的绝缘介质层12,所述槽型结构5的宽度为绝缘介质层12厚度的至少3倍,该槽型结构5的宽度是指槽型结构5中沿源区10到漏区11方向的宽度。
这里,绝缘介质层的厚度为5nm-60nm,可以为二氧化硅或其他与CMOS工艺兼容的绝缘介质层。槽型结构可以为矩形、梯形或阶梯形,当其为梯形或阶梯形时,梯形或阶梯形的长边位于槽型结构的上表面,槽型结构为矩形时的剖视图如图7所示,槽型结构为梯形时的剖视图如图8所示,槽型结构为阶梯形时的剖视图如图9。硅化物电极为通过金属与硅高温生成且生成过程中会向沟道区引入应力的硅化物,该硅化物可以为钛的硅化物或镍的硅化物或钴的硅化物或铂的硅化物或钨的硅化物或钼的硅化物。
本例的具有槽型结构与硅化物电极的MOSFET的制作方法,包括如下步骤:
步骤1、在已掺杂的半导体衬底1上淀积氧化层2,如图1所示,氧化层2的厚度一般在为5nm到20nm之间,主要用于在半导体衬底1与刻蚀阻挡氮化物3之间起缓冲层的作用,保护半导体衬底1在去掉氮化物3时免受玷污;
步骤2、在氧化层2上方淀积氮化物3,如图2所示,氮化物3的主要作用在于在刻蚀槽型结构5时作为刻蚀阻挡层;
步骤3、在氮化物3上方涂一层光刻胶4,所述光刻胶4的刻印图形涂于氮化物3上方除预留的槽型结构5外的地方,如图3所示,光刻胶4主要用于对需要刻蚀的槽型结构5区域进行定型;
步骤4、刻蚀掉没有光刻胶4保护区域的氮化物3、氧化层2及半导体衬底1从而形成槽型结构5,槽型结构5的深度不低于器件预计源区10源极方向边界到漏区11漏极方向边界的长度,并去除光刻胶4、氮化物3和氧化层2,进行表面清洗,如图4所示,本实施例提供的槽型结构5的制作方法改进了现有的浅槽隔离工艺(STI),槽深与器件尺寸有关,并随着器件尺寸的增大而增大,由于该槽型结构同时兼备了器件间隔离的作用,因此其深度要求同时满足电学隔离的需要,通常不低于普通浅槽隔离区14标准深度的1.5倍,且槽型结构5沿源区10到漏区11方向的宽度为预计绝缘介质层12的至少3倍;
步骤5、在形成槽型结构5的半导体衬底1上生长栅氧化层6,并制作栅极7;进行源极扩展区9与漏极扩展区15掺杂及沟道HALO掺杂,再在栅极7靠近源极和漏极的两侧各制作一个侧墙8,并进行源区10及漏区11掺杂,如图5所示;
步骤6、在槽型结构5中各向同性淀积绝缘介质层12,然后进行接触孔刻蚀,如图6所示,该绝缘介质层的厚度一般为5nm-60nm之间,可以为二氧化硅或其他与CMOS工艺兼容的绝缘介质层;
步骤7、在源区10、漏区11及栅极7上方淀积形成硅化物所需的金属,然后进行退火以生成硅化物电极13,腐蚀去除未反应的金属,最后通过后续工艺形成具有槽型结构与硅化物电极的MOSFET器件,该后续工艺与普通CMOS后续制作工艺相同,制作完成的具有槽型结构与硅化物电极的MOSFET器件如图7所示。
由于硅化物电极热生成过程中反应物与生成物体积的改变和热膨胀系数的差异,会向周围区域引入不可控应力,由于其四周均不自由,应力不能很好的释放,且硅化物电极紧邻沟道区,因此会向沟道区引入较大的应力。另外对于镍硅化物等当前工艺下的主流硅化物为斜方晶系结构,热膨胀系数与杨氏模量具有各向异性,且硅化物生长过程中源漏电极的硅化物晶向具有随机性,导致沟道中应力的随机分布,使得应力不可控,严重影响器件的稳定性和一致性。若能使硅化物周围区域某一边自由,则应力可从接近自由的边界处释放,从而有效减小传递到沟道区的应力。因此本例考虑将在源漏区外侧刻蚀深槽,使源漏区外侧边界接近自由,使应力主要向深槽区释放,从而减小沟道应力,提升MOSFET性能。
本实施例的具有槽型结构与硅化物电极的MOSFET器件中槽型结构为矩形时的剖视图如图7所示,其槽型结构5的深度随器件尺寸的不同而不同,深度为普通浅槽隔离区槽标准深度的1.5倍以上,且通常槽型结构5的深度不低于器件预计源区10源极方向边界到漏区11漏极方向边界的长度。对90nm沟道长度器件,其深度不小于0.4μm,且槽深越大,应力弛豫效果越好。
为了让器件间更好隔离并防止非接触电极区硅与金属接触,在淀积金属之前在槽内均匀淀积一层较薄的绝缘介质层12,厚度在5nm到60nm之间。槽型结构5宽度大于三倍槽内绝缘介质层12厚度,具体宽度根据实际刻蚀工艺设定,为了节约芯片面积,可设定为实际工艺中最小允许的刻蚀宽度与三倍绝缘介质层12厚度中较大值。
刻蚀深槽(槽型结构5)的目的是给硅化物电极13提供一个能够很好的释放应力的通道。当硅化物电极13退火之前,深槽内除较薄的绝缘介质层12外,无其他任何介质。源区10和漏区11外侧为接近自由的边界,应力能够最大程度的释放。普通无槽、浅槽隔离与具有本发明中槽型结构且均含有向沟道区引入张应力镍硅电极的MOSFET沟道应力分布图如图12所示,普通无槽、浅槽隔离与具有本发明中槽型结构且均含有向沟道区引入压应力的镍硅电极的MOSFET沟道应力分布图如图13所示,普通无槽、浅槽隔离与具有本发明中槽型结构且均含有镍硅电极,且源极硅化物向沟道区引入张应力,漏极硅化物向沟道区引入压应力的MOSFET沟道应力分布图如图14所示,普通无槽、浅槽隔离与具有本发明中槽型结构且均含有镍硅电极,且源极硅化物向沟道区引入压应力,漏极硅化物向沟道区引入张应力的MOSFET沟道应力分布图如图15所示。由图12-图15可见,无论对于硅化物电极13引入沟道区的应力类型为张应力还是压应力,与具有普通STI(浅槽隔离14)的器件相比,该深槽结构(槽型结构5)均使沟道区应力显著减小。
Claims (10)
1.具有槽型结构与硅化物电极的MOSFET器件,包括源极、漏极、源区(10)、漏区(11)、栅氧化层(6)、栅极(7)、源极扩展区(9)、漏极扩展区(15)、三个硅化物电极(13)、两个侧墙(8)及半导体衬底(1),其特征在于,还包括设置在有源区外侧的槽型结构(5),所述槽型结构(5)的深度不低于器件源区(10)源极方向边界到漏区(11)漏极方向边界的长度,所述槽型结构(5)的内部还设置有均匀厚度的绝缘介质层(12),所述槽型结构(5)沿源区(10)到漏区(11)方向的宽度为绝缘介质层(12)厚度的至少3倍。
2.根据权利要求1所述具有槽型结构与硅化物电极的MOSFET器件,其特征在于,所述绝缘介质层(12)的厚度为5nm-60nm。
3.根据权利要求1所述具有槽型结构与硅化物电极的MOSFET器件,其特征在于,所述绝缘介质层(12)为二氧化硅或其他与CMOS工艺兼容的绝缘介质层。
4.根据权利要求1所述具有槽型结构与硅化物电极的MOSFET器件,其特征在于,所述槽型结构(5)为矩形,梯形或阶梯型。
5.根据权利要求1或2或3或4或5所述具有槽型结构与硅化物电极的MOSFET器件,其特征在于,所述硅化物电极(13)为通过金属与硅高温生成且生成过程中会向沟道区引入应力的硅化物。
6.根据权利要求6所述具有槽型结构与硅化物电极的MOSFET器件,其特征在于,所述硅化物为钛的硅化物或镍的硅化物或钴的硅化物或铂的硅化物或钨的硅化物或钼的硅化物。
7.具有槽型结构与硅化物电极的MOSFET的制作方法,其特征在于,包括以下步骤:
步骤1、在已掺杂的半导体衬底(1)上淀积氧化层(2);
步骤2、在氧化层(2)上方淀积氮化物(3);
步骤3、在氮化物(3)上方涂一层光刻胶(4),所述光刻胶(4)的刻印图形涂于氮化物(3)上方除预留的槽型结构(5)外的地方;
步骤4、刻蚀掉没有光刻胶(4)保护区域的氮化物(3)、氧化层(2)及半导体衬底(1)从而形成槽型结构(5),槽型结构(5)的深度不低于器件预计源区(10)源极方向边界到漏区(11)漏极方向边界的长度,并去除光刻胶(4)、氮化物(3)和氧化层(2),进行表面清洗;
步骤5、在形成槽型结构(5)的半导体衬底(1)上生长栅氧化层(6),并制作栅极(7);进行源极扩展区(9)与漏极扩展区(15)掺杂及沟道HALO掺杂,再在栅极(7)靠近源极和漏极的两侧各制作一个侧墙(8),并进行源区(10)及漏区(11)掺杂;
步骤6、在槽型结构(5)中各向同性淀积绝缘介质层(12),然后进行接触孔刻蚀;
步骤7、在源区(10)、漏区(11)及栅极(7)上方淀积形成硅化物所需的金属,然后进行退火以生成硅化物电极(13),腐蚀去除未反应的金属。
8.根据权利要求7所述具有槽型结构与硅化物电极的MOSFET的制作方法,其特征在于,步骤1中,所述氧化层(2)的厚度为5nm到20nm。
9.根据权利要求7所述具有槽型结构与硅化物电极的MOSFET的制作方法,其特征在于,步骤4中,所述槽型结构(5)的宽度为预计绝缘介质层(12)厚度的至少3倍。
10.根据权利要求7或8或9所述具有槽型结构与硅化物电极的MOSFET的制作方法,步骤6中,所述绝缘介质层(12)的厚度为5nm-60nm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310195376.8A CN103280461B (zh) | 2013-05-23 | 2013-05-23 | 具有槽型结构与硅化物电极的mosfet器件及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310195376.8A CN103280461B (zh) | 2013-05-23 | 2013-05-23 | 具有槽型结构与硅化物电极的mosfet器件及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103280461A true CN103280461A (zh) | 2013-09-04 |
CN103280461B CN103280461B (zh) | 2016-02-10 |
Family
ID=49062945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310195376.8A Expired - Fee Related CN103280461B (zh) | 2013-05-23 | 2013-05-23 | 具有槽型结构与硅化物电极的mosfet器件及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103280461B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106952960A (zh) * | 2017-04-26 | 2017-07-14 | 电子科技大学 | 一种具有槽形结构的应变nldmos器件 |
CN108155238A (zh) * | 2017-12-13 | 2018-06-12 | 电子科技大学 | 一种具有表面应力调制结构的应变nmosfet器件 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030139028A1 (en) * | 2002-01-23 | 2003-07-24 | Ho-Won Sun | Methods of forming integrated circuit devices including fuse wires having reduced cross-sectional areas and related structures |
JP2007288078A (ja) * | 2006-04-20 | 2007-11-01 | Seiko Epson Corp | フレキシブル電子デバイス及びその製造方法 |
US7618857B2 (en) * | 2007-01-17 | 2009-11-17 | International Business Machines Corporation | Method of reducing detrimental STI-induced stress in MOSFET channels |
WO2010006065A2 (en) * | 2008-07-08 | 2010-01-14 | Wispry, Inc. | Thin-film lid mems devices and methods |
CN102651332A (zh) * | 2011-02-28 | 2012-08-29 | 中国科学院微电子研究所 | 浅沟槽隔离及其形成方法 |
CN102820265A (zh) * | 2011-03-16 | 2012-12-12 | 格罗方德半导体公司 | 通过减少主动区的凹陷及移除间隔体以增进晶体管效能 |
-
2013
- 2013-05-23 CN CN201310195376.8A patent/CN103280461B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030139028A1 (en) * | 2002-01-23 | 2003-07-24 | Ho-Won Sun | Methods of forming integrated circuit devices including fuse wires having reduced cross-sectional areas and related structures |
JP2007288078A (ja) * | 2006-04-20 | 2007-11-01 | Seiko Epson Corp | フレキシブル電子デバイス及びその製造方法 |
US7618857B2 (en) * | 2007-01-17 | 2009-11-17 | International Business Machines Corporation | Method of reducing detrimental STI-induced stress in MOSFET channels |
WO2010006065A2 (en) * | 2008-07-08 | 2010-01-14 | Wispry, Inc. | Thin-film lid mems devices and methods |
CN102651332A (zh) * | 2011-02-28 | 2012-08-29 | 中国科学院微电子研究所 | 浅沟槽隔离及其形成方法 |
CN102820265A (zh) * | 2011-03-16 | 2012-12-12 | 格罗方德半导体公司 | 通过减少主动区的凹陷及移除间隔体以增进晶体管效能 |
Non-Patent Citations (2)
Title |
---|
AN STEEGEN ET AL: ""Silicide induced pattern density and orientation dependent transconductance in MOS transistors"", 《ELECTRON DEVICES MEETING,1999.IEDM '99.TECHNICAL DIGEST.INERNATIONAL》 * |
QIAN LUO ET AL: ""Stress Management for CESL Based Strained PMOSFET Using Trench Structure"", 《SOLID-STATE AND INTEGRATED CIRCUIT TECHNOLOGY(ICSICT), 2012 IEEE 11TH INTERNATIONAL CONFERENCE ON》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106952960A (zh) * | 2017-04-26 | 2017-07-14 | 电子科技大学 | 一种具有槽形结构的应变nldmos器件 |
CN106952960B (zh) * | 2017-04-26 | 2019-07-19 | 电子科技大学 | 一种具有槽形结构的应变nldmos器件 |
CN108155238A (zh) * | 2017-12-13 | 2018-06-12 | 电子科技大学 | 一种具有表面应力调制结构的应变nmosfet器件 |
CN108155238B (zh) * | 2017-12-13 | 2020-08-11 | 电子科技大学 | 一种具有表面应力调制结构的应变nmosfet器件 |
Also Published As
Publication number | Publication date |
---|---|
CN103280461B (zh) | 2016-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9117906B2 (en) | Fin field-effect transistors and fabrication method thereof | |
CN105448990B (zh) | Ldmos晶体管及其形成方法 | |
US9012276B2 (en) | Variation resistant MOSFETs with superior epitaxial properties | |
US8889022B2 (en) | Methods of forming asymmetric spacers on various structures on integrated circuit products | |
CN104701168B (zh) | 鳍式场效应晶体管的形成方法 | |
US8120120B2 (en) | Embedded silicon germanium source drain structure with reduced silicide encroachment and contact resistance and enhanced channel mobility | |
WO2011044776A1 (zh) | 半导体器件的形成方法 | |
CN103996680A (zh) | 高电压晶体管结构及其方法 | |
US20160126327A1 (en) | Method of making a split gate memory cell | |
CN103811549A (zh) | 横向mosfet | |
CN105448832A (zh) | 一种半导体器件的制作方法 | |
CN103545364A (zh) | 自对准接触孔的小尺寸mosfet结构及制作方法 | |
US9589968B2 (en) | Method for producing one-time-programmable memory cells and corresponding integrated circuit | |
CN108074973A (zh) | 半导体结构及其形成方法 | |
CN105097528A (zh) | 一种finfet制造方法 | |
CN102157379B (zh) | 一种半导体器件及其制造方法 | |
US9117691B2 (en) | Low cost transistors | |
CN104269358A (zh) | 半导体器件的制备方法 | |
US10177246B2 (en) | Semiconductor structure and fabrication method thereof | |
CN103280461A (zh) | 具有槽型结构与硅化物电极的mosfet器件及其制作方法 | |
CN103531540B (zh) | 半导体器件制造方法 | |
CN103762177A (zh) | 具有嵌入式硅锗源漏区域的场效应晶体管中邻近效应的减少 | |
US20130302954A1 (en) | Methods of forming fins for a finfet device without performing a cmp process | |
CN103377931B (zh) | 半导体结构及其制造方法 | |
CN105225956A (zh) | 一种FinFET制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160210 Termination date: 20210523 |
|
CF01 | Termination of patent right due to non-payment of annual fee |