CN102651332A - 浅沟槽隔离及其形成方法 - Google Patents
浅沟槽隔离及其形成方法 Download PDFInfo
- Publication number
- CN102651332A CN102651332A CN2011100480005A CN201110048000A CN102651332A CN 102651332 A CN102651332 A CN 102651332A CN 2011100480005 A CN2011100480005 A CN 2011100480005A CN 201110048000 A CN201110048000 A CN 201110048000A CN 102651332 A CN102651332 A CN 102651332A
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- stress
- area
- stress insulating
- compression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 72
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 239000011810 insulating material Substances 0.000 claims abstract description 10
- 230000004888 barrier function Effects 0.000 claims description 86
- 230000006835 compression Effects 0.000 claims description 72
- 238000007906 compression Methods 0.000 claims description 72
- 150000004767 nitrides Chemical class 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000003475 lamination Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 63
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000006396 nitration reaction Methods 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000008393 encapsulating agent Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种浅沟槽隔离及其形成方法，该浅沟槽隔离包括：衬底，所述衬底具有第一区域和第二区域；所述第一区域的衬底内的第一沟槽，以及所述第二区域的衬底内的第二沟槽；所述第一沟槽内壁上的第一应力绝缘层，以及所述第二沟槽内壁上的第二应力绝缘层，其中，第一应力绝缘层具有与第二应力绝缘层不同的应力绝缘材料；所述第一应力绝缘层上的第一填充层，以及所述第二应力绝缘层上的第二填充层。本发明对第一区域和第二区域的浅沟槽隔离，采用具有不同应力作用的应力绝缘材料，解决了浅沟槽隔离不能满足不同类型器件不同应力要求的问题。
Description
技术领域
本发明涉及半导体结构及制造技术，更具体地说，涉及一种浅沟槽隔离及其形成方法。
背景技术
半导体制造技术中，浅沟槽隔离(STI，Shallow Trench Isolation)用于实现半导体元器件之间的绝缘隔离，在器件的制造过程中，浅沟槽隔离将相邻的有源区绝缘隔离开，进而在有源区上形成元器件，通常地，需要在有源区上集成多种类型的元器件，例如CMOS(互补金属氧化物半导体)的NMOS和PMOS，而不同类型的元器件对有源区的应力有不同的要求，而且随着半导体技术的快速发展，半导体器件的特征尺寸不断减小，对有源区的应力也提出了更高的要求。
通常地，在形成元器件之前，首先形成浅沟槽隔离，浅沟槽隔离的形成步骤为，首先在衬底内形成沟槽，之后在沟槽内壁上热氧化形成氧化物薄层并填充介质材料，再进行平坦化，从而在衬底内形成了单一结构的浅沟槽隔离。
由这种方法形成的浅沟槽隔离，高温氧化形成的氧化层具有压应力作用，而且在介质材料的填充过程中还会产生机械压应力，这些都对有源区产生压应力作用，而压应力的浅沟槽隔离对不同类型的元器件的性能产生不同的影响，参考图1，以CMOS器件为例进行说明，这样形成的浅沟槽隔离110会对与该浅沟槽隔离110临近的有源区120产生压应力作用，在有源区120上形成CMOS器件130后，这会在器件130沟道的纵向方向上产生压应力的应变，这种应变对于PMOS器件来说，有利于提高载流子迁移率，进而改善PMOS器件性能，但对于NMOS器件来说，会降低载流子迁移率，进而降低NMOS器件的性能，这样，不能充分发挥CMOS电路的性能并导致电路设计的尺寸敏感性。
上述方法形成的浅沟槽隔离的问题在于，这种浅沟槽隔离结构产生压应力应变，不能满足不同类型器件对应力的要求，而且随着半导体技术的不断发展，半导体器件的特征的尺寸不断减小，对器件的性能提出更高的要求，需要对有源区的提供更优的应力作用。
发明内容
本发明实施例提供了一种浅沟槽隔离及其制造方法，解决了现有的浅沟槽隔离不能满足不同类型器件对应力的要求。
为实现上述目的，本发明提出了一种浅沟槽隔离，包括：
衬底，所述衬底具有第一区域和第二区域；
所述第一区域的衬底内的第一沟槽，以及所述第二区域的衬底内的第二沟槽；
所述第一沟槽内壁上的第一应力绝缘层，以及所述第二沟槽内壁上的第二应力绝缘层，其中，第一应力绝缘层具有与第二应力绝缘层不同的应力绝缘材料；
所述第一应力绝缘层上的第一填充层，以及所述第二应力绝缘层上的第二填充层。
可选地，所述第一区域为PMOS区域，所述第二区域为NMOS区域。
可选地，所述第一应力绝缘层具有压应力，所述第二应力绝缘层具有张应力。
可选地，还包括形成于第一应力绝缘层与第一填充之间的第三应力绝缘层，其中第三应力绝缘层具有张应力。
可选地，所述第一应力绝缘层包括压应力氮化物、压应力氧化物或他们的叠层。
可选地，所述第一应力绝缘层包括第一沟槽内壁上的氧化物薄层及所述氧化物薄层上的压应力氮化物层。
此外，本发明还提出了一种浅沟槽隔离的形成方法，包括：
A.提供衬底，所述衬底具有第一区域和第二区域；
B.在所述第一区域的衬底内形成第一沟槽，以及在所述第二区域的衬底内形成第二沟槽；
C.在所述第一沟槽内壁上形成第一应力绝缘层，以及在所述第二沟槽内壁上形成第二应力绝缘层，其中，第一应力绝缘层具有与第二应力绝缘层不同的应力绝缘材料；
D.在所述第一应力绝缘层上形成第一填充层，以及在所述第二应力绝缘层上形成第二填充层。
可选地，所述第一区域为PMOS区域，所述第二区域为NMOS区域。
可选地，所述第一应力绝缘层具有压应力，所述第二应力绝缘层具有张应力。
可选地，所述步骤C包括：在所述第一沟槽内壁及第二沟槽内壁上形成第一应力绝缘层；去除所述第二沟槽内壁上的第一应力绝缘层；在所述第二沟槽内壁上形成第二应力绝缘层。
可选地，所述步骤C包括：在所述第一沟槽内壁及第二沟槽内壁上依次形成氧化物薄层和压应力氮化物层；去除第二沟槽内壁上的氧化物薄层和压应力氮化物层；在所述第二沟槽以及压应力氮化物层上形成张应力氮化物层。
可选地，所述第一应力绝缘层包括压应力氮化物、压应力氧化物或他们的叠层。
与现有技术相比，上述技术方案具有以下优点：
通过采用本发明的浅沟槽隔离及其形成方法，对第一区域和第二区域的浅沟槽隔离，采用具有不同应力作用的应力绝缘材料，从而使第一区域的浅沟槽隔离对其有源区产生不同于第二区域的浅沟槽隔离对其有源区产生的应力，消除了单一的隔离结构对不同有源区产生相同应力作用，解决了浅沟槽隔离不能满足不同类型器件的应力需求的问题。
附图说明
通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1为现有技术中浅沟槽隔离与CMOS器件的剖面图；
图2为根据本发明实施例的浅沟槽隔离结构的示意图；
图3为具有本发明实施例的浅沟槽隔离的CMOS器件的示意图；
图4为本发明浅沟槽隔离的形成方法的流程图；
图5-图16为根据本发明实施例的浅沟槽隔离的各个形成阶段的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术部分所述，传统的浅沟槽隔离结构对有源区产生压应力的应变，而这种应变不能满足不同类型器件对应力的需要，为此，本发明提供了一种浅沟槽隔离，所述浅沟槽隔离包括：
衬底，所述衬底具有第一区域和第二区域；
所述第一区域的衬底内的第一沟槽，以及所述第二区域的衬底内的第二沟槽；
所述第一沟槽内壁上的第一应力绝缘层，以及所述第二沟槽内壁上的第二应力绝缘层，其中，第一应力绝缘层具有与第二应力绝缘层不同的应力绝缘材料；
所述第一应力绝缘层上的第一填充层，以及所述第二应力绝缘层上的第二填充层。
其中，浅沟槽隔离间的衬底为有源区，第一区域的有源区用来形成第一类型的器件，第二类型的有源区用来形成第二类型的器件。
为了更好的理解本发明的浅沟槽隔离，以下根据本发明的实施例进行具体的描述，在以下描述的浅沟槽隔离的实施例中，第一区域为PMOS区域，第二区域为NMOS区域，PMOS区域的有源区将用于形成PMOS器件，NMOS区域的有源区将用于形成NMOS器件，参考图2，图2示出了根据本发明实施例的浅沟槽隔离，所述浅沟槽隔离包括：
衬底200，所述衬底200包括PMOS区域201和NMOS区域202；PMOS区域201上的第一浅沟槽隔离213和NMOS区域202上的第二浅沟槽隔离214，所述第一浅沟槽隔离213包括第一沟槽203、第一沟槽内壁上的压应力绝缘层207以及压应力绝缘层207之上的第一填充层211，所述第二浅沟槽隔离214包括第二沟槽204、第二沟槽204内壁上的张应力绝缘层208以及张应力绝缘层208之上的第二填充层210。对于PMOS区域201的第一浅沟槽隔离213具有压应力绝缘层207，对第一浅沟槽隔离213之间的有源区215产生压应力的应变，满足PMOS器件对压应力的要求，而对于NMOS区域202的第二浅沟槽隔离214具有张应力绝缘层208，对第二浅沟槽隔离214之间的有源区216产生张应力的要求，满足NMOS器件对张应力的要求，解决了现有沟槽隔离不能同时满足NMOS和PMOS器件对应力的要求。
在本实施例中，所述压应力绝缘层207可以包括压应力的氧化物薄层205(例如压应力的氧化硅)和其上的压应力氮化物层206(例如压应力氮化硅)，所述氧化物薄层205的范围可以为大约0-100nm，压应力氮化硅的厚度范围可以为大约1-50nm，其应力大小的范围为大约-20GPa-0之间。所述张应力绝缘层208可以包括张应力氮化物，例如张应力氮化硅，厚度范围可以为大约1-50nm，其应力大小的范围为大约0-20GPa之间。在其他实施例中，所述压应力绝缘层207还可以包括其他压应力氮化物、压应力氧化物或他们的叠层或其他合适的压应力材料，所述张应力绝缘层208还可以包括其他张应力氮化物、张应力氧化物或其他合适的张应力材料。在本发明实施例中，所述第一填充层211和第二填充层210可以包括任意绝缘材料，优选地，可以包括共形性好的介质材料，例如掺杂氧化硅、高密度氧化硅等。
优选地，还可以包括在压应力绝缘层207与第一填充层211之间的具有张应力的第三应力绝缘层209，可以具有同张应力绝缘层208相同的材料和厚度，例如，张应力氮化硅，以简化该隔离在形成过程中的工艺步骤。
参考图2，PMOS区域201的浅沟槽隔离213对PMOS区域的有源区215产生如图2中箭头所示方向的压应力，NMOS区域202的浅沟槽隔离214对NMOS区域的有源区216产生如图2中箭头所示方向的张应力，在对应的应力环境的有源区用于设置所需器件，如图3所示，图3示出了具有本发明实施例的浅沟槽隔离的CMOS器件的示意图，在此实施例中，所述器件包括：本发明上述实施例的浅沟槽隔离，以及PMOS区域的有源区215上的PMOS器件和NMOS区域的有源区216上的NMOS器件，可以根据器件设计的需要，设置PMOS器件和NMOS器件的结构，所述PMOS可以包括以下任意组合：具有压应力的或不具有压应力的栅极、侧墙、源漏区及层间介质层，压应力的栅极例如压应力金属栅，压应力的源漏区例如e-SiGe的嵌入源漏区，压应力的层间介质层例如在源漏区上和栅极上设置压应力介质层，所述NMOS可以包括以下任意组合：具有张应力的或不具有张应力的栅极、侧墙、源漏区及层间介质层，张应力的栅极例如张应力的金属栅，张应力的源漏区例如e-Si:C的嵌入源漏区，张应力的层间介质层例如在源漏区上和栅极上设置张应力介质层，以上仅为示例，本发明并不限于此。
以上对本发明的浅沟槽隔离及实施例进行了详细的描述，此外，本发明还提供了浅沟槽隔离的形成方法，如图4所示，所述浅沟槽隔离形成方法包括：
提供衬底，所述衬底具有第一区域和第二区域；
在所述第一区域的衬底内形成第一沟槽，以及在所述第二区域的衬底内形成第二沟槽；
在所述第一沟槽内壁上形成第一应力绝缘层，以及在所述第二沟槽内壁上形成第二应力绝缘层，其中，第一应力绝缘层具有与第二应力绝缘层不同的应力绝缘材料；
在所述第一应力绝缘层上形成第一填充层，以及在所述第二应力绝缘层上形成第二填充层。
其中，浅沟槽隔离间的衬底为有源区，第一区域的有源区用来形成第一类型的器件，第二类型的有源区用来形成第二类型的器件。
为了更好的理解本发明浅沟槽隔离的形成方法，以下将结合图4的形成方法流程以及图5-16的图示对本发明的一个实施例进行详细的说明。
具体来说，首先，步骤S1，提供衬底，所述衬底具有第一和第二区域。
在本实施例中，如图5-图6，所述衬底200为硅衬底，通过对所述衬底进行阱掺杂，分别形成N阱201为第一区域和P阱202为第二区域，其中N阱201将会用于形成PMOS器件，P阱将会用于形成NMOS器件，因此，在后续步骤中，N阱201都描述为PMOS区域201，P阱202都描述为NMOS区域。在其他实施例中，所述衬底200还可以包括其他化合物半导体，如碳化硅、砷化镓、砷化铟或磷化铟。根据现有技术公知的设计要求(例如p型衬底或者n型衬底)，衬底200可以包括各种掺杂配置。此外，优选地，所述衬底200包括外延层，所述衬底200也可以包括绝缘体上硅(SOI)结构。
而后，步骤S2，在PMOS区域形成第一沟槽，以及在NMOS区域形成第二沟槽。
在本实施例中，具体地，如图7所示，首先在衬底200上依次沉积垫氧化层210和垫氮化层212，垫氧化层210可以是二氧化硅，垫氮化层212可以是氮氧化硅，而后，在垫氮化层212上进行掩膜，可以利用反应性离子蚀刻法(RIE，Reactive Ion Etching)的方法，刻蚀垫氧化层210和垫氮化层212，直至暴露所述衬底表面，并去除垫氮化层212之上的掩膜，而后以垫氮化层212为硬掩膜，进一步刻蚀衬底200，如图8所示，在所述PMOS区域201形成第一沟槽203，以及在NMOS区域202形成第二沟槽204，所述第一沟槽203和第二沟槽204可以具有相同或不同的尺寸。
然后，步骤S3，在所述第一沟槽内壁上形成第一应力绝缘层，以及在所述第二沟槽内壁上形成第二应力绝缘层。
在本实施例中，所述第一应力绝缘层具有压应力，所述第二应力绝缘层具有张应力，可以通过以下具体步骤实现：在所述第一沟槽内壁及第二沟槽内壁上形成第一应力绝缘层；去除所述第二沟槽内壁上的第一应力绝缘层；在所述第二沟槽内壁上形成第二应力绝缘层。
在一个实施例中，更具体地，首先，如图9所示，可以通过热氧化的方法在第一沟槽203和第二沟槽204的内壁上形成氧化物薄层205，所述氧化物薄层205具有压应力，厚度范围为大约0-100nm，而后，如图10所示，形成压应力氮化物层206，例如压应力氮化硅，可以通过PECVD、ALD、LPCVD、MOCVD、PLD、Sputter或其他合适的方法淀积相对致密的氮化硅，而后形成压应力氮化硅，其厚度范围为大约1-50nm，其应力大小的范围为大约-20GPa-0之间。在其他实施例中，还可以通过其他方法形成其他压应力氮化物、压应力氧化物或他们的叠层或其他合适的压应力材料来形成第一应力绝缘层。
而后，如图11所示，可以通过选择性刻蚀去除第二区域202上的压应力氮化物层206，而后，如图12所示，可以进一步通过选择性刻蚀去除第二沟槽204内壁上的氧化物薄层205，从而在第一沟槽203内壁上形成了包括氧化物薄层205和压应力氮化物层206的压应力绝缘层，同时，释放了NMOS区域202的氧化物薄层205和压应力氮化物层206对NMOS区域有源区的压应力作用。
而后，如图13所示，形成张应力氮化物层208，例如张应力氮化硅，可以以通过PECVD、ALD、LPCVD、MOCVD、PLD、Sputter或其他合适的方法淀积氧化硅，而后，通过退火或表面处理工艺去H，形成张应力氮化硅，其厚度范围可以为大约1-50nm，其应力大小的范围为大约0-20GPa之间，可选地，可以不去除所述PMOS区域201的张应力氮化物层208，以简化该浅沟槽隔离的形成步骤，可选地，可以去除PMOS区域201的第一沟槽203压应力氮化物层206上的张应力氮化物层208，仅在所述NMOS区域202的第二沟槽204内壁上形成张应力氮化物层208(图未示出)。
而后，步骤S4，在所述第一应力绝缘层上形成第一填充层，以及在所述第二应力绝缘层上形成第二填充层。具体地，在本实施例中，如图14所示，首先淀积填充材料层215，填充材料层217可以是任意介质材料，优选地，所述填充材料层包括共形性好的介质材料，例如掺杂氧化硅、高密度氧化硅等。而后，如图15所示，可以利用CMP(化学机械抛光)进行平坦化，直至暴露压应力氮化物层206，而后，如图16所示，继续进行CMP平坦化，直至暴露衬底表面，形成第一填充层211和第二填充层210，在其他实施例中，根据需要，第一填充层和第二填充层可以具有不同的介质材料，可以通过多次淀积和刻蚀来实现。至此，在PMOS区域201形成了具有压应力的浅沟槽隔离213，以及在NMOS区域202形成了具有张应力的浅沟槽隔离215，从而，在PMOS区域201的有源区215产生压应力，在NMOS区域202的有源区216产生张应力，同时满足NMOS器件和PMOS器件对应力的要求。
此外，如图3所示，可以进一步在PMOS区域201的有源区215上形成PMOS器件，和在NMOS区域202的有源区216上形成NMOS器件，可以根据器件设计的需要，设置PMOS器件和NMOS器件的结构，可以通过现有的设备、材料及形成方法形成所述器件，所述PMOS可以包括以下任意组合：具有压应力的或不具有压应力的栅极、侧墙、源漏区及层间介质层，压应力的栅极例如压应力金属栅，压应力的源漏区例如e-SiGe的嵌入源漏区，压应力的层间介质层例如在源漏区上和栅极上设置压应力介质层，所述NMOS可以包括以下任意组合：具有张应力的或不具有张应力的栅极、侧墙、源漏区及层间介质层，张应力的栅极例如张应力的金属栅，张应力的源漏区例如e-Si:C的嵌入源漏区，张应力的层间介质层例如在源漏区上和栅极上设置张应力介质层，以上仅为示例，本发明并不限于此。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (12)
1.一种浅沟槽隔离，所述浅沟槽隔离包括：
衬底，所述衬底具有第一区域和第二区域；
所述第一区域的衬底内的第一沟槽，以及所述第二区域的衬底内的第二沟槽；
所述第一沟槽内壁上的第一应力绝缘层，以及所述第二沟槽内壁上的第二应力绝缘层，其中，第一应力绝缘层具有与第二应力绝缘层不同的应力绝缘材料；
所述第一应力绝缘层上的第一填充层，以及所述第二应力绝缘层上的第二填充层。
2.根据权利要求1所述的浅沟槽隔离，其特征在于，所述第一区域为PMOS区域，所述第二区域为NMOS区域。
3.根据权利要求2所述的浅沟槽隔离，其特征在于，所述第一应力绝缘层具有压应力，所述第二应力绝缘层具有张应力。
4.根据权利要求3所述的浅沟槽隔离，其特征在于，还包括形成于第一应力绝缘层与第一填充之间的第三应力绝缘层，其中第三应力绝缘层具有张应力。
5.根据权利要求3所述的浅沟槽隔离，其特征在于，所述第一应力绝缘层包括压应力氮化物、压应力氧化物或他们的叠层。
6.根据权利要求3所述的浅沟槽隔离，其特征在于，所述第一应力绝缘层包括第一沟槽内壁上的氧化物薄层及所述氧化物薄层上的压应力氮化物层。
7.一种浅沟槽隔离的形成方法，所述方法包括：
A.提供衬底，所述衬底具有第一区域和第二区域；
B.在所述第一区域的衬底内形成第一沟槽，以及在所述第二区域的衬底内形成第二沟槽；
C.在所述第一沟槽内壁上形成第一应力绝缘层，以及在所述第二沟槽内壁上形成第二应力绝缘层，其中，第一应力绝缘层具有与第二应力绝缘层不同的应力绝缘材料；
D.在所述第一应力绝缘层上形成第一填充层，以及在所述第二应力绝缘层上形成第二填充层。
8.根据权利要求7所述的方法，其特征在于，所述第一区域为PMOS区域，所述第二区域为NMOS区域。
9.根据权利要求8所述的方法，其特征在于，所述第一应力绝缘层具有压应力，所述第二应力绝缘层具有张应力。
10.根据权利要求9所述的方法，其特征在于，所述步骤C包括：
在所述第一沟槽内壁及第二沟槽内壁上形成第一应力绝缘层；
去除所述第二沟槽内壁上的第一应力绝缘层；
在所述第二沟槽内壁上形成第二应力绝缘层。
11.根据权利要求9所述的方法，其特征在于，所述步骤C包括：
在所述第一沟槽内壁及第二沟槽内壁上依次形成氧化物薄层和压应力氮化物层；
去除第二沟槽内壁上的氧化物薄层和压应力氮化物层；
在所述第二沟槽以及压应力氮化物层上形成张应力氮化物层。
12.根据权利要求10所述的方法，其特征在于，所述第一应力绝缘层包括压应力氮化物、压应力氧化物或他们的叠层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100480005A CN102651332A (zh) | 2011-02-28 | 2011-02-28 | 浅沟槽隔离及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100480005A CN102651332A (zh) | 2011-02-28 | 2011-02-28 | 浅沟槽隔离及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102651332A true CN102651332A (zh) | 2012-08-29 |
Family
ID=46693306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011100480005A Pending CN102651332A (zh) | 2011-02-28 | 2011-02-28 | 浅沟槽隔离及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102651332A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103280461A (zh) * | 2013-05-23 | 2013-09-04 | 电子科技大学 | 具有槽型结构与硅化物电极的mosfet器件及其制作方法 |
| CN106531681A (zh) * | 2015-09-11 | 2017-03-22 | 北京大学 | 一种实现半导体器件隔离的方法 |
| CN107993982A (zh) * | 2017-11-30 | 2018-05-04 | 上海华虹宏力半导体制造有限公司 | Cmos器件及其形成方法 |
| WO2024087677A1 (zh) * | 2022-10-27 | 2024-05-02 | 华为技术有限公司 | 一种单区隔离装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070178638A1 (en) * | 2006-01-13 | 2007-08-02 | Sharp Kabushiki Kaisha | Semiconductor device and fabrication method thereof |
| CN101217143A (zh) * | 2007-01-03 | 2008-07-09 | 国际商业机器公司 | 半导体器件以及方法 |
| CN101452875A (zh) * | 2007-12-03 | 2009-06-10 | 东部高科股份有限公司 | 在半导体器件中形成隔离层的方法 |
-
2011
- 2011-02-28 CN CN2011100480005A patent/CN102651332A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070178638A1 (en) * | 2006-01-13 | 2007-08-02 | Sharp Kabushiki Kaisha | Semiconductor device and fabrication method thereof |
| CN101217143A (zh) * | 2007-01-03 | 2008-07-09 | 国际商业机器公司 | 半导体器件以及方法 |
| CN101452875A (zh) * | 2007-12-03 | 2009-06-10 | 东部高科股份有限公司 | 在半导体器件中形成隔离层的方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103280461A (zh) * | 2013-05-23 | 2013-09-04 | 电子科技大学 | 具有槽型结构与硅化物电极的mosfet器件及其制作方法 |
| CN103280461B (zh) * | 2013-05-23 | 2016-02-10 | 电子科技大学 | 具有槽型结构与硅化物电极的mosfet器件及其制作方法 |
| CN106531681A (zh) * | 2015-09-11 | 2017-03-22 | 北京大学 | 一种实现半导体器件隔离的方法 |
| CN106531681B (zh) * | 2015-09-11 | 2019-04-02 | 北京大学 | 一种实现半导体器件隔离的方法 |
| CN107993982A (zh) * | 2017-11-30 | 2018-05-04 | 上海华虹宏力半导体制造有限公司 | Cmos器件及其形成方法 |
| WO2024087677A1 (zh) * | 2022-10-27 | 2024-05-02 | 华为技术有限公司 | 一种单区隔离装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100461430C (zh) | 半导体结构及其形成方法 | |
| CN103137624B (zh) | 高栅极密度器件和方法 | |
| US7927968B2 (en) | Dual stress STI | |
| US20070023795A1 (en) | Semiconductor device and method of fabricating the same | |
| CN102456739A (zh) | 半导体结构及其形成方法 | |
| US10199392B2 (en) | FinFET device having a partially dielectric isolated fin structure | |
| CN102376551A (zh) | 半导体器件结构的制造方法及其结构 | |
| CN102214657A (zh) | 一种半导体器件、半导体器件的隔离结构及其制造方法 | |
| US20150357332A1 (en) | Devices and methods of forming bulk finfets with lateral seg for source and drain on dielectrics | |
| US8546241B2 (en) | Semiconductor device with stress trench isolation and method for forming the same | |
| TW201909282A (zh) | 半導體裝置及其製程 | |
| CN102694007A (zh) | 半导体结构及其制造方法 | |
| CN101496149B (zh) | 用于利用埋置型硅碳进行nmosfet性能增强的超镶嵌方法 | |
| CN102651332A (zh) | 浅沟槽隔离及其形成方法 | |
| TW201409711A (zh) | 積體電路裝置及其製造方法 | |
| CN103943621A (zh) | 浅沟槽隔离结构及其形成方法 | |
| US8686506B2 (en) | High performance devices and high density devices on single chip | |
| JP2009522800A (ja) | 半導体装置の製造方法およびこの方法によって得られた半導体装置 | |
| CN103367226B (zh) | 半导体器件制造方法 | |
| CN102412180A (zh) | 一种soi衬底和具有soi衬底的半导体器件及其形成方法 | |
| CN104465487A (zh) | 浅沟道隔离结构的制作方法 | |
| CN104517884B (zh) | 一种制作半导体器件的方法 | |
| CN103367227A (zh) | 半导体器件制造方法 | |
| JP2010219440A (ja) | 半導体装置及びその製造方法 | |
| CN102738150A (zh) | 一种应变SiGe BiCMOS集成器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120829 |