CN112825301B - 绝缘栅双极型晶体管器件及其制造方法 - Google Patents
绝缘栅双极型晶体管器件及其制造方法 Download PDFInfo
- Publication number
- CN112825301B CN112825301B CN201911149088.2A CN201911149088A CN112825301B CN 112825301 B CN112825301 B CN 112825301B CN 201911149088 A CN201911149088 A CN 201911149088A CN 112825301 B CN112825301 B CN 112825301B
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- region
- nitride layer
- internal stress
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 111
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 111
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000000969 carrier Substances 0.000 abstract description 9
- 239000002210 silicon-based material Substances 0.000 abstract description 6
- 230000008569 process Effects 0.000 description 7
- 239000002184 metal Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种绝缘栅双极型晶体管器件及其制造方法，该方法包括：获取衬底，所述衬底上形成有漂移区、栅极区、缓冲区、场氧层；去除所述漂移区上方位于栅极区与缓冲区之间区域的场氧层后形成第一沟槽，所述第一沟槽的一端与栅极区相邻；在所述衬底上形成具有第一内应力的氮化硅层，所述氮化硅层位于所述第一沟槽的上方并沿所述第一沟槽的侧壁向上延伸至所述栅极区的上方。通过位于所述第一沟槽的上方并沿所述第一沟槽的侧壁向上延伸至所述栅极区的上方的氮化硅层，在绝缘栅双极型晶体管器件内引入内应力，从而提高了器件内载流子的迁移率，在突破硅材料的极限限制的同时提高了器件的电学特性。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种绝缘栅双极型晶体管器件的制造方法和一种绝缘栅双极型晶体管器件。
背景技术
随着集成电路特征线宽缩小到90nm以下，通过栅极厚度、栅极介电常数及结深提高器件性能已经不能满足工艺的要求，即使栅极厚度控制在 5个原子层，结深也只有10nm。因此,要使器件进一步提高性能,必须要在适当增加成本的情况下引入新的技术。
传统的绝缘体上硅横向绝缘栅双极型晶体管(Silicon On Insulator- LateralInsulated Gate Bipolar Transistor，SOI-LIGBT)的研究主要是对器件结构的改进，例如通过多沟道结构、U型沟道结构、载流子存储结构、沟槽栅结构等加快器件的关断速度，提高器件的抗栓锁能力及短路鲁棒性等，但受到硅材料的极限限制，器件性能没有突破性的提升。
发明内容
基于此，有必要针对上述问题，提供一种绝缘栅双极型晶体管器件的制造方法及一种绝缘栅双极型晶体管器件。
一种绝缘栅双极型晶体管器件的制造方法,包括：
获取衬底，所述衬底上形成有漂移区、栅极区、缓冲区、场氧层；
去除所述漂移区上方位于栅极区与缓冲区之间区域的场氧层后形成第一沟槽，所述第一沟槽的一端与栅极区相邻；
在所述衬底上形成具有第一内应力的氮化硅层，所述氮化硅层位于所述第一沟槽的上方并沿第一沟槽的侧壁向上延伸至所述栅极区的上方。
在其中一个实施例中，在所述衬底上形成具有第一内应力的氮化硅层之前还包括步骤：
在所述衬底上形成第一氧化层，所述第一氧化层位于所述第一沟槽的上方并沿第一沟槽的侧壁向上延伸至栅极区的上方；
在所述衬底上形成具有第一内应力的氮化硅层的步骤是在第一氧化层上方形成所述氮化硅层。
在其中一个实施例中，氮化硅层的厚度为大于等于0.1微米且小于等于0.3微米，第一氧化层的厚度大于0微米且小于等于0.15微米。
在其中一个实施例中，第一内应力为张应力，第一内应力大于0帕且小于等于2吉帕；或第一内应力为压应力，第一内应力大于等于-2吉帕且小于0帕。
在其中一个实施例中，氮化硅层的一端与所述栅极区远离第一沟槽的一端之间的距离为大于等于0微米且小于等于1.5微米，氮化硅层的另一端与所述栅极区临近第一沟槽的一端之间的距离大于0微米且小于18微米。
上述方法，包括：获取衬底，所述衬底上形成有漂移区、栅极区、缓冲区、场氧层；去除所述漂移区上方位于栅极区与缓冲区之间区域的场氧层后形成第一沟槽，所述第一沟槽的一端与栅极区相邻；在所述衬底上形成具有第一内应力的氮化硅层，所述氮化硅层位于所述第一沟槽的上方并沿所述第一沟槽的侧壁向上延伸至所述栅极区的上方。通过位于所述第一沟槽的上方并沿所述第一沟槽的侧壁向上延伸至所述栅极区的上方的氮化硅层，在绝缘栅双极型晶体管器件内引入内应力，从而提高了器件内载流子的迁移率，在突破硅材料的极限限制的同时提高了器件的电学特性。
一种绝缘栅双极型晶体管器件，包括：
衬底，所述衬底上形成有漂移区、栅极区、缓冲区、场氧层；所述漂移区上方位于栅极区与缓冲区之间的区域开设有第一沟槽，所述第一沟槽的一端与所述栅极区相邻；
氮化硅层，所述氮化硅层位于所述第一沟槽的上方并沿所述第一沟槽的侧壁向上延伸至所述栅极区的上方；其中，所述氮化硅层具有第一内应力。
在其中一个实施例中，绝缘栅双极型晶体管器件还包括第一氧化层，所述第一氧化层位于所述第一沟槽的上方并沿所述第一沟槽的侧壁向上延伸至所述栅极区的上方，并且所述第一氧化层上方形成有所述氮化硅层。
在其中一个实施例中，氮化硅层的厚度大于等于0.1微米且小于等于0.3微米，第一氧化层的厚度大于0微米且小于等于0.15微米。
在其中一个实施例中，第一内应力为张应力，第一内应力大于0帕且小于等于2吉帕；或第一内应力为压应力，第一内应力大于等于-2吉帕且小于0帕。
在其中一个实施例中，氮化硅层的一端与所述栅极区远离第一沟槽的一端之间的距离为大于等于0微米且小于等于1.5微米，氮化硅层的另一端与所述栅极区临近第一沟槽的一端之间的距离大于0微米且小于18微米。
上述绝缘栅双极型晶体管器件，包括：衬底，所述衬底上形成有漂移区、栅极区、缓冲区、场氧层；所述漂移区上方位于栅极区与缓冲区之间的区域开设有第一沟槽，所述第一沟槽的一端与所述栅极区相邻；氮化硅层，所述氮化硅层位于所述第一沟槽的上方并沿所述第一沟槽的侧壁向上延伸至所述栅极区的上方；其中，所述氮化硅层具有第一内应力。通过位于所述第一沟槽的上方并沿所述第一沟槽的侧壁向上延伸至所述栅极区的上方的氮化硅层，在绝缘栅双极型晶体管器件内引入内应力，从而提高了器件内载流子的迁移率，在突破硅材料的极限限制的同时提高了器件的电学特性。
附图说明
图1为一实施例中绝缘栅双极晶体管器件的制造方法的流程图；
图2为集电极电流变化量随集电极极区电压变化的曲线图；
图3为一实施例中绝缘栅双极型晶体管器件的剖面图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
如图1所示，在一个实施例中，提供一种绝缘栅双极型晶体管器件的制造方法,包括：
S102，获取衬底。
所述衬底上形成有漂移区、栅极区、缓冲区、场氧层。
在一个实施例中，所述衬底为P型衬底，所述漂移区为N型漂移区。
S104，在衬底上形成第一沟槽。
去除所述漂移区上方位于栅极区与缓冲区之间区域的场氧层后形成第一沟槽，所述第一沟槽的一端与栅极区相邻。
S106，在衬底上形成氮化硅层。
在所述衬底上形成具有第一内应力的氮化硅层，所述氮化硅层位于所述第一沟槽的上方并沿第一沟槽的侧壁向上延伸至所述栅极区的上方。
在一个实施例中，所述衬底上的氮化硅层为阶梯形状分布的。
在一个实施例中，氮化硅层是通过刻蚀等离子体化学气相沉积形成的氮化硅薄膜后形成的。在一个实施例中，氮化硅层是通过干法刻蚀氮化硅薄膜后形成的。
在一个实施例中，氮化硅层的厚度大于等于0.1微米且小于等于0.3微米，当氮化硅层的厚度为0.1微米时，氮化硅层对于器件电学特性的提升达到最佳。
在一个实施例中，所述绝缘栅双极型晶体管器件是SOI-LIGBT。
在一个实施例中，第一内应力为张应力，第一内应力大于0帕且小于等于2吉帕，例如氮化硅层的内应力为0.1吉帕、0.2吉帕、0.3吉帕、0.5吉帕、0.7吉帕、0.9吉帕、1吉帕、1.5吉帕、1.7吉帕、1.9吉帕等。在一个实施例中，第一内应力为压应力，第一内应力大于等于-2吉帕且小于0帕，例如氮化硅层的内应力为-1.9吉帕、-1.7吉帕、-1.5吉帕、-1吉帕、-0.9吉帕、-0.7吉帕、-0.5吉帕、-0.3吉帕、-0.2吉帕、-0.1吉帕等。如图2所示，为栅极电压Vg=5V时，氮化硅内应力为-2吉帕和2吉帕相对于氮化硅层内应力为0吉帕的集电极电流随集电极电压Vc的变化曲线图，由图可知，在氮化硅层内应力的数值为2吉帕时，集电极电流Ic可以提高5%。经过验证知，相对于未加入内应力，在加入数值在一定范围内的内应力时，集电极电流Ic随内应力的数值增加而有更明显的增加，内应力的数值指的是内应力的绝对值，在工艺过程中可以根据实际器件的需要设置氮化硅层的内应力。
在一个实施例中，氮化硅层的内应力的方向与器件的导电沟道方向垂直。在另一个实施例中，氮化硅层的内应力的方向与器件的导电沟道方向平行。氮化硅层的内应力逐步往下传，最终传导到器件的导电沟道和漂移区内，从而对导电沟道和漂移区内的载流子的迁移率产生影响，绝缘栅双极型晶体管器件具有电子和空穴两种载流子，内应力对器件的影响是这两种载流子共同作用的结果。
在一个实施例中，氮化硅层的内应力为单轴内应力。氮化硅层的内应力会影响器件内载流子的迁移率，在单轴张应力的作用下器件的集电极电流Ic会提高，在单轴压应力的作用下器件的集电极电流Ic会下降。施加单轴内应力时器件的击穿电压和阈值电压保持不变，器件的压阻系数是NMOSFET和NDMOS的三倍以上。在另一个实施例中，氮化硅层的内应力为双轴内应力。在其它实施例中，氮化硅层的内应力为混合内应力。
在一个实施例中，氮化硅层的一端与所述栅极区远离第一沟槽的一端之间的距离大于等于0微米且小于等于1.5微米，氮化硅层的另一端与所述缓冲区靠近第一沟槽的一端之间的距离大于0微米。在另一个实施例中，氮化硅层的一端与所述栅极区远离第一沟槽的一端之间的距离大于等于0微米且小于等于1.5微米，氮化硅层的另一端与所述栅极区临近第一沟槽的一端之间的距离大于0微米且小于18微米，例如3微米、5微米、7微米、9微米、10微米、12微米等。在其他实施例中，氮化硅层的一端与所述栅极区远离第一沟槽的一端之间的距离大于等于0微米且小于等于1.5微米，氮化硅层的另一端与所述缓冲区靠近第一沟槽的一端之间的距离等于氮化硅层的另一端与所述栅极区临近第一沟槽的一端之间的距离。氮化硅层在转折点和起始点的位置下方引入的内应力分布不同，为了引入更好的良性的内应力，氮化硅层的一端与所述栅极区远离第一沟槽的一端之间的距离越小越好，氮化硅层的另一端覆盖住栅极区即可，在工艺制程中可以根据实际的需要设置氮化硅层相对于栅极区的位置及第一沟槽的深度。
在一个实施例中，步骤S106之前还包括步骤：
在所述衬底上形成第一氧化层，所述第一氧化层位于所述第一沟槽的上方并沿第一沟槽的侧壁向上延伸至栅极区的上方；步骤S106是在第一氧化层上方形成氮化硅层。
在一个实施例中，所述第一氧化层是通过刻蚀等离子体化学气相沉积形成的氧化硅薄膜后形成的。在一个实施例中，所述第一氧化层是通过刻蚀低压炉管形成的氧化硅薄膜后形成的。在一个实施例中，第一氧化层是通过干法刻蚀氧化硅薄膜后形成的。在其他实施例中，可以通过其他方式形成第一氧化层。
在一个实施例中，氮化硅层的厚度大于等于0.1微米且小于等于0.3微米，第一氧化层的厚度大于0微米且小于等于0.15微米。所述第一氧化层的厚度会影响内应力向下的渗透，第一氧化层的厚度越小，对于内应力的引入和器件的电流特性的提升作用越大，在实际工艺中可以根据需要设置不同厚度的第一氧化层。
在一个实施例中，形成氮化硅层之后还包括形成接触孔、通孔、金属塞、金属互连的步骤。
上述方法，包括：获取衬底，所述衬底上形成有漂移区、栅极区、缓冲区、场氧层；去除所述漂移区上方位于栅极区与缓冲区之间区域的场氧层后形成第一沟槽，所述第一沟槽的一端与栅极区相邻；在所述衬底上形成具有第一内应力的氮化硅层，所述氮化硅层位于所述第一沟槽的上方并沿所述第一沟槽的侧壁向上延伸至所述栅极区的上方。通过位于所述第一沟槽的上方并沿所述第一沟槽的侧壁向上延伸至所述栅极区的上方的氮化硅层，在绝缘栅双极型晶体管器件内引入内应力，从而提高了器件内载流子的迁移率，在突破硅材料的极限限制的同时提高了器件的电学特性。
如图3所示，在一实施例中，提供一种绝缘栅双极型晶体管器件，包括：
衬底102，衬底102上形成有漂移区104、栅极区106、缓冲区108、场氧层110；漂移区104上方位于栅极区106与缓冲区108之间的区域开设有第一沟槽112，第一沟槽112的一端与栅极区106相邻。
在一个实施例中，栅极区106包括多晶硅栅和栅氧层。在另一个实施例中，栅极区106包括金属栅和栅氧层。
氮化硅层202，氮化硅层202位于第一沟槽112的上方并沿第一沟槽112的侧壁204向上延伸至栅极区106的上方；其中，氮化硅层202具有第一内应力。
在一个实施例中，氮化硅层的厚度大于等于0.1微米且小于等于0.3微米，当氮化硅层的厚度为0.1微米时，氮化硅层对于器件电学特性的提升达到最佳。
在一个实施例中，所述绝缘栅双极型晶体管器件还包括埋氧化层402。
在一个实施例中，所述氮化硅层为阶梯形状分布。
在一个实施例中，绝缘栅双极型晶体管器件还包括第一氧化层302，第一氧化层302位于第一沟槽112的上方并沿第一沟槽112的侧壁204向上延伸至栅极区106的上方，并且第一氧化层302上方形成有氮化硅层202。
在一个实施例中，氮化硅层的厚度大于等于0.1微米且小于等于0.3微米，第一氧化层的厚度大于0微米且小于等于0.15微米。所述第一氧化层的厚度会影响内应力向下的渗透，第一氧化层的厚度越小，对于内应力的引入和器件的电流特性的提升作用越大，在实际工艺中可以根据需要设置不同厚度的第一氧化层。
在一个实施例中，第一内应力为张应力，第一内应力大于0帕且小于等于2吉帕，例如氮化硅层的内应力为0.1吉帕、0.2吉帕、0.3吉帕、0.5吉帕、0.7吉帕、0.9吉帕、1吉帕、1.5吉帕、1.7吉帕、1.9吉帕等。在一个实施例中，第一内应力为压应力，第一内应力大于等于-2吉帕且小于0帕，例如氮化硅层的内应力为-1.9吉帕、-1.7吉帕、-1.5吉帕、-1吉帕、-0.9吉帕、-0.7吉帕、-0.5吉帕、-0.3吉帕、-0.2吉帕、-0.1吉帕等。经过验证知，相对于未加入内应力，在加入数值在一定范围内的内应力时，集电极电流Ic随内应力的数值增加而有更明显的增加，内应力的数值指的是内应力的绝对值，在工艺过程中可以根据实际器件的需要设置氮化硅层的内应力。
在一个实施例中，所述绝缘栅双极型晶体管器件是SOI-LIGBT。
在一个实施例中，氮化硅层的内应力的方向与器件的导电沟道方向垂直。在另一个实施例中，氮化硅层的内应力的方向与器件的导电沟道方向平行。绝缘栅双极型晶体管器件具有电子和空穴两种载流子，内应力对器件的影响是这两种载流子共同作用的结果。
在一个实施例中，氮化硅层的内应力为单轴内应力。在另一个实施例中，氮化硅层的内应力为双轴内应力。在其它实施例中，氮化硅层的内应力为混合内应力。
在一个实施例中，氮化硅层202的一端与栅极区106远离第一沟槽112的一端之间的距离大于等于0微米且小于等于1.5微米，氮化硅层的另一端与缓冲区108靠近第一沟槽112的一端之间的距离大于0微米。在另一个实施例中，氮化硅层202的一端与栅极区106远离第一沟槽112的一端之间的距离大于等于0微米且小于等于1.5微米，氮化硅层202的另一端与栅极区106临近第一沟槽112的一端之间的距离大于0微米且小于18微米，例如3微米、5微米、7微米、9微米、10微米、12微米等。在其他实施例中，氮化硅层202的一端与栅极区106远离第一沟槽112的一端之间的距离大于等于0微米且小于等于1.5微米，氮化硅层202的另一端与缓冲区108靠近第一沟槽112的一端之间的距离等于氮化硅层202的另一端与栅极区106临近第一沟槽112的一端之间的距离。氮化硅层在转折点和起始点的位置下方引入的内应力分布不同，为了引入更好的良性的内应力，氮化硅层的一端与所述栅极区远离第一沟槽的一端之间的距离越小越好，氮化硅层的另一端覆盖住栅极区即可，在工艺制程中可以根据实际的需要设置氮化硅层相对于栅极区的位置及第一沟槽的深度。
如图3所示，在一个实施例中，所述绝缘栅双极型晶体管器件还包括集电极区504，P型体区506，发射极区包括P+掺杂区510和n+掺杂区508，p+掺杂区510的作用是降低接触电阻和空穴的抽取路径。
在一个实施例中，衬底102为P型衬底，漂移区104为N型漂移区。
在一个实施例中，所述绝缘栅双极型晶体管器件还包括接触孔、通孔、金属塞、金属互连层。
上述绝缘栅双极型晶体管器件，包括：衬底，所述衬底上形成有漂移区、栅极区、缓冲区、场氧层；所述漂移区上方位于栅极区与缓冲区之间的区域开设有第一沟槽，所述第一沟槽的一端与所述栅极区相邻；氮化硅层，所述氮化硅层位于所述第一沟槽的上方并沿所述第一沟槽的侧壁向上延伸至所述栅极区的上方；其中，所述氮化硅层具有第一内应力。通过位于所述第一沟槽的上方并沿所述第一沟槽的侧壁向上延伸至所述栅极区的上方的氮化硅层，在绝缘栅双极型晶体管器件内引入内应力，从而提高了器件内载流子的迁移率，在突破硅材料的极限限制的同时提高了器件的电学特性。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种绝缘栅双极型晶体管器件的制造方法,其特征在于，
获取衬底，所述衬底上形成有漂移区、栅极区、缓冲区、场氧层；
去除所述漂移区上方位于所述栅极区与所述缓冲区之间区域的场氧层后形成第一沟槽，所述第一沟槽的一端与所述栅极区相邻，所述第一沟槽的另一端与所述缓冲区之间具有场氧层；
在所述衬底上形成具有第一内应力的氮化硅层，所述氮化硅层位于所述第一沟槽的上方并沿所述第一沟槽的侧壁向上延伸至所述栅极区的上方；
其中，所述氮化硅层靠近所述缓冲区的一端位于所述第一沟槽的上方。
2.根据权利要求1所述的方法，其特征在于，所述在所述衬底上形成具有第一内应力的氮化硅层之前还包括步骤：
在所述衬底上形成第一氧化层，所述第一氧化层位于所述第一沟槽的上方并沿所述第一沟槽的侧壁向上延伸至所述栅极区的上方；
所述在所述衬底上形成具有第一内应力的氮化硅层的步骤是在所述第一氧化层上方形成所述氮化硅层。
3.根据权利要求2所述的方法，其特征在于，所述氮化硅层的厚度大于等于0.1微米且小于等于0.3微米，所述第一氧化层的厚度大于0微米且小于等于0.15微米。
4.根据权利要求1所述的方法，其特征在于，所述第一内应力为张应力，所述第一内应力大于0帕且小于等于2吉帕；或所述第一内应力为压应力，所述第一内应力大于等于-2吉帕且小于0帕。
5.根据权利要求1所述的方法，其特征在于，所述氮化硅层的一端与所述栅极区远离第一沟槽的一端之间的距离大于等于0微米且小于等于1.5微米，所述氮化硅层的另一端与所述栅极区临近第一沟槽的一端之间的距离大于0微米且小于18微米。
6.一种绝缘栅双极型晶体管器件，其特征在于，包括：
衬底，所述衬底上形成有漂移区、栅极区、缓冲区、场氧层；所述漂移区上方位于所述栅极区与所述缓冲区之间的区域开设有第一沟槽，所述第一沟槽的一端与所述栅极区相邻，所述第一沟槽的另一端与所述缓冲区之间具有场氧层；
氮化硅层，所述氮化硅层位于所述第一沟槽的上方并沿所述第一沟槽的侧壁向上延伸至所述栅极区的上方；
其中，所述氮化硅层具有第一内应力，所述氮化硅层靠近所述缓冲区的一端位于所述第一沟槽的上方。
7.根据权利要求6所述的器件，其特征在于，所述器件还包括第一氧化层，所述第一氧化层位于所述第一沟槽的上方并沿所述第一沟槽的侧壁向上延伸至所述栅极区的上方，并且所述第一氧化层上方形成有所述氮化硅层。
8.根据权利要求7所述的器件，其特征在于，所述氮化硅层的厚度大于等于0.1微米且小于等于0.3微米，所述第一氧化层的厚度大于0微米且小于等于0.15微米。
9.根据权利要求6所述的器件，其特征在于，所述第一内应力为张应力，所述第一内应力大于0帕且小于等于2吉帕；或所述第一内应力为压应力，所述第一内应力大于等于-2吉帕且小于0帕。
10.根据权利要求6所述的器件，其特征在于，所述氮化硅层的一端与所述栅极区远离第一沟槽的一端之间的距离大于等于0微米且小于等于1.5微米，所述氮化硅层的另一端与所述栅极区临近第一沟槽的一端之间的距离大于0微米且小于18微米。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911149088.2A CN112825301B (zh) | 2019-11-21 | 2019-11-21 | 绝缘栅双极型晶体管器件及其制造方法 |
| PCT/CN2020/117589 WO2021098376A1 (zh) | 2019-11-21 | 2020-09-25 | 绝缘栅双极型晶体管器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911149088.2A CN112825301B (zh) | 2019-11-21 | 2019-11-21 | 绝缘栅双极型晶体管器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112825301A CN112825301A (zh) | 2021-05-21 |
| CN112825301B true CN112825301B (zh) | 2022-08-12 |
Family
ID=75907633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911149088.2A Active CN112825301B (zh) | 2019-11-21 | 2019-11-21 | 绝缘栅双极型晶体管器件及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112825301B (zh) |
| WO (1) | WO2021098376A1 (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102208334A (zh) * | 2011-05-27 | 2011-10-05 | 上海宏力半导体制造有限公司 | 半导体器件局部氧化终止环的制备方法 |
| CN103236437A (zh) * | 2013-04-25 | 2013-08-07 | 东南大学 | 一种高可靠性的n型横向绝缘栅双极型器件及其制备工艺 |
| CN106952960A (zh) * | 2017-04-26 | 2017-07-14 | 电子科技大学 | 一种具有槽形结构的应变nldmos器件 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5144403A (en) * | 1989-02-07 | 1992-09-01 | Hewlett-Packard Company | Bipolar transistor with trench-isolated emitter |
| US5731603A (en) * | 1995-08-24 | 1998-03-24 | Kabushiki Kaisha Toshiba | Lateral IGBT |
| KR100525615B1 (ko) * | 2003-09-23 | 2005-11-02 | 삼성전자주식회사 | 고내압 전계효과 트랜지스터 및 이를 형성하는 방법 |
| US8216904B2 (en) * | 2008-12-31 | 2012-07-10 | St Microelectronics, Inc. | Strained transistor and method for forming the same |
| CN102487050B (zh) * | 2010-12-03 | 2015-11-25 | 比亚迪股份有限公司 | 功率半导体器件及其制造方法 |
| WO2012107954A1 (ja) * | 2011-02-08 | 2012-08-16 | トヨタ自動車株式会社 | 横型半導体装置およびその製造方法 |
| US8598660B2 (en) * | 2011-06-01 | 2013-12-03 | International Business Machines Corporation | Stress enhanced LDMOS transistor to minimize on-resistance and maintain high breakdown voltage |
| CN102915975A (zh) * | 2011-08-05 | 2013-02-06 | 无锡华润上华半导体有限公司 | 一种BJT以及BiCMOS的制作方法 |
| US9064894B2 (en) * | 2012-08-08 | 2015-06-23 | Globalfoundries Singapore Pte. Ltd. | Stress enhanced high voltage device |
| CN104425246B (zh) * | 2013-08-27 | 2018-01-23 | 无锡华润上华科技有限公司 | 绝缘栅双极型晶体管及其制备方法 |
| CN104733457B (zh) * | 2013-12-18 | 2017-12-01 | 旺宏电子股份有限公司 | 半导体元件及其制造方法 |
| CN105590958B (zh) * | 2015-12-21 | 2018-06-19 | 东南大学 | 双沟槽高压屏蔽的横向绝缘栅双极器件及其制备方法 |
| DE102016102861B3 (de) * | 2016-02-18 | 2017-05-24 | Infineon Technologies Ag | Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements |
| CN108269843A (zh) * | 2018-01-15 | 2018-07-10 | 东南大学 | 一种带有沟槽的横向绝缘栅双极型晶体管及其制备方法 |
-
2019
- 2019-11-21 CN CN201911149088.2A patent/CN112825301B/zh active Active
-
2020
- 2020-09-25 WO PCT/CN2020/117589 patent/WO2021098376A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102208334A (zh) * | 2011-05-27 | 2011-10-05 | 上海宏力半导体制造有限公司 | 半导体器件局部氧化终止环的制备方法 |
| CN103236437A (zh) * | 2013-04-25 | 2013-08-07 | 东南大学 | 一种高可靠性的n型横向绝缘栅双极型器件及其制备工艺 |
| CN106952960A (zh) * | 2017-04-26 | 2017-07-14 | 电子科技大学 | 一种具有槽形结构的应变nldmos器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021098376A1 (zh) | 2021-05-27 |
| CN112825301A (zh) | 2021-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7608513B2 (en) | Dual gate LDMOS device fabrication methods | |
| US6084268A (en) | Power MOSFET device having low on-resistance and method | |
| US7148540B2 (en) | Graded conductive structure for use in a metal-oxide-semiconductor device | |
| KR101430820B1 (ko) | 이중 게이트 횡형 ｍｏｓｆｅｔ | |
| US7910441B2 (en) | Multi-gate semiconductor device and method for forming the same | |
| CN103996680A (zh) | 高电压晶体管结构及其方法 | |
| US7309638B2 (en) | Method of manufacturing a semiconductor component | |
| CN113611750B (zh) | Soi横向匀场高压功率半导体器件及制造方法和应用 | |
| US10170567B2 (en) | High voltage laterally diffused MOSFET with buried field shield and method to fabricate same | |
| KR101763167B1 (ko) | 반도체 장치 | |
| US20200006489A1 (en) | MOSFET Having Drain Region Formed Between Two Gate Electrodes with Body Contact Region and Source Region Formed in a Double Well Region | |
| US10217828B1 (en) | Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same | |
| CN110828456A (zh) | 用于在功率器件中减小衬底掺杂剂向外扩散的氧插入的Si层 | |
| US8143680B2 (en) | Gated diode with non-planar source region | |
| US20090065863A1 (en) | Lateral double diffused metal oxide semiconductor device | |
| CN114122136A (zh) | 用于扩大操作电压的设备 | |
| US8349684B2 (en) | Semiconductor device with high K dielectric control terminal spacer structure | |
| CN112825301B (zh) | 绝缘栅双极型晶体管器件及其制造方法 | |
| KR20010102278A (ko) | 게이트 항복을 방지한 실리콘 탄화물 횡형 금속 산화물반도체 전계 효과 트랜지스터 | |
| US9184282B2 (en) | Ultra-high voltage laterally-diffused MOS devices and methods of forming the same | |
| CN113782609A (zh) | 一种衬底电荷耦合的1200v体硅ldmos及其制备方法 | |
| CN109962109B (zh) | 半导体器件及该半导体器件的制造方法 | |
| CN109888010A (zh) | 具有P型屏蔽层的AlGaN/GaN异质结垂直型场效应晶体管及其制作方法 | |
| CN101764099A (zh) | 与bcd集成工艺兼容的沟槽dmos制造工艺 | |
| CN212182335U (zh) | 一种新型碳化硅纵向扩散金属氧化物半导体晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |