KR100338128B1 - 다기능화된 스마트 전력 소자 및 그 제조 방법 - Google Patents
다기능화된 스마트 전력 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100338128B1 KR100338128B1 KR1020000033639A KR20000033639A KR100338128B1 KR 100338128 B1 KR100338128 B1 KR 100338128B1 KR 1020000033639 A KR1020000033639 A KR 1020000033639A KR 20000033639 A KR20000033639 A KR 20000033639A KR 100338128 B1 KR100338128 B1 KR 100338128B1
- Authority
- KR
- South Korea
- Prior art keywords
- impurity layer
- bipolar transistor
- region
- mos transistor
- insulating film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 32
- 230000015556 catabolic process Effects 0.000 claims abstract description 29
- 238000009792 diffusion process Methods 0.000 claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims description 55
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000006731 degradation reaction Methods 0.000 abstract description 3
- 150000004767 nitrides Chemical class 0.000 description 9
- 230000000873 masking effect Effects 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910002796 Si–Al Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
다기능화된 스마트 전력 소자 및 그 제조 방법이 제시된다. 본 발명의 다기능 스마트 전력 소자는 P-형의 실리콘 기판; 실리콘 기판 상에 형성되는 제1 절연막; 제1 절연막 상에 형성되는 측면 이중 확산 모스 트랜지스터; 제1 절연막 상에 형성되는 고내압 바이폴라 트랜지스터; 제1 절연막 상에 형성되는 고속 바이폴라 트랜지스터; 제1 절연막 상에 형성되는 고집적 모스 트랜지스터를 구비한다. 본 발명의 다기능화된 스마트 전력 소자는, 고내압/ 고속 특성을 가지는 모스 및 바이폴라 트랜지스터를 모두 탑재할 수 있다. 그리고, 측면 이중 확산 모스 트랜지스터는 절연막이 관통되는 드레인 구조를 가짐으로써, 고내압 및 저열화 특성이 구현될 수 있다. 또한, 고속 바이폴라 트랜지스터는 최소화된 비활성 베이스 영역 및 베이스 아래에 형성되는 콜렉터를 포함함으로써, 높은 차단 주파수 특성을 얻을 수 있다.
Description
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로서, 특히 스마트 전력 소자 및 그 제조 방법에 관한 것이다.
스마트 전력 소자는 디지털 이동 통신, 가전 제품을 비롯한 전자 제품, 고성능 컴퓨터 시스템, 자동차의 전자 제어 시스템 등에서, 핵심 부품으로 사용되고 있다. 스마트 전력 소자는, 일반적으로, 모스 트랜지스터 제품과 바이폴라 트랜지스터 제품이 하나의 칩상에 구현된다.
기존의 스마트 전력 소자는, 도 19에 도시된 바와 같이, 측면 확산 모스 트랜지스터(Ⅰ), 고내압 바이폴라 트랜지스터(Ⅱ), 고집적 모스 트랜지스터(Ⅲ)를 탑재한다.
그러나, 기존의 스마트 전력 소자에 탑재되는 고내압 바이폴라 트랜지스터(Ⅱ)는 동작 속도가 느리고, 표준 함몰 콜렉터(SBC: Standard-Buried-Collector) 기술을 적용한다. 따라서, 기존의 스마트 전력 소자는 고속 디지털 및 아날로그용의 소자로서는 적용될 수 없으며, 넓은 면적이 소요되는 단점이 있다.
본 발명의 목적은 고내압 및 고속의 바이폴라 트랜지스터와 고집적 모스 트랜지스터를 동시에 탑재하는 서브 마이크론급의 스마트 전력 소자를 제공하는 것이다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1 내지 도 17은 본 발명의 일실시예에 따른 다기능화된 스마트 전력 소자의 제조 방법을 설명하기 위한 도면들이다.
도 18은 본 발명의 일실시예에 따른 다기능화된 스마트 전력 소자의 단면도에 각 트랜지스터들을 설명하기 위한 도면이다.
도 19는 기존의 다기능화된 스마트 전력 소자의 단면을 설명하기 위한 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 실리콘 기판 101, 104, 112a, 112b: n-에피층
102: 절연막, 106a, 106b: P-웰
120a, 120b, 128a, 128b, 128c, 138: 산화막
126a, 126b, 126c, 168: 다결정 실리콘
130a, 130b, 130c, 134, 134': 질화막
132a, 132b, 132c: 측벽 산화막
상기 목적을 달성하기 위한 본 발명의 일면은 다기능 스마트 전력 소자의 제조 방법에 관한 것이다. 본 발명의 다기능 스마트 전력 소자의 제조 방법은 제1 내지 제6 공정을 구비한다. 제1 공정은 실리콘 기판 상에, 절연막을 형성한다. 제2 공정은 소정의 관통 영역을 통하여 상기 실리콘 기판과 관통하며, 제1 및 제2 p-웰(well) 층을 포함하는 n- 에피층을 형성한다. 제3 공정은 상기 n- 에피층을 상기 제1 p-웰(well) 층과 상기 관통 영역을 포함하여, 측면 이중 확산 모스 트랜지스터를 형성하기 위한 제1 소자 영역, 고내압 바이폴라 트랜지스터를 형성하기 위한 제2 영역, 고속 바이폴라 트랜지스터를 형성하기 위한 제3 소자 영역, 상기 제2 p-웰(well) 층을 포함하여, 고집적 모스 트랜지스터를 형성하기 위한 제4 소자 영역을 포함하는 다수개의 영역으로 분리하는 트렌치(trench)를 형성한다. 제4 공정은 상기 고내압 바이폴라 트랜지스터의 베이스와, 상기 측면 이중 확산 모스 트랜지스터의 드레인과, 상기 고내압 바이폴라 트랜지스터의 에미터 및 콜렉터, 상기 고속 바이폴라 트랜지스터의 컬렉터를 형성한다. 제5 공정은 하부에 콜렉터와 접속되는 상기 고속 바이폴라 트랜지스터의 베이스를 형성하고, 상기 측면 이중 확산모스 트랜지스터의 게이트 영역과 상기 고속 바이폴라 트랜지스터의 베이스 영역과 상기 고집적 모스 트랜지스터의 게이트 영역에 다층막을 형성한다. 제6 공정은 상기 고속 바이폴라 트랜지스터의 베이스 영역의 상기 다층막의 하부에 상기 고속 바이폴라 트랜지스터의 에미터를 형성하도록 열처리한다.
상기 목적을 달성하기 위한 본 발명의 다른 일면은 다기능 스마트 전력 소자에 관한 것이다. 본 발명의 다기능 스마트 전력 소자는 P-형의 실리콘 기판; 상기 실리콘 기판 상에 형성되는 절연막; 상기 절연막 상에 형성되는 측면 이중 확산 모스 트랜지스터; 상기 절연막 상에 형성되는 고내압 바이폴라 트랜지스터; 상기 절연막 상에 형성되는 고속 바이폴라 트랜지스터; 상기 절연막 상에 형성되는 고집적 모스 트랜지스터를 구비한다.
상기 측면 이중 확산 모스 트랜지스터는 P-형 불순물층 내부에 포함되는 제1 N+불순물층으로 형성되는 일측 접합과, 제2 N+불순물층으로 형성되는 타측 접합과, 제1 N-불순물층으로 형성되는 게이트 채널 영역을 가진다. 상기 고내압 바이폴라 트랜지스터는 제2 N-불순물층과, 상기 제2 N-불순물층 위에 형성되며 베이스 단자와 전기적으로 연결되는 제2 P-불순물층과, 상기 제2 P-불순물층 위에 형성되며 에미터 단자와 전기적으로 연결되는 제3 N+불순물층과, 상기 제2 N-불순물층 위에 형성되며 컬렉터 단자와 전기적으로 연결되는 제4 N+불순물층을 가진다. 상기 고속바이폴라 트랜지스터는, 제3 N-불순물층과, 상기 제3 N-불순물층 위에 형성되며 베이스 단자와 전기적으로 연결되는 제3 P-불순물층과, 상기 제3 P-불순물층 위에 형성되며 에미터 단자와 전기적으로 연결되는 제5 N+불순물층과, 상기 제3 N-불순물층 위에 형성되며 컬렉터 단자와 전기적으로 연결되는 제6 N+불순물층과, 상기 제3 N-불순물층 아래에 형성되며 컬렉터 단자와 전기적으로 연결되는 제7 N+불순물층을 가진다. 상기 고집적 모스 트랜지스터는 P-형 불순물층 내부에 포함되는 제8 N+불순물층으로 형성되는 일측 접합과, 제9 N+불순물층으로 형성되는 타측 접합을 가진다.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다. 그리고, 본 명세서에서 P와, N과, p 및 n 다음의 첨자 -는 첨자 +에 비하여 농도가 낮음을 나타낸다. 그리고, o는 중간 정도의 농도를 나타낸다.
도 1을 참조하면, 실리콘으로 이루어진 기판(substrate, 100)에 n-에피층(101)을 성장시킨다. 상기 n-에피층(101)은 1X1016cm-3정도의 도핑 농도와0.5um 정도의 두께로 형성될 수 있다.
도 2를 참조하면, 선택적 마스크 작업을 통하여, 절연막(102) 예컨대 산화막을 사이목스(SIMOX: Separation by IMplantaion OXygen) 방법으로 형성시킨다. 상기 절연막(102)은 0.3um 정도의 두께로 형성될 수 있다.
도 3을 참조하면, 노출된 상기 n-에피층(101)과 상기 절연막(102) 위에 다시 n-에피층(104)을 성장시킨다. 상기 n-에피층(104)은 1X1016cm-3정도의 도핑 농도와 전체적으로 1.0um 정도의 두께로 형성될 수 있다. 상기 n-에피층(101)과 상기 n-에피층(104)은 각각 별도의 공정 절차에 의하여 형성되지만, 동일한 성질을 나타내는 물질이다. 따라서, 본 명세서에서는, 설명의 편의상, 상기 n-에피층(101)과 상기 n-에피층(104)은 다같이, n-에피층(104)으로 도시된다.
도 4를 참조하면, 선택적 마스크를 통하여 붕소(B, boron)를 약 5X1016cm-2정도의 농도와 50KeV 정도의 에너지로 주입하여, P- 웰(106a, 106b)을 형성한다.
후속되는 공정에 의하여, 상기 P- 웰(106a)은 측면 이중 확산 모스 트랜지스터의 소스를 포함하며, 상기 P- 웰(106b)은 고집적 모스 트랜지스터의 소스/드레인을 포함한다.
도 5를 참조하면, 후속되는 공정에 의하여, 측면 이중 확산 모스 트랜지스터(α, 도 18 참조), 고내압 바이폴라 트랜지스터(β), 고속 바이폴라 트랜지스터(γ) 및 고집적 모스 트랜지스터(δ)를 분리시키는 영역을 수직으로 식각한다. 그리고, 상기 수직으로 식각된 영역에 (108) 예컨대 산화막을 적층한다. 따라서, 각 소자들을 서로 분리하는 트랜치가 형성된다. 상기 절연막(108)은 습식 산화막 공정으로 형성된다.
그리고, 상기 절연막(108) 위에 다결정 실리콘(110)을 형성한다. 상기 다결정 실리콘(110)은 9000Å 정도로 적층된 다음, 트랜치를 제외한 다른 부분을 제거함으로써 형성된다.
도 6을 참조하면, 선택적 마스크 작업을 통하여, 인(phosphrous)을 약 1X1016cm-2정도의 농도와 100KeV 정도의 에너지로 주입한다. 그리고, 약 1000℃에서 90분 정도 열처리 공정이 수행된다. 그러면, N+불순물층의 측면 이중 확산 모스 트랜지스터의 드레인(112b)과 고내압 바이폴라 트랜지스터의 콜렉터(112c)가 형성되고, 상기 측면 이중 확산 모스 트랜지스터의 드레인(112b)의 하부에는 절연막(102)이 관통되어 n0층(112a)이 형성된다.
도 7을 참조하면, 선택적 마스크 작업을 통하여, 붕소를 약 8X1013cm-2정도의 농도와 80KeV 정도의 에너지로 주입한다. 그리고, 약 1000℃에서 60분 정도 열처리 공정이 수행된다. 그러면, P-불순물층의 고내압 바이폴라 트랜지스터의 베이스(114)가 형성된다.
도 8을 참조하면, 선택적 마스크 작업을 통하여, 비소(As)를 약 1X1016cm-2정도의 농도와 100KeV 정도의 에너지로 주입한다. 그리고, 약 1000℃에서 30분 정도 열처리 공정이 수행된다. 그러면, N+불순물층의 고내압 바이폴라 트랜지스터의 에미터(116)와 고속 바이폴라 트랜지스터의 콜렉터(118)가 형성된다.
도 9를 참조하면, 선택적 마스크 작업을 통하여, 측면 이중 확산 모스트랜지스터의 게이트 산화막(120a)과 고내압 모스 트랜지스터의 게이트 산화막(120b)을 형성한다. 상기 산화막들(120a, 120b)은 약 1000℃에서 30분 정도 열처리 공정이 수행되어, 100Å 정도의 두께로 형성될 수 있다.
도 10을 참조하면, 선택적 마스크 작업을 통하여, 붕소를 약 7X1013cm-2정도의 농도와 30KeV 정도의 에너지로 주입한다. 또한, 인이 약 1X1013cm-2정도의 농도와 180KeV 정도의 에너지로 주입된다.
그리고, 약 925℃에서 30분 정도 열처리 공정이 수행된다. 그러면, P-불순물층의 고속 바이폴라 트랜지스터의 베이스(124)와, N+불순물층의 고속 바이폴라 트랜지스터의 콜렉터(122)가 형성된다. 상기 콜렉터(122)는 베이스(124) 아래에 형성되어, 고속 바이폴라 트랜지스터의 차단 주파수 특성을 개선한다.
도 11을 참조하면, 선택적 마스크 작업을 통하여, 다결정 실리콘(126a, 126b, 126c), 산화막(128a, 128b, 128c), 질화막(130a, 130b, 130c)으로 형성되는 다층막을 형성한다. 상기 다결정 실리콘(126a, 126b, 126c)은 약 625℃에서 3300Å 정도의 두께로 형성된다. 계속하여, 인이 약 2X1016cm-2정도의 농도와 80KeV 정도의 에너지로 주입된다. 상기 산화막(128a, 128b, 128c)은 약 625℃에서 저압화 증착법으로 3000Å 정도의 두께로 형성된다. 상기 질화막(130a, 130b, 130c)은 2000Å 정도의 두께로 형성된다. 그리고, 건식 식각 방법에 의하여, 다결정 실리콘(126a, 126b, 126c), 산화막(128a, 128b, 128c), 질화막(130a, 130b, 130c)으로 형성되는 상기 다층막이 형성된다.
도 12를 참조하면, 상기 다층막의 양측벽에 측벽 산화막(132a, 132b, 132c)을 형성한다. 상기 측벽 산화막(132a, 132b, 132c)은 전면에 산화막을 저압화 증착법으로 약 3000Å 정도의 두께로 형성한 다음, 건식 식각을 행함으로써, 형성될 수 있다.
도 13을 참조하면, 먼저, 전면에 질화막(134)을 약 3000Å 정도의 두께로 도포한다. 그리고, 고속 바이폴라 트랜지스터 영역의 질화막을 건식 식각 방법으로 제거한다. 따라서, 고속 바이폴라 트랜지스터 영역의 다층막에는 측벽 질화막(134')이 형성된다.
도 14를 참조하면, 노출된 실리콘 표면을 건식 식각의 방법으로 약 2000Å 정도 깍아낸다. 그리고, 열적으로 성장되어, 약 3000Å 정도 두께의 산화막(138)이 형성된다.
도 15를 참조하면, 노출된 실리콘 표면은 건식 식각의 방법으로 약 2000Å 정도 식각된다. 그리고, 열적으로 성장되어, 약 3000Å 정도 두께의 산화막(138)이 형성된다. 도포된 질화막(134)과 측벽 질화막(134')은 습식 식각의 방법으로 제거된다.
도 16을 참조하면, 선택적 마스크 작업을 통하여, 비소(As)를 약 2X1015cm-2정도의 농도와 80KeV 정도의 에너지로 주입한다. 상기 비소(As)가 주입되는 영역은 측면 이중 확산 모스 트랜지스터의 소스(142a)와 고집적 모스 트랜지스터의 소스/드레인(142b)을 형성한다. 계속되는 선택적 마스크 작업을 통하여, 붕소를 약 4X1015cm-2정도의 농도와 50KeV 정도의 에너지로 주입한다. 상기 붕소가 주입되는 영역은 측면 이중 확산 모스 트랜지스터의 p-웰 접속 영역(144a)과 고내압 바이폴라 트랜지스터의 베이스 접속 영역(144b)을 형성한다. 그리고 웨이퍼의 전면에 약 3500Å 두께의 다결정 실리콘(146)을 도포하고, 다시 붕소를 약 8X1015cm-2정도의 농도와 100KeV 정도의 에너지로 주입한다.
도 17을 참조하면, 선택적 마스크 작업을 통하여, 고속 바이폴라 트랜지스터의 베이스 영역의 다결정 실리콘(168)을 제외한, 나머지 다결정 실리콘을 건식 식각의 방법으로 제거한다. 그리고, 약 950℃에서 30분 정도 열처리 공정이 수행된다. 계속하여, 약 8500Å 두께의 산화막이 도포된다. 그리고, 선택적 마스크 작업을 통하여 측면 이중 확산 모스 트랜지스터의 소스 접점(152)/드레인 접점(154), 고내압 바이폴라 트랜지스터의 에미터 접점(156)/베이스 접점(158)/콜렉터 접점(160)과, 고속 바이폴라 트랜지스터의 에미터 접점(168)/베이스 접점(170)/콜렉터 접점(162)과, 고집적 모스 트랜지스터의 소스 접점(164)/드레인 접점(166)을 위한 영역이 개방된다. 계속하여, 약 10000Å 두께의 1%의 Si-Al이 증착되어, 접점이 형성된다.
도 18을 참조하면, 하나의 칩 상에 측면 이중 확산 모스 트랜지스터(α), 고내압 바이폴라 트랜지스터(β), 고속 바이폴라 트랜지스터(γ) 및 고집적 모스 트랜지스터(δ)가 동시에 탑재된다. 또한, 측면 이중 확산 모스 트랜지스터(α)의 드레인(112b)을 하부에는 절연막(102)이 관통되는 n0층(112a)으로 형성함으로써, 고내압 및 저열화 특성을 구현할 수 있다. 그리고, 고속 바이폴라 트랜지스터(γ)는 베이스 아래에 형성되는 콜렉터(122)를 포함함으로써, 고속 바이폴라 트랜지스터의 차단 주파수 특성이 개선한다.
따라서, 본 발명을 이용한 스마트 전력 소자는 고내압/ 초고속의 특성을 가지는 모스 및 바이폴라 트랜지스터를 모두 이용할 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 다기능화된 스마트 전력 소자는, 고내압/ 고속 특성을 가지는 모스 및 바이폴라 트랜지스터를 모두 탑재할 수 있다. 그리고, 측면 이중 확산 모스 트랜지스터는 절연막이 관통되는 드레인 구조를 가짐으로써, 고내압 및 저열화 특성이 구현될 수 있다. 또한, 고속 바이폴라 트랜지스터는 베이스 아래에 형성되는 콜렉터(122)를 포함함으로써, 고속 스위칭 특정이 구현될 수 있다.
Claims (5)
- 실리콘 기판 상에, 절연막을 형성하는 제1 공정;소정의 관통 영역을 통하여 상기 실리콘 기판과 관통하며, 제1 및 제2 p-웰(well) 층을 포함하는 n- 에피층을 형성하는 제2 공정;상기 n- 에피층을 상기 제1 p-웰(well) 층과 상기 관통 영역을 포함하여, 측면 이중 확산 모스 트랜지스터를 형성하기 위한 제1 소자 영역, 고내압 바이폴라 트랜지스터를 형성하기 위한 제2 영역, 고속 바이폴라 트랜지스터를 형성하기 위한 제3 소자 영역, 상기 제2 p-웰(well) 층을 포함하여, 고집적 모스 트랜지스터를 형성하기 위한 제4 소자 영역을 포함하는 다수개의 영역으로 분리하는 트렌치(trench)를 형성하는 제3 공정;상기 고내압 바이폴라 트랜지스터의 베이스와, 상기 측면 이중 확산 모스 트랜지스터의 드레인과, 상기 고내압 바이폴라 트랜지스터의 에미터 및 콜렉터, 상기 고속 바이폴라 트랜지스터의 컬렉터를 형성하는 제4 공정;하부에 콜렉터와 접속되는 상기 고속 바이폴라 트랜지스터의 베이스를 형성하고, 상기 측면 이중 확산 모스 트랜지스터의 게이트 영역과 상기 고속 바이폴라 트랜지스터의 베이스 영역과 상기 고집적 모스 트랜지스터의 게이트 영역에 다층막을 형성하는 제5 공정; 및상기 고속 바이폴라 트랜지스터의 베이스 영역의 상기 다층막의 하부에 상기 고속 바이폴라 트랜지스터의 에미터를 형성하도록 열처리하는 제6 공정을 구비하는것을 특징으로 하는 다기능 스마트 전력 소자의 제조 방법.
- 제1 항에 있어서, 상기 제3 공정은상기 트랜치를 형성하는 영역을 수직으로 식각하는 공정;상기 식각된 영역에 절연막을 적층하는 공정; 및상기 식각된 영역 위에 다결정 실리콘을 형성하는 공정을 구비하는 것을 특징으로 하는 다기능 스마트 전력 소자의 제조 방법.
- 제1 항에 있어서, 상기 제4 공정은상기 고내압 바이폴라 트랜지스터의 베이스를 형성하기 위하여, 선택적으로 P형 불순물을 주입하는 제4-1 공정;상기 측면 이중 확산 모스 트랜지스터의 소스/드레인과, 상기 고내압 바이폴라 트랜지스터의 에미터 및 콜렉터, 상기 고속 바이폴라 트랜지스터의 컬렉터를 형성하기 위하여, 선택적으로 N형 불순물을 주입하는 제4-2 공정; 및상기 제4-1 공정 및 상기 제4-2 공정이 수행된 후 열처리하는 공정을 구비하는 것을 특징으로 하는 다기능 스마트 전력 소자의 제조 방법.
- 제1 항에 있어서, 상기 제5 공정은상기 고속 바이폴라 트랜지스터의 베이스를 형성하기 위하여, 선택적으로 P형 불순물을 제1 에너지로 주입하는 제5-1 공정;상기 고속 바이폴라 트랜지스터의 베이스 하부에 콜렉터를 형성하기 위하여, 선택적으로 N형 불순물을 제2 에너지로 주입하는 제5-2 공정;상기 제5-1 공정 및 상기 제5-2 공정이 수행된 후 열처리하는 공정을 구비하며,상기 제2 에너지는 상기 제1 에너지보다 큰 것을 특징으로 하는 다기능 스마트 전력 소자의 제조 방법.
- P-형의 실리콘 기판;상기 실리콘 기판 상에 형성되는 절연막;상기 절연막 상에 형성되는 측면 이중 확산 모스 트랜지스터로서, P-형 불순물층 내부에 포함되는 제1 N+불순물층으로 형성되는 일측 접합과, 제2 N+불순물층으로 형성되는 타측 접합과, 제1 N-불순물층으로 형성되는 게이트 채널 영역을 가지는 상기 측면 이중 확산 모스 트랜지스터;상기 절연막 상에 형성되는 고내압 바이폴라 트랜지스터로서, 제2 N-불순물층과, 상기 제2 N-불순물층 위에 형성되며 베이스 단자와 전기적으로 연결되는 제2 P-불순물층과, 상기 제2 P-불순물층 위에 형성되며 에미터 단자와 전기적으로 연결되는 제3 N+불순물층과, 상기 제2 N-불순물층 위에 형성되며 컬렉터 단자와 전기적으로 연결되는 제4 N+불순물층을 가지는 상기 고내압 바이폴라 트랜지스터;상기 절연막 상에 형성되는 고속 바이폴라 트랜지스터로서, 제3 N-불순물층과, 상기 제3 N-불순물층 위에 형성되며 베이스 단자와 전기적으로 연결되는 제3 P-불순물층과, 상기 제3 P-불순물층 위에 형성되며 에미터 단자와 전기적으로 연결되는 제5 N+불순물층과, 상기 제3 N-불순물층 위에 형성되며 컬렉터 단자와 전기적으로 연결되는 제6 N+불순물층과, 상기 제3 N-불순물층 아래에 형성되며 컬렉터 단자와 전기적으로 연결되는 제7 N+불순물층을 가지는 상기 고속 바이폴라 트랜지스터; 및상기 절연막 상에 형성되는 고집적 모스 트랜지스터로서, P-형 불순물층 내부에 포함되는 제8 N+불순물층으로 형성되는 일측 접합과, 제9 N+불순물층으로 형성되는 타측 접합을 가지는 상기 고집적 모스 트랜지스터를 구비하는 것을 특징으로 하는 다기능 스마트 전력 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000033639A KR100338128B1 (ko) | 2000-06-19 | 2000-06-19 | 다기능화된 스마트 전력 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000033639A KR100338128B1 (ko) | 2000-06-19 | 2000-06-19 | 다기능화된 스마트 전력 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010113342A KR20010113342A (ko) | 2001-12-28 |
| KR100338128B1 true KR100338128B1 (ko) | 2002-05-24 |
Family
ID=19672540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000033639A KR100338128B1 (ko) | 2000-06-19 | 2000-06-19 | 다기능화된 스마트 전력 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100338128B1 (ko) |
-
2000
- 2000-06-19 KR KR1020000033639A patent/KR100338128B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010113342A (ko) | 2001-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6855581B2 (en) | Method for fabricating a high-voltage high-power integrated circuit device | |
| US6025237A (en) | Methods of forming field effect transistors having graded drain region doping profiles therein | |
| KR100630110B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR0169275B1 (ko) | 소자분리영역용의 트렌치구조를 갖춘 반도체장치 | |
| US20030168712A1 (en) | Semiconductor device having dual isolation structure and method of fabricating the same | |
| JP2004064063A (ja) | 高電圧縦型ｄｍｏｓトランジスタ及びその製造方法 | |
| US5597752A (en) | Method for manufacturing LDD type semiconductor device with complete self-alignment | |
| US5970329A (en) | Method of forming power semiconductor devices having insulated gate electrodes | |
| JP2010500765A (ja) | Ｓｏｉ又はバルクシリコンの何れか内の内蔵バックゲートを有するｊｆｅｔ | |
| US4962053A (en) | Bipolar transistor fabrication utilizing CMOS techniques | |
| US6198114B1 (en) | Field effect transistor having dielectrically isolated sources and drains and method for making same | |
| EP0281235B1 (en) | Bipolar transistor fabrication utilizing cmos techniques | |
| KR970000552B1 (ko) | 기판의 표면 접촉부를 갖고 있는 딥 트렌치 분리 구조물 및 이의 제조 방법 | |
| KR100233286B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US5895243A (en) | Semiconductor processing method of providing electrical isolation between adjacent semiconductor diffusion regions of different field effect transistors and integrated circuitry having adjacent electrically isolated field effect transistors | |
| US20220384641A1 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
| KR100523053B1 (ko) | 실리콘게르마늄 이종접합바이폴라소자가 내장된 지능형전력소자 및 그 제조 방법 | |
| US5065209A (en) | Bipolar transistor fabrication utilizing CMOS techniques | |
| KR100338128B1 (ko) | 다기능화된 스마트 전력 소자 및 그 제조 방법 | |
| CN109980010B (zh) | 一种半导体器件的制造方法和集成半导体器件 | |
| KR100218689B1 (ko) | 비씨디 소자의 제조 방법 | |
| US6150225A (en) | Method for fabricating a semiconductor device having vertical and lateral type bipolar transistors | |
| KR100327583B1 (ko) | 반도체소자의 인버스 ｔ형 소자분리공정 | |
| KR100336502B1 (ko) | 트렌치 게이트 모스 전력 소자를 포함한 스마트 전력 집적회로의 제조 방법 | |
| CN113437148B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130422 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140428 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20150428 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20180425 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20190425 Year of fee payment: 18 |