CN102487050B - 功率半导体器件及其制造方法 - Google Patents

Abstract

本发明公开了一种功率半导体器件，包括：主体，该主体包括衬底、在部分衬底上形成的注入区和扩散区、和嵌入到注入区和扩散区的部分上表面的源区，衬底和源区具有相同的导电性，注入区和扩散区具有与衬底和源区相反的导电性；氧化层，该氧化层形成在主体上，并且横向延伸到注入区和扩散区的区域；栅极，该栅极设置在氧化层上；隔离层，该隔离层形成在栅极的上面和侧面，并且与氧化层形成封闭空间以将栅极与主体隔开；其中，隔离层至少包括两层，每层由不同的材料形成，并且所述隔离层的其中一层用于抵消所述隔离层的其余各层产生的应力，所述隔离层的其余各层均具有阻挡作用。该功率半导体器件可以有效阻挡水汽和Na+、K+等可移动杂质离子，并且具有较好的热稳定性和可靠性，适应高温、潮湿和大功率等工作环境。

Description

功率半导体器件及其制造方法

技术领域

本发明涉及微电子技术领域的半导体器件，具体地，涉及一种功率半导体器件及其制造方法。

背景技术

如图1所示，现有的功率金氧半场效晶体管(即PowerMOSFET功率半导体器件)、绝缘栅双极型晶体管(即IGBT功率半导体器件)主要包括由衬底3、在部分衬底3上形成的注入区4和扩散区5、和嵌入到注入区4和扩散区5的部分上表面的源区6组成的主体100，衬底3和源区6具有相同的导电性，注入区4和扩散区5具有与其相反的导电性；形成在主体100上的氧化层7，其横向延伸到注入区4和扩散区5的区域；设置在所述氧化层7上的栅极8；形成在栅极8的上面和侧面的隔离层200，并且与所述氧化层7形成封闭空间以将所述栅极8与所述主体100隔开；其中，所述隔离层200为单层的磷硅玻璃(PSG)11。

大多数的PowerMOSFET、IGBT功率器件均采用单层的磷硅玻璃(PSG)，但是磷硅玻璃(PSG)易吸水，因此单层的磷硅玻璃(PSG)不能有效阻挡水汽和Na+、K+等可移动杂质离子，并且热稳定性和可靠性都较差，不适应高温、潮湿和大功率等工作环境的需要。

发明内容

本发明一方面的目的是提供一种功率半导体器件，该功率半导体器件可以有效阻挡水汽和Na+、K+等可移动杂质离子，并且具有较好的热稳定性和可靠性，适应高温、潮湿和大功率等工作环境。

为了实现上述目的，本发明提供一种功率半导体器件，包括：主体，该主体包括衬底、在部分所述衬底上形成的注入区和扩散区、和嵌入到所述注入区和扩散区的部分上表面的源区，所述衬底和源区具有相同的导电性，所述注入区和扩散区具有与所述衬底和源区相反的导电性；氧化层，该氧化层形成在所述主体上，并且横向延伸到所述注入区和扩散区的区域；栅极，该栅极设置在所述氧化层上；隔离层，该隔离层形成在所述栅极的上面和侧面，并且与所述氧化层形成封闭空间以将所述栅极与所述主体隔开；其中，所述隔离层至少包括两层，每层由不同的材料形成，并且所述隔离层的其中一层用于抵消所述隔离层的其余各层产生的应力，所述隔离层的其余各层均具有阻挡作用。

本发明另一方面的目的是提供一种功率半导体器件的制造方法，通过该制造方法可以制成本发明的功率半导体器件，并且制造工艺简单、实用。

为了实现上述目的，本发明提供一种功率半导体器件的制造方法，包括：对衬底进行氧化，再光罩定义出有源区进行刻蚀，在所述衬底上热氧化生成氧化层和栅极，并对所述氧化层和栅极进行光罩定义和刻蚀；在没有所述氧化层和栅极的区域注入离子形成注入区，该注入区扩散形成扩散区，然后在所述注入区和扩散区分别光罩定义并注入离子形成源区，所述衬底、注入区、扩散区和源区形成所述功率半导体器件的主体；其中，在所述栅极的上面和侧面依次生成至少包括两层的隔离层，每层由不同的材料形成，并且所述隔离层中的其中一层用于抵消所述隔离层的其余各层产生的应力，所述隔离层的其余各层均具有阻挡作用。

通过上述技术方案，通过本发明的制造方法制成的功率半导体器件具有至少两层隔离层，每层隔离层均经过一次热氧化或者化学气相淀积(即CVD)生成，从而依次包裹栅极，且每层采用不同的材料制成，这些材料均对水汽和Na+、K+等可移动杂质离子有阻挡作用，从而能够提高该功率半导体器件的热稳定性和可靠性，使其适应高温、潮湿和大功率等工作环境。同时，该制造方法采用常规的功率半导体制造工艺，但是隔离层的生成需要进行至少两次的工艺加工，每次生成一层隔离层，重复进行。因此，该制造方法简单方便、实用，可操作性高，并且生产率和成品率较高。

本发明的其它特征和优点将在随后的具体实施方式部分予以详细说明。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1是传统的功率半导体器件的结构示意图；

图2是本发明的功率半导体器件的结构示意图；

图3是本发明的功率半导体器件的制造方法的工艺流程图。

附图标记说明

1漏极2背面扩散区

3衬底4注入区

5扩散区6源区

7氧化层8栅极

9第一层10第二层

11第三层12源极

100主体200隔离层

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

如图2所示，根据本发明的功率半导体器件包括：决定器件类型的主体100，该主体100主要作为器件的导电部分，为器件形成一个导电的通道。对于典型的功率金氧半场效晶体管(即PowerMOSFET功率器件)和绝缘栅双极型晶体管(即IGBT功率器件)来说，该主体100还可以分为NPN型或者PNP型。以垂直导电的NPN型PowerMOSFET功率器件为例，该主体100包括衬底3、在部分所述衬底3上形成的注入区4和扩散区5、和嵌入到所述注入区4和扩散区5的部分上表面的源区6，所述衬底3和源区6具有相同的导电性，即均为N型导电性，并且衬底3采用硅衬底。所述注入区4和扩散区5具有与所述衬底3和源区6相反的导电性，即注入区4和扩散区5具有相同的导电性，为P型导电性。并且注入区4是通过离子注入形成，浓度较高，扩散区5由注入区4扩散形成，浓度相对较低。注入区4和扩散区5之间被衬底3间隔开，两者为互相不接触的独立区域。同时，注入区4和扩散区5位于衬底3内，而源区6位于注入区4或扩散区5内。

本发明的功率半导体器件还包括：氧化层7，该氧化层7形成在所述主体100上，并且横向延伸到所述注入区4和扩散区5的区域；栅极8，该栅极8设置在所述氧化层7上，可采用多晶硅。氧化层7将栅极8与主体100隔离开，以在一定条件下，例如栅极8的电压大于其预值，使得注入区4和扩散区5的离子反型，从而衬底3、注入区4或扩散区5、源区6形成导电的通道。

本发明的功率半导体器件还包括隔离层200，该隔离层200形成在所述栅极8的上面和侧面，形成为盖的形状，并且与所述氧化层7形成封闭空间以将栅极8包裹在其中，从而将所述栅极8与所述主体100隔开，阻挡杂质的干扰。其中，所述隔离层200至少包括两层，并且可以采用热氧化或者化学气相淀积(CVD)形成稳定的结构，但并不限于这两种方法，从而能够在进行封装或者工作时，有效阻挡外界的水汽和Na+、K+等可移动杂质离子，保证器件的热稳定性和可靠性，并且每层由不同的材料形成，并且隔离层的其中一层用于抵消隔离层的其余各层产生的应力，所述其余各层均具有阻挡作用，相互配合能起到不同的阻挡保护作用，并且消除了制造过程中的应力和变形，因此该器件适应高温、潮湿和大功率等工作环境，且具有较高的热稳定性和可靠性。

根据优选实施方式的功率半导体器件，所述隔离层200包括三层，分别为第一层9、第二层10和第三层11，所述第一层9、第二层10和第三层11依次逐层包覆所述栅极8。由于要尽可能阻挡外界的水汽、杂质等，保持器件在制造中和工作时的稳定性，因而可以设置多层隔离层200。考虑到制造的成本和工艺，优选设置三层隔离层200，并且第一层9包裹在栅极外面，第二层10包裹在第一层9外面，第三层11包裹在第二层10外面，使得栅极8得到有效的保护。

隔离层200的材料可以选择各种具有较高稳定性和阻隔性的半导体材料，如硅、锗、硼等的化合物。根据一种实施方式的功率半导体器件，优选地，所述第一层9由二氧化硅制成，更优选地，其厚度范围为200～10000所述第二层10由氮化硅制成，更优选地，其厚度范围为1000～5000；所述第三层11由硼磷硅玻璃或磷硅玻璃制成，更优选地，其厚度范围为5000～10000。二氧化硅、氮化硅、硼磷硅玻璃和磷硅玻璃均具有较好的热稳定性和较强的阻挡水汽和Na+、K+等可移动杂质离子的能力，因此能够保证该功率半导体器件的稳定性和可靠性。并且，中间的氮化硅可以抵消上层的硼磷硅玻璃或磷硅玻璃和下层的二氧化硅产生的应力，同时又具有阻挡性和稳定性。同时，这样的结构设置使得该功率半导体器件的制造加工更简便和容易，从而成品率更高，性能更稳定。

根据另一种实施方式的功率半导体器件，优选地，所述第一层9由二氧化硅制成，更优选地，其厚度范围为200～10000；所述第二层10由硼磷硅玻璃或磷硅玻璃制成，更优选地，其厚度范围为5000～10000；所述第三层11由氮化硅制成，更优选地，其厚度范围为1000～5000。这样结构的功率半导体器件具有与上述实施方式相同的稳定性和阻隔性，且制造加工工艺相同，且成品率也较高，性能稳定。

对于典型的PowerMOSFET功率器件和IGBT功率器件，优选地，该功率半导体器件还包括形成在所述主体100下方的背面扩散区2。若背面扩散区2为N型导电性，则形成为PowerMOSFET功率器件；若背面扩散区2为P型导电性，则形成为IGBT功率器件。

由于一般的功率半导体器件形成有三个不同的电极，从而根据本发明的功率半导体器件还包括形成在所述背面扩散区2下方的漏极1，以及形成在所述主体100和所述隔离层200上方的源极12。漏极1和源极12均可采用Al或者AlSi淀积形成复合金属层，与栅极8一起作为导电电极。

该功率半导体器件最后还要进行封装，因此还要对其进行钝化，在所述源极12上方形成钝化层，该钝化层可以阻挡表面封装时产生的杂质和消除应力影响，保证器件的稳定性。

如图3所示，根据本发明的功率半导体器件的制造方法包括：对衬底3进行氧化，在其表层形成一层氧化层，再光罩定义出有源区，然后将有源区的氧化层刻蚀去除。在所述衬底3上去除氧化层的有源区上，热氧化生成氧化层7，并且生成栅极8，栅极8可以采用多晶硅，并对氧化层7和栅极8进行光罩定义和刻蚀；然后，在没有所述氧化层7和栅极8的区域去除衬底3的材料，注入离子形成注入区4，该注入区4横向扩散形成扩散区5，再在注入区4和扩散区5分别光罩定义，去除材料并注入离子形成源区6，所述衬底3、注入区4、扩散区5和源区6形成所述功率半导体器件的主体100，即在一定条件下，例如栅极8的电压大于其预值，能够形成导电通道；其中，在所述栅极8的上面和侧面生成隔离层200，所述隔离层200可以采用热氧化或者化学气相淀积形成，所述隔离层200至少为两层，每层依次经过一次热氧化或者化学气相淀积工艺处理形成在前一层上包裹前一层，且每层由不同的材料形成，并且隔离层的其中一层用于抵消隔离层的其余各层产生的应力，所述其余各层均具有阻挡作用，形成整体的稳定结构。从而，能够在进行封装或者工作时，隔离层200有效阻挡外界的水汽和Na+、K+等可移动杂质离子，保证器件的热稳定性和可靠性，并且消除了制造过程中的应力和变形，因此该器件适应高温、潮湿和大功率等工作环境，具有较高的热稳定性和可靠性。

根据优选实施方式的功率半导体器件，所述隔离层200包括三层，通过在所述栅极8外依次逐层包裹第一层9、第二层10和第三层1l以形成隔离层200。先热氧化或者化学气相淀积形成第一层9，然后重复同样的操作形成第二层10和第三层11，以形成具有较强阻隔性和稳定性的隔离层200。第一层9先包裹栅极8，第二层10包裹第一层9，最后第三层11包裹第二层10形成一个封闭的结构，隔离栅极8和主体100。

隔离层200的材料可以选择各种具有较高稳定性和阻隔性的半导体材料，如硅、锗、硼等的化合物。根据一种实施方式的功率半导体器件，优选地，所述第一层9采用二氧化硅制成，更优选地，将其生成的厚度设置为200～10000；所述第二层10采用氮化硅制成，更优选地，将其生成的厚度设置为1000～5000；所述第三层11由硼磷硅玻璃或磷硅玻璃制成，更优选地，将其生成的厚度设置为5000～10000。这样既保证了该功率半导体器件制造过程中的工艺简单、可操作性高和产品的成品率，以及产品性能的保证。同时，二氧化硅、氮化硅、硼磷硅玻璃和磷硅玻璃均具有较好的热稳定性和较强的阻挡水汽和Na+、K+等可移动杂质离子的能力，因此能够保证该功率半导体器件的稳定性和可靠性。并且，中间的氮化硅可以抵消上层的硼磷硅玻璃或磷硅玻璃和下层的二氧化硅产生的应力，同时又具有阻挡性和稳定性。

根据另一种实施方式的功率半导体器件，优选地，所述第一层9采用二氧化硅制成，更优选地，将其厚度设置为200～10000；所述第二层10采用硼磷硅玻璃或磷硅玻璃制成，更优选地，将其厚度设置为5000～10000；所述第三层11采用氮化硅制成，更优选地，将其厚度设置为1000～5000。这样制造的功率半导体器件具有与上述实施方式制造的功率半导体器件相同的稳定性和阻隔性，且制造加工工艺相同，且成品率也较高，性能稳定。

优选地，在所述主体100下方注入离子形成背面扩散区2，例如，若在背面扩散区2注入N型导电性的离子，则形成为PowerMOSFET功率器件；若在背面扩散区2注入P型导电性的离子，则形成为IGBT功率器件，从而定义出所述功率半导体器件的类型。

进一步，在所述主体100和隔离层200上方进行正面金属淀积以形成源极12，可以采用Al或者AlSi淀积形成复合金属层，并且可以在源极12进行接触孔的定义、刻蚀，然后进行金属引线的定义和刻蚀，从而形成便于操作和完整的功率半导体器件。

进一步，在源极12上方淀积钝化层，并且对所述钝化层进行光罩定义和刻蚀，以在进行表面封装时，阻挡产生的杂质和消除应力影响，保证器件的稳定性。

最后，在所述背面扩散区2下方进行背面金属淀积以形成漏极1，可以采用Al或者AlSi淀积形成复合金属层，并且可以在漏极1进行接触孔的定义、刻蚀，然后进行金属引线的定义和刻蚀，从而形成便于操作和完整的功率半导体器件。

以上结合附图详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。

另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。

此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。

Claims (5)

1.一种功率半导体器件，包括：

主体(100)，该主体(100)包括衬底(3)、在部分所述衬底(3)上形成的注入区(4)和扩散区(5)、和嵌入到所述注入区(4)和扩散区(5)的部分上表面的源区(6)，所述衬底(3)和源区(6)具有相同的导电性，所述注入区(4)和扩散区(5)具有与所述衬底(3)和源区(6)相反的导电性；

氧化层(7)，该氧化层(7)形成在所述主体(100)上，并且横向延伸到所述注入区(4)和扩散区(5)的区域；

栅极(8)，该栅极(8)设置在所述氧化层(7)上；

隔离层(200)，该隔离层(200)形成在所述栅极(8)的上面和侧面，并且与所述氧化层(7)形成封闭空间以将所述栅极(8)与所述主体(100)隔开；

其中，所述隔离层(200)包括三层，分别为第一层(9)、第二层(10)和第三层(11)，所述第一层(9)、第二层(10)和第三层(11)依次逐层包覆所述栅极(8)，所述第一层(9)由二氧化硅制成，所述第二层(10)由氮化硅制成，所述第三层(11)由硼磷硅玻璃或磷硅玻璃制成，并且所述隔离层的其中一层用于抵消其余各层产生的应力，所述隔离层的其余各层均具有阻挡作用，所述第一层(9)的厚度范围为所述第二层(10)的厚度范围为所述第三层(11)的厚度范围为

该功率半导体器件还包括形成在所述主体(100)下方的背面扩散区(2)，形成在所述背面扩散区(2)下方的漏极(1)，形成在所述主体(100)和隔离层(200)上方的源极(12)，以及形成在所述源极(12)上方的钝化层。

2.根据权利要求1所述的功率半导体器件，其中，所述隔离层(200)采用热氧化或者化学气相淀积形成。

3.一种功率半导体器件的制造方法，包括：

对衬底(3)进行氧化，再光罩定义出有源区进行刻蚀，在所述衬底(3)上生成氧化层(7)和栅极(8)，并对所述氧化层(7)和栅极(8)进行光罩定义和刻蚀，其中所述氧化层(7)通过热氧化生成；

在没有所述氧化层(7)和栅极(8)的区域注入离子形成注入区(4)，该注入区(4)扩散形成扩散区(5)，然后在所述注入区(4)和扩散区(5)分别光罩定义并注入离子形成源区(6)，所述衬底(3)、注入区(4)、扩散区(5)和源区(6)形成所述功率半导体器件的主体(100)；

其中，在所述栅极(8)的上面和侧面依次生成包括三层的隔离层(200)，通过在所述栅极(8)外依次逐层包裹第一层(9)、第二层(10)和第三层(11)以形成所述隔离层(200)，所述第一层(9)采用二氧化硅制成，所述第二层(10)采用氮化硅制成，所述第三层(11)采用硼磷硅玻璃或磷硅玻璃制成，并且其中一层用于抵消所述隔离层的其余各层产生的应力，所述隔离层的其余各层均具有阻挡作用，所述第一层(9)的厚度设置为所述第二层(10)的厚度设置为所述第三层(11)的厚度设置为

该制造方法还包括在所述主体(100)下方注入离子形成背面扩散区(2)，在所述主体(100)和隔离层(200)上方进行正面金属淀积以形成源极(12)，以及在源极(12)上方淀积钝化层，并且对所述钝化层进行光罩定义和刻蚀。

4.根据权利要求3所述的制造方法，其中，所述隔离层(200)采用热氧化或者化学气相淀积形成。

5.根据权利要求3所述的制造方法，其中，该制造方法还包括在所述背面扩散区(2)下方进行背面金属淀积以形成漏极(1)。