CN102468332B - 一种基于绝缘体上硅的mos晶体管 - Google Patents

一种基于绝缘体上硅的mos晶体管 Download PDF

Info

Publication number
CN102468332B
CN102468332B CN 201010531161 CN201010531161A CN102468332B CN 102468332 B CN102468332 B CN 102468332B CN 201010531161 CN201010531161 CN 201010531161 CN 201010531161 A CN201010531161 A CN 201010531161A CN 102468332 B CN102468332 B CN 102468332B
Authority
CN
China
Prior art keywords
mos transistor
silicon
body contact
layer
tagma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010531161
Other languages
English (en)
Other versions
CN102468332A (zh
Inventor
刘梦新
赵发展
刘刚
罗家俊
韩郑生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zhongke Newmicrot Technology Development Co., Ltd.
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN 201010531161 priority Critical patent/CN102468332B/zh
Publication of CN102468332A publication Critical patent/CN102468332A/zh
Application granted granted Critical
Publication of CN102468332B publication Critical patent/CN102468332B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种基于绝缘体上硅的MOS晶体管，包括：从上至下依次为顶层硅、隐埋氧化层和底层硅的绝缘体上硅；自左向右依次设置于顶层硅内的MOS晶体管体区、体接触连接区及体接触区；设置于MOS晶体管体区上表面的正栅氧化层，设置于正栅氧化层上表面的正栅多晶硅层，设置于正栅多晶硅层上表面的正栅多晶硅化物层；设置于正栅多晶硅层左侧的第一侧墙区，以及设置于正栅多晶硅层右侧的第二侧墙区；设置于MOS晶体管体区内部靠近第一侧墙区的漏区，设置于漏区上表面的漏区硅化物层，以及设置于漏区左侧的第一隔离氧化物区。本发明提供的基于绝缘体上硅的MOS晶体管可有效抑制浮体效应对SOI MOS器件性能的影响。

Description

一种基于绝缘体上硅的MOS晶体管
技术领域
本发明涉及半导体器件领域，尤其涉及一种基于绝缘体上硅的MOS晶体管。
背景技术
绝缘体上的硅（SOI，silicon-on-insulator)是指在绝缘衬底上形成一层单晶硅薄膜，或者是单晶硅薄膜被绝缘层（通常是SiO2）从支撑的硅衬底中分开而形成的材料结构。SOI器件同体硅器件的差别主要是由隐埋氧化层的引入导致的，其可以使MOS器件的结构发生三点主要变化：隐埋氧化层隔离了器件的有源区和衬底、隐埋氧化层代替了衬底同源和漏的直接接触及有源区由整个衬底变为了一层薄硅膜。因此，与体硅技术相比，SOI CMOS技术具有无闩锁、高速、低功耗、小型化和抗辐照等优点。但由于隐埋氧化层的电隔离作用，在没有电极引出的情况下，SOI器件体区的电位是浮空的。随着MOS器件漏电压和器件工作状态的改变，体区电位也随之变化，从而产生了浮体效应。其主要表现为翘曲效应、反常亚阈值斜率、单管闭锁效应、漏源击穿电压降低等。
目前业内主要通过在SOI MOS晶体管结构中设置合适的体接触区域达到缓解浮体效应的目的，通常为紧密体接触和栅两侧体引出，但这同样会引入一系列的寄生效应，比如栅-源电容及漏电导的增加会引起器件频率特性的劣化，与源短接的体接触形式也会引起器件的过早击穿，此外采用多根短栅条并联降低串联体电阻的方法也会引起栅寄生电容的增加，并且随着栅极宽度的增加，处于耗尽层和隐埋氧化层之间的体区方块电阻也会增大，从而降低了体接触的有效性。
发明内容
为了解决上述的技术问题，提供了一种基于绝缘体上硅的MOS晶体管，其目的在于，有效抑制浮体效应对SOI MOS器件性能的影响，并一种不受器件宽长比限制的SOI MOS晶体管体引出结构，并且与传统SOI CMOS工艺兼容。
本发明提供了一种基于绝缘体上硅的MOS晶体管，该MOS晶体管包括：
从上至下依次为顶层硅、隐埋氧化层3和底层硅2的绝缘体上硅；
自左向右依次设置于顶层硅内的MOS晶体管体区4、体接触连接区16及体接触区18；
设置于MOS晶体管体区4上表面的正栅氧化层8，设置于正栅氧化层8上表面的正栅多晶硅层10，设置于正栅多晶硅层10上表面的正栅多晶硅化物层11；
设置于正栅多晶硅层10左侧的第一侧墙区9，以及设置于正栅多晶硅层10右侧的第二侧墙区12；
设置于MOS晶体管体区4内部靠近第一侧墙区9的漏区6，设置于漏区6上表面的漏区硅化物层7，以及设置于漏区6左侧的第一隔离氧化物区5；
设置于MOS晶体管体区4内部靠近第二侧墙区12的源区14，设置于源区14上表面至少一部分上的源区硅化物层13；
设置于体接触区18上表面至少一部分上的体接触区硅化物层17，以及设置于体接触区18右侧的第二隔离氧化物区19；
设置于体接触连接区16上表面、源区14上表面至少一部分和体接触区18上表面至少一部分上的硅化物掩蔽层15；
设置于底层硅2下表面的背栅金属层1。
所述正栅氧化层8覆盖了MOS晶体管体区4上表面等于沟道尺寸L1的区域。
所述底层硅2和隐埋氧化层3构成背栅。
分别在漏区6、源区14、体接触区18和正栅多晶硅层10上表面的中央进一步设置有接触孔。
所述顶层硅及底层硅2的掺杂类型为P型半导体掺杂，且均为轻掺杂。
如果MOS晶体管为NMOS晶体管，则NMOS晶体管的MOS晶体管体区4为P型半导体掺杂，且为轻掺杂；如果MOS晶体管为PMOS晶体管，则PMOS晶体管的MOS晶体管体区4为N型半导体掺杂，且为轻掺杂。
如果MOS晶体管体区4为N型半导体掺杂，则所述漏区6和源区14均为P型半导体掺杂，且为重掺杂；如果MOS晶体管体区4为P型半导体掺杂，则所述漏区6和源区14均为N型半导体掺杂，且为重掺杂；所述体接触区18掺杂类型与MOS晶体管体区4掺杂类型相同，且为重掺杂。
所述体接触连接区16掺杂类型与MOS晶体管体区4掺杂类型相同，且为重掺杂。
所述体接触连接区16掺杂类型与MOS晶体管体区4掺杂类型相同，且为轻掺杂。
所述漏区6和源区14的离子注入深度t1小于所述顶层硅厚度；所述MOS晶体管体区4、体接触连接区16及体接触区18的离子注入深度t2与所述顶层硅厚度相同。
所述漏区6的宽度L2和源区14的宽度L2均大于两倍的沟道尺寸L1；所述体接触区18的宽度L6大于两倍的沟道尺寸L1；所述体接触连接区16的宽度L4大于一倍的沟道尺寸L1且小于十倍的沟道尺寸L1。
所述硅化物掩蔽层15覆盖源区14部分的宽度L3大于一倍的沟道尺寸L1且小于源区14的宽度L2；所述硅化物掩蔽层15覆盖体接触区18部分的宽度L5大于一倍的沟道尺寸L1且小于体接触区18宽度L6；所述硅化物掩蔽层15完全覆盖体接触连接区16的宽度L4。
所述漏区6和源区14为左右对称结构，可等效互换。
本发明提供的基于绝缘体上硅的MOS晶体管可有效抑制浮体效应对SOI MOS器件性能的影响，同时可进一步提升器件的静态和动态击穿性能；可得到一种不受器件宽长比限制的SOI MOS晶体管体引出结构，制造过程与SOI CMOS工艺兼容，可有效提高集成度，降低生产成本和工艺难度。
附图说明
图1是本发明提供的基于绝缘体上硅的MOS晶体管结构的版图示意图；
图2是本发明提供的基于绝缘体上硅的MOS晶体管结构沿点划线20纵切的剖面结构示意图。
具体实施方式
下面结合附图，对本发明做进一步的详细描述。
如图1所示，图1是基于绝缘体上硅的MOS晶体管结构的版图示意图，通过对第一掺杂区21所覆盖区域进行离子注入同步形成漏区6、源区14以及正栅多晶硅层10的掺杂；对第二掺杂区22所覆盖区域进行离子注入形成体接触区18的掺杂。第一掺杂区21与第二掺杂区22不可交叠，且间距L7大于零且小于体接触连接区16的宽度L4。沿点划线20纵切可得到图2所示的基于绝缘体上硅的MOS晶体管结构剖面示意图。
在本具体实施例中，本发明所提供的基于绝缘体上硅的MOS晶体管结构以从上至下依次为顶层硅、隐埋氧化层3和底层硅2的绝缘体上硅作为基本架构，该MOS晶体管结构包括：
设置于顶层硅内自左向右依次为MOS晶体管体区4、体接触连接区16及体接触区18；
设置于MOS晶体管体区4上表面的正栅氧化层8，设置于正栅氧化层8上表面的正栅多晶硅层10，设置于正栅多晶硅层10上表面的正栅多晶硅化物层11；
设置于正栅多晶硅层10左侧的第一侧墙区9，以及设置于正栅多晶硅层10右侧的第二侧墙区12；
设置于MOS晶体管体区4内部靠近第一侧墙区9一侧的漏区6，设置于漏区6上表面的漏区硅化物层7，以及设置于漏区6左侧的第一隔离氧化物区5；
设置于MOS晶体管体区4内部靠近第二侧墙区12一侧的源区14，设置于源区14上表面至少一部分上的源区硅化物层13；
设置于体接触区18上表面至少一部分上的体接触区硅化物层17，以及设置于体接触区18右侧的第二隔离氧化物区19；
设置于体接触连接区16上表面、源区14上表面至少一部分和体接触区18上表面至少一部分上的硅化物掩蔽层15；
设置于底层硅2下表面的背栅金属层1。
所述正栅氧化层8覆盖了MOS晶体管体区4上表面等于沟道尺寸L1的区域。
所述底层硅2和隐埋氧化层3构成背栅。
分别在漏区6、源区14、体接触区18、正栅多晶硅层10上表面的中央进一步设置有接触孔23。
所述顶层硅及底层硅2的掺杂类型为P型半导体掺杂，且均为轻掺杂。
所述MOS晶体管体区4的掺杂类型与MOS晶体管种类相关，即NMOS晶体管的MOS晶体管体区4为P型半导体掺杂，且为轻掺杂；PMOS晶体管的MOS晶体管体区4为N型半导体掺杂，且为轻掺杂。
所述漏区6和源区14掺杂类型与MOS晶体管体区4掺杂类型相反，且为重掺杂；所述体接触区18掺杂类型与MOS晶体管体区4掺杂类型相同，且为重掺杂；
所述体接触连接区16掺杂类型与MOS晶体管体区4掺杂类型相同，且为重掺杂或轻掺杂。
所述漏区6和源区14的离子注入深度t1小于所述顶层硅厚度；所述MOS晶体管体区4、体接触连接区16及体接触区18的离子注入深度t2与所述顶层硅厚度相同。
所述漏区6的宽度L2和源区14的宽度L2分别大于两倍的沟道尺寸L1；所述体接触区18的宽度L6大于两倍的沟道尺寸L1；所述体接触连接区16的宽度L4大于一倍的沟道尺寸L1且小于十倍的沟道尺寸L1。
所述硅化物掩蔽层15覆盖源区14部分的宽度L3大于一倍的沟道尺寸L1且小于源区14的宽度L2；所述硅化物掩蔽层15覆盖体接触区18部分的宽度L5大于一倍的沟道尺寸L1且小于体接触区18宽度L6；所述硅化物掩蔽层15完全覆盖体接触连接区16的宽度L4。
所述侧墙区和隔离氧化物区分别为第一侧墙区9、第二侧墙区12和第一隔离氧化物区5、第二隔离氧化物区19。
所述漏区6和源区14为左右对称结构，可等效互换。
本领域的技术人员在不脱离权利要求书确定的本发明的精神和范围的条件下，还可以对以上内容进行各种各样的修改。因此本发明的范围并不仅限于以上的说明，而是由权利要求书的范围来确定的。

Claims (13)

1.一种基于绝缘体上硅的MOS晶体管，其特征在于，该MOS晶体管包括：
从上至下依次为顶层硅、隐埋氧化层（3）和底层硅（2）的绝缘体上硅；
自左向右依次设置于顶层硅内的MOS晶体管体区（4）、体接触连接区（16）及体接触区（18）；
设置于MOS晶体管体区（4）上表面的正栅氧化层（8），设置于正栅氧化层（8）上表面的正栅多晶硅层（10），设置于正栅多晶硅层（10）上表面的正栅多晶硅化物层（11）；
设置于正栅多晶硅层（10）左侧的第一侧墙区（9），以及设置于正栅多晶硅层（10）右侧的第二侧墙区（12）；
设置于MOS晶体管体区（4）内部靠近第一侧墙区（9）的漏区（6），设置于漏区（6）上表面的漏区硅化物层（7），以及设置于漏区（6）左侧的第一隔离氧化物区（5）；
设置于MOS晶体管体区（4）内部靠近第二侧墙区（12）的源区（14），设置于源区（14）上表面至少一部分上的源区硅化物层（13）；
设置于体接触区（18）上表面至少一部分上的体接触区硅化物层（17），以及设置于体接触区（18）右侧的第二隔离氧化物区（19）；
设置于体接触连接区（16）上表面、源区（14）上表面至少一部分和体接触区（18）上表面至少一部分上的硅化物掩蔽层（15）；
设置于底层硅（2）下表面的背栅金属层（1）。
2.根据权利要求1所述的基于绝缘体上硅的MOS晶体管，其特征在于，所述正栅氧化层（8）覆盖了MOS晶体管体区（4）上表面等于沟道尺寸（L1）的区域。
3.根据权利要求1所述的基于绝缘体上硅的MOS晶体管，其特征在于，所述底层硅（2）和隐埋氧化层（3）构成背栅。
4.根据权利要求1所述的基于绝缘体上硅的MOS晶体管，其特征在于，分别在漏区（6）、源区（14）、体接触区（18）和正栅多晶硅层（10）上表面的中央进一步设置有接触孔。
5.根据权利要求1所述的基于绝缘体上硅的MOS晶体管，其特征在于，所述顶层硅及底层硅（2）的掺杂类型为P型半导体掺杂，且均为轻掺杂。
6.根据权利要求1所述的基于绝缘体上硅的MOS晶体管，其特征在于，如果MOS晶体管为NMOS晶体管，则NMOS晶体管的MOS晶体管体区（4）为P型半导体掺杂，且为轻掺杂；如果MOS晶体管为PMOS晶体管，则PMOS晶体管的MOS晶体管体区（4）为N型半导体掺杂，且为轻掺杂。
7.根据权利要求1所述的基于绝缘体上硅的MOS晶体管，其特征在于，如果MOS晶体管体区（4）为N型半导体掺杂，则所述漏区（6）和源区（14）均为P型半导体掺杂，且为重掺杂；如果MOS晶体管体区（4）为P型半导体掺杂，则所述漏区（6）和源区（14）均为N型半导体掺杂，且为重掺杂；所述体接触区（18）掺杂类型与MOS晶体管体区（4）掺杂类型相同，且为重掺杂。
8.根据权利要求1所述的基于绝缘体上硅的MOS晶体管，其特征在于，所述体接触连接区（16）掺杂类型与MOS晶体管体区（4）掺杂类型相同，且为重掺杂。
9.根据权利要求1所述的基于绝缘体上硅的MOS晶体管，其特征在于，所述体接触连接区（16）掺杂类型与MOS晶体管体区（4）掺杂类型相同，且为轻掺杂。
10.根据权利要求1所述的基于绝缘体上硅的MOS晶体管，其特征在于，所述漏区（6）和源区（14）的离子注入深度（t1）小于所述顶层硅厚度；所述MOS晶体管体区（4）、体接触连接区（16）及体接触区（18）的离子注入深度（t2）与所述顶层硅厚度相同。
11.根据权利要求1所述的基于绝缘体上硅的MOS晶体管，其特征在于，所述漏区（6）的宽度（L2）和源区（14）的宽度（L2）均大于两倍的沟道尺寸（L1）；所述体接触区（18）的宽度（L6）大于两倍的沟道尺寸（L1）；所述体接触连接区（16）的宽度（L4）大于一倍的沟道尺寸（L1）且小于十倍的沟道尺寸（L1）。
12.根据权利要求1所述的基于绝缘体上硅的MOS晶体管，其特征在于，所述硅化物掩蔽层（15）覆盖源区（14）部分的宽度（L3）大于一倍的沟道尺寸（L1）且小于源区（14）的宽度（L2）；所述硅化物掩蔽层（15）覆盖体接触区（18）部分的宽度（L5）大于一倍的沟道尺寸（L1）且小于体接触区（18）宽度（L6）；所述硅化物掩蔽层（15）完全覆盖体接触连接区（16）的宽度（L4）。
13.根据权利要求1所述的基于绝缘体上硅的MOS晶体管，其特征在于，所述漏区（6）和源区（14）为左右对称结构，可等效互换。
CN 201010531161 2010-11-03 2010-11-03 一种基于绝缘体上硅的mos晶体管 Active CN102468332B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010531161 CN102468332B (zh) 2010-11-03 2010-11-03 一种基于绝缘体上硅的mos晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010531161 CN102468332B (zh) 2010-11-03 2010-11-03 一种基于绝缘体上硅的mos晶体管

Publications (2)

Publication Number Publication Date
CN102468332A CN102468332A (zh) 2012-05-23
CN102468332B true CN102468332B (zh) 2013-08-28

Family

ID=46071726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010531161 Active CN102468332B (zh) 2010-11-03 2010-11-03 一种基于绝缘体上硅的mos晶体管

Country Status (1)

Country Link
CN (1) CN102468332B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106229290B (zh) * 2016-07-27 2019-03-26 上海华虹宏力半导体制造有限公司 Soi器件结构及其制造方法
CN111063727B (zh) * 2019-12-23 2022-10-25 武汉新芯集成电路制造有限公司 半导体器件及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515586A (zh) * 2008-02-21 2009-08-26 中国科学院微电子研究所 具有紧密体接触的射频soi ldmos器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605429B2 (en) * 2005-04-15 2009-10-20 International Business Machines Corporation Hybrid crystal orientation CMOS structure for adaptive well biasing and for power and performance enhancement
US7601569B2 (en) * 2007-06-12 2009-10-13 International Business Machines Corporation Partially depleted SOI field effect transistor having a metallized source side halo region

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515586A (zh) * 2008-02-21 2009-08-26 中国科学院微电子研究所 具有紧密体接触的射频soi ldmos器件

Also Published As

Publication number Publication date
CN102468332A (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
CN100431154C (zh) 半导体集成电路器件及其制造方法
CN203205426U (zh) 横向晶体管
KR101055710B1 (ko) 평면 후면 게이트 ｃｍｏｓ의 고성능 커패시터
CN101800228A (zh) 半导体装置
KR20070051901A (ko) 고이동도 벌크 실리콘 ｐｆｅｔ
CN102683416B (zh) Soi mos晶体管
CN102683417A (zh) Soi mos晶体管
CN103441131A (zh) 部分耗尽绝缘体上硅器件结构
US8723256B1 (en) Semiconductor device and fabricating method thereof
CN103000629B (zh) 单片式共享高电压漏极的高电流晶体管和低电流晶体管
CN102468332B (zh) 一种基于绝缘体上硅的mos晶体管
CN102130176B (zh) 一种具有缓冲层的soi超结ldmos器件
CN101980364A (zh) 一种薄层soi复合功率器件
CN108735727A (zh) 晶体管版图结构、晶体管及制作方法
CN101752313A (zh) 一种具有自对准接触孔的表面沟道pmos器件及制作方法
CN106952960B (zh) 一种具有槽形结构的应变nldmos器件
CN103489865B (zh) 一种横向集成soi半导体功率器件
CN102664189A (zh) Soi mos晶体管
CN102254949B (zh) 绝缘体上硅mos晶体管结构
CN103956384A (zh) 一种高压pmos晶体管及其制备方法
CN103700701B (zh) 基于soi工艺的背栅漏/源半浮前栅p-mosfet射频开关器件
CN102208449A (zh) 一种soi体接触mos晶体管及其形成方法
CN102779819B (zh) 一种基于部分耗尽型soi工艺的esd保护结构
CN105742282A (zh) 半导体器件及其制造方法
CN204289462U (zh) 基于soi工艺的背栅漏/源半浮前栅n-mosfet射频开关低损耗器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170712

Address after: 100029 Beijing city Chaoyang District Beitucheng West Road No. 11 building 4 layer Institute of Microelectronics

Patentee after: Beijing Zhongke Newmicrot Technology Development Co., Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Patentee before: Institute of Microelectronics, Chinese Academy of Sciences

TR01 Transfer of patent right