CN106229290B - Soi器件结构及其制造方法 - Google Patents

Soi器件结构及其制造方法 Download PDF

Info

Publication number
CN106229290B
CN106229290B CN201610596475.0A CN201610596475A CN106229290B CN 106229290 B CN106229290 B CN 106229290B CN 201610596475 A CN201610596475 A CN 201610596475A CN 106229290 B CN106229290 B CN 106229290B
Authority
CN
China
Prior art keywords
layer
silicon
region
contact zone
exposed surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610596475.0A
Other languages
English (en)
Other versions
CN106229290A (zh
Inventor
刘张李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610596475.0A priority Critical patent/CN106229290B/zh
Publication of CN106229290A publication Critical patent/CN106229290A/zh
Application granted granted Critical
Publication of CN106229290B publication Critical patent/CN106229290B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种SOI器件结构及其制造方法。形成绝缘体上硅结构；而且，在硅顶层中形成由浅沟槽隔离包围的第一掺杂类型的器件有源区；在器件有源区顶部上形成栅极结构；利用光罩通过光刻刻蚀工艺与漏极区域邻接地形成凹槽，随后通过同一自对准工艺在栅极结构两侧形成栅极侧墙并在凹槽两侧形成凹槽侧墙；在栅极结构两侧自对准地形成处于器件有源区的表面的第二掺杂类型的源极区域和漏极区域，以及在凹槽下方形成第一掺杂类型的接触区；在接触区的暴露表面、源极区域的暴露表面和漏极区域的暴露表面形成接触层；在硅顶层上形成覆盖层；在覆盖层中形成分别连通至接触区的暴露表面、源极区域的暴露表面和漏极区域的暴露表面的通孔。

Description

SOI器件结构及其制造方法
技术领域
本发明涉及半导体设计及半导体制造领域；更具体地说，本发明涉及一种SOI器件结构，而且本发明还涉及相应的SOI器件结构制造方法。
背景技术
硅材料是半导体行业应用最广泛的主要原材料，大多数芯片都是用硅片制造的。绝缘体上硅(SOI，Silicon-on-insulator)是一种特殊的硅片，其结构的主要特点是在有源层和衬底层之间插入绝缘层(掩埋氧化物层)来隔断有源层和衬底之间的电气连接，这一结构特点为绝缘体上硅类的器件带来了寄生效应小、速度快、功耗低、集成度高、抗辐射能力强等诸多优点。
图1示意性地示出了绝缘体上硅结构。绝缘体上中硅由硅顶层3、作为绝缘层的掩埋氧化物层2、作为支撑层的硅基底层3组成。其中，电路形成在硅顶层3(有源层)中。硅基底层1一般较厚，其主要作用是为上面的两层(即，硅顶层3和掩埋氧化物层2)提供机械支撑。
在现有技术中，一般采用VSTI(Very Shallow Trench Isolation，超浅沟槽隔离)技术来实现SOI体区的接触结构。但是，这种VSTI技术导致总体器件结构面积相对较大，从而不利于实现电子产品的小型化。
因此，希望能够提供一种能够有效地减小器件占用面积的包含SOI体区接触结构的SOI器件结构。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够有效地减小器件占用面积的包含SOI体区接触结构的SOI器件结构。
为了实现上述技术目的，根据本发明，提供了一种SOI器件结构制造方法，包括：形成绝缘体上硅结构，所述绝缘体上硅结构包括自下而上依次层叠的作为支撑层的硅基底层、作为绝缘层的掩埋氧化物层以及硅顶层；而且，在硅顶层中形成由浅沟槽隔离包围的第一掺杂类型的器件有源区；在器件有源区顶部上形成栅极结构；利用光罩通过光刻刻蚀工艺与漏极区域邻接地形成凹槽，随后通过同一自对准工艺在栅极结构两侧形成栅极侧墙并在凹槽两侧形成凹槽侧墙；在栅极结构两侧自对准地形成处于器件有源区的表面的第二掺杂类型的源极区域和漏极区域，以及在凹槽下方形成第一掺杂类型的接触区；在接触区的暴露表面、源极区域的暴露表面和漏极区域的暴露表面形成接触层；在硅顶层上形成覆盖层；在覆盖层中形成分别连通至接触区的暴露表面、源极区域的暴露表面和漏极区域的暴露表面的通孔。
优选地，所述SOI器件结构制造方法还包括：在通孔中填充导电材料以分别通过三个通孔电连接至相应的内部金属互联。
优选地，栅极结构由栅极氧化层和栅极多晶硅组成。
优选地，接触区的掺杂浓度大于器件有源区的掺杂浓度。
优选地，接触层是Ti或Co与硅反应生成的金属硅化物。
为了实现上述技术目的，根据本发明，还提供了一种SOI器件结构，包括：自下而上依次层叠的作为支撑层的硅基底层、作为绝缘层的掩埋氧化物层、硅顶层、以及覆盖层；而且，在硅顶层中形成由浅沟槽隔离包围的第一掺杂类型的器件有源区；在器件有源区顶部上形成栅极结构；在栅极结构两侧自对准地形成有处于器件有源区的表面的第二掺杂类型的源极区域和漏极区域，与漏极区域邻接地形成有凹进部，并且在凹进部下方形成有第一掺杂类型的接触区；在接触区的表面、源极区域的表面和漏极区域的表面形成有接触层；在覆盖层中形成分别连通至接触区表面、源极区域表面和漏极区域表面的通孔。
优选地，通孔中填充有导电材料以分别通过三个通孔电连接至相应的内部金属互联。
优选地，栅极结构由栅极氧化层和栅极多晶硅组成。
优选地，接触区的掺杂浓度大于器件有源区的掺杂浓度。
优选地，接触层是多晶硅层。
本发明提供了一种能够有效地减小器件占用面积的SOI器件结构制造方法，而且制造出的SOI体区接触结构不仅能够有效地减小器件占用面积，而且能够通过减小体区与体接触之间的电阻来改善浮体效应。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了一般的绝缘体上硅结构。
图2示意性地示出了根据本发明优选实施例的SOI器件结构制造方法的第一步骤。
图3示意性地示出了根据本发明优选实施例的SOI器件结构制造方法的第二步骤。
图4示意性地示出了根据本发明优选实施例的SOI器件结构制造方法的第三步骤。
图5示意性地示出了根据本发明优选实施例的SOI器件结构制造方法的第四步骤。
图6示意性地示出了根据本发明优选实施例的SOI器件结构制造方法的第五步骤。
图7示意性地示出了根据本发明优选实施例的SOI器件结构制造方法的第六步骤。
图8示意性地示出了根据本发明优选实施例的SOI器件结构制造方法的第七步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图2至图8示意性地示出了根据本发明优选实施例的SOI器件结构制造方法的各个步骤。
具体地，如图2至图8所示，根据本发明优选实施例的SOI器件结构制造方法包括：
第一步骤：形成绝缘体上硅结构，所述绝缘体上硅结构包括自下而上依次层叠的作为支撑层的硅基底层10、作为绝缘层的掩埋氧化物层20以及硅顶层31；而且，在硅顶层31中形成由浅沟槽隔离30包围的第一掺杂类型的器件有源区；
第二步骤：在器件有源区顶部上形成由栅极氧化层和栅极多晶硅组成的栅极结构40；
第三步骤：利用光罩通过光刻刻蚀工艺与漏极区域33邻接地形成凹槽36，随后通过同一自对准工艺在栅极结构40两侧形成栅极侧墙41并在凹槽36两侧形成凹槽侧墙35；
优选地，接触区34的掺杂浓度大于器件有源区的掺杂浓度。这两个侧墙(栅极侧墙41和凹槽侧墙35)是利用同一步工艺同时形成的，两个侧墙的形成都利用了自对准工艺。本发明的方法能够有利地与SOI体接触结构的结合；其中在形成侧墙后，在后道工艺平坦化的过程中无需做额外的处理，由此节省了工艺步骤。
第四步骤：在栅极结构40两侧自对准地形成处于器件有源区的表面的第二掺杂类型的源极区域32和漏极区域33，以及在凹槽36下方形成第一掺杂类型的接触区34；
需要说明的是，附图中的具体尺寸仅仅用于说明，而并非精确地按比例绘制，例如，实际上，硅顶层31的厚度范围优选地介于2000～10000A之间，而且其中源极区域32和漏极区域33的厚度优选地约为硅顶层31的厚度2/1～2/3。
第五步骤：在接触区34的暴露表面、源极区域32的暴露表面和漏极区域33的暴露表面形成接触层60；
优选地，接触层60是Ti或Co与硅反应生成的金属硅化物。
第六步骤：在硅顶层31上形成覆盖层70；
第七步骤：在覆盖层70中形成分别连通至接触区34的暴露表面、源极区域32的暴露表面和漏极区域33的暴露表面的三个通孔80(可以形成更多数量的通孔)，并且在三个通孔中填充导电材料以分别通过三个通孔80电连接至相应的内部金属互联90。
下面参考图8来描述采用上述方法最终形成的根据本发明优选实施例的SOI器件结构。
如图8所示，根据本发明优选实施例的SOI器件结构包括：自下而上依次层叠的作为支撑层的硅基底层10、作为绝缘层的掩埋氧化物层20、硅顶层31、以及覆盖层70；而且，在硅顶层31中形成由浅沟槽隔离包围的第一掺杂类型的器件有源区；在器件有源区顶部上形成由栅极氧化层和栅极多晶硅组成的栅极结构40；在栅极结构40两侧自对准地形成有处于器件有源区的表面的第二掺杂类型的源极区域32和漏极区域33，与漏极区域33邻接地形成有凹进部，并且在凹进部下方形成有第一掺杂类型的接触区34；在接触区34的表面、源极区域32的表面和漏极区域33的表面形成有接触层60；在覆盖层70中形成分别连通至接触区34的表面、源极区域32的表面和漏极区域33的表面的三个通孔80(可以形成更多数量的通孔)，并且在三个通孔中填充导电材料以分别通过三个通孔80电连接至相应的内部金属互联90。
本发明提供了一种能够有效地减小器件占用面积的SOI器件结构制造方法，而且制造出的SOI体区接触结构不仅能够有效地减小器件占用面积，而且能够通过减小体区与体接触之间的电阻来改善浮体效应。
需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种SOI器件结构制造方法，其特征在于包括：
形成绝缘体上硅结构，所述绝缘体上硅结构包括自下而上依次层叠的作为支撑层的硅基底层、作为绝缘层的掩埋氧化物层以及硅顶层；而且，在硅顶层中形成由浅沟槽隔离包围的第一掺杂类型的器件有源区；
在器件有源区顶部上形成栅极结构；
利用光罩通过光刻刻蚀工艺与漏极区域邻接地形成凹槽，随后通过同一自对准工艺在栅极结构两侧形成栅极侧墙并在凹槽两侧形成凹槽侧墙；
在栅极结构两侧自对准地形成处于器件有源区的表面的第二掺杂类型的源极区域和漏极区域，以及在凹槽下方形成第一掺杂类型的接触区；所述第一掺杂类型的接触区与所述漏极区域不接触；
在接触区的暴露表面、源极区域的暴露表面和漏极区域的暴露表面形成接触层；
在硅顶层上形成覆盖层；
在覆盖层中形成分别通过接触层连通至接触区的暴露表面、源极区域的暴露表面和漏极区域的暴露表面的通孔。
2.根据权利要求1所述的SOI器件结构制造方法，其特征在于还包括：在通孔中填充导电材料以分别通过通孔电连接至相应的内部金属互联。
3.根据权利要求1或2所述的SOI器件结构制造方法，其特征在于，栅极结构由栅极氧化层和栅极多晶硅组成。
4.根据权利要求1或2所述的SOI器件结构制造方法，其特征在于，接触区的掺杂浓度大于器件有源区的掺杂浓度。
5.根据权利要求1或2所述的SOI器件结构制造方法，其特征在于，接触层是Ti或Co与硅反应生成的金属硅化物。
6.一种SOI器件结构，其特征在于包括：自下而上依次层叠的作为支撑层的硅基底层、作为绝缘层的掩埋氧化物层、硅顶层、以及覆盖层；而且，在硅顶层中形成由浅沟槽隔离包围的第一掺杂类型的器件有源区；在器件有源区顶部上形成栅极结构；在栅极结构两侧自对准地形成有处于器件有源区的表面的第二掺杂类型的源极区域和漏极区域，与漏极区域邻接地形成有凹进部，所述凹进部为凹槽，在凹槽两侧形成凹槽侧墙，并且在凹进部下方形成有第一掺杂类型的接触区；在接触区的表面、源极区域的表面和漏极区域的表面形成有接触层；在覆盖层中形成分别通过接触层连通至接触区表面、源极区域表面和漏极区域表面的通孔。
7.根据权利要求6所述的SOI器件结构，其特征在于，通孔中填充有导电材料以分别通过通孔电连接至相应的内部金属互联。
8.根据权利要求6所述的SOI器件结构，其特征在于，栅极结构由栅极氧化层和栅极多晶硅组成。
9.根据权利要求6所述的SOI器件结构，其特征在于，接触区的掺杂浓度大于器件有源区的掺杂浓度。
10.根据权利要求6所述的SOI器件结构，其特征在于，接触层是多晶硅层。
CN201610596475.0A 2016-07-27 2016-07-27 Soi器件结构及其制造方法 Active CN106229290B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610596475.0A CN106229290B (zh) 2016-07-27 2016-07-27 Soi器件结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610596475.0A CN106229290B (zh) 2016-07-27 2016-07-27 Soi器件结构及其制造方法

Publications (2)

Publication Number Publication Date
CN106229290A CN106229290A (zh) 2016-12-14
CN106229290B true CN106229290B (zh) 2019-03-26

Family

ID=57533588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610596475.0A Active CN106229290B (zh) 2016-07-27 2016-07-27 Soi器件结构及其制造方法

Country Status (1)

Country Link
CN (1) CN106229290B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109728088A (zh) * 2017-10-30 2019-05-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1779989A (zh) * 2005-09-23 2006-05-31 中国科学院上海微系统与信息技术研究所 抗辐射加固的特殊体接触绝缘体上硅场效应晶体管及制备方法
CN101183683A (zh) * 2006-11-16 2008-05-21 国际商业机器公司 用于减小mosfet器件中的浮体效应的方法和结构
CN102468332A (zh) * 2010-11-03 2012-05-23 中国科学院微电子研究所 一种基于绝缘体上硅的mos晶体管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787422B2 (en) * 2001-01-08 2004-09-07 Chartered Semiconductor Manufacturing Ltd. Method of body contact for SOI mosfet

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1779989A (zh) * 2005-09-23 2006-05-31 中国科学院上海微系统与信息技术研究所 抗辐射加固的特殊体接触绝缘体上硅场效应晶体管及制备方法
CN101183683A (zh) * 2006-11-16 2008-05-21 国际商业机器公司 用于减小mosfet器件中的浮体效应的方法和结构
CN102468332A (zh) * 2010-11-03 2012-05-23 中国科学院微电子研究所 一种基于绝缘体上硅的mos晶体管

Also Published As

Publication number Publication date
CN106229290A (zh) 2016-12-14

Similar Documents

Publication Publication Date Title
CN103456770B (zh) 具有嵌入式应变诱导图案的半导体装置及其形成方法
KR102173638B1 (ko) 반도체 소자 및 그 형성방법
KR20040009680A (ko) 고전압 종형 디모스 트랜지스터 및 그 제조방법
CN106057793A (zh) 半导体装置和用于制造半导体装置的方法
CN105161500B (zh) 绝缘体上硅射频开关器件结构
US9466729B1 (en) Etch stop region based fabrication of bonded semiconductor structures
US20120261804A1 (en) Vertical substrate diode, method of manufacture and design structure
CN107785273A (zh) 半导体器件及其制造方法
CN106229290B (zh) Soi器件结构及其制造方法
CN109638010A (zh) 射频切换装置以及其制作方法
TW202029479A (zh) 具有垂直擴散板的電容器結構
CN104409421A (zh) 一种垂直型沟道存储器件和控制器件的集成工艺
CN104733392B (zh) 用于绝缘体上硅射频开关器件结构的制造方法
CN105097662A (zh) 一种半导体器件及其制造方法、电子装置
CN209461470U (zh) Mosfet 终端结构
CN105633134B (zh) 半导体栅极版图及其修正方法、半导体结构形成方法
CN105097815A (zh) 电容结构及其制作方法、包含电容结构的半导体存储器
US20240120375A1 (en) High performance 3d channels with upsilon nanosheets
US9589831B2 (en) Mechanisms for forming radio frequency (RF) area of integrated circuit structure
CN104752429B (zh) 绝缘体上硅射频开关器件结构
CN102214695B (zh) 功率mos器件及功率mos器件制造方法
CN102214696B (zh) 功率mos器件及功率mos器件制造方法
CN103367307B (zh) 穿硅通孔与其形成方法
CN112018114B (zh) 高压集成器件及其制备方法
CN103426828A (zh) 一种基于绝缘体上硅材料的双极型高压cmos单多晶硅填充深沟道器件隔离工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant