CN102214695B - 功率mos器件及功率mos器件制造方法 - Google Patents

功率mos器件及功率mos器件制造方法 Download PDF

Info

Publication number
CN102214695B
CN102214695B CN201110142060.3A CN201110142060A CN102214695B CN 102214695 B CN102214695 B CN 102214695B CN 201110142060 A CN201110142060 A CN 201110142060A CN 102214695 B CN102214695 B CN 102214695B
Authority
CN
China
Prior art keywords
type drift
oxide semiconductor
metal oxide
drift region
power mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110142060.3A
Other languages
English (en)
Other versions
CN102214695A (zh
Inventor
令海阳
吴小利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110142060.3A priority Critical patent/CN102214695B/zh
Publication of CN102214695A publication Critical patent/CN102214695A/zh
Application granted granted Critical
Publication of CN102214695B publication Critical patent/CN102214695B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种功率MOS器件及功率MOS器件制造方法。根据本发明的功率MOS器件制造方法包括：有源区形成步骤，用于在衬底中形成有源区，有源区具体包括源极区域和漏极区域；栅极多晶硅淀积步骤，用于沉积栅极多晶硅；执行栅极刻蚀步骤，用于对栅极多晶硅进行刻蚀；N型漂移区离子注入步骤，用于在漏极区域中形成N型漂移区；以及P型漂移区离子注入步骤，用于在N型漂移区中的上部形成复合掺杂区域。根据本发明，由于P型漂移区离子注入步骤在N型漂移区NGRD中的上部进行P型离子注入，使得栅极下电场消弱，保护栅极氧化硅，改善器件可靠性。

Description

功率MOS器件及功率MOS器件制造方法
技术领域
本发明涉及半导体领域，更具体地说，本发明涉及一种功率MOS器件以及一种功率MOS器件制造方法，其能够提高功率MOS器件可靠性。
背景技术
现如今，功率MOS(金属氧化物半导体)器件已经在消费类电子及通信类电子产品中得到了广泛的应用。
图1示意性地示出根据现有技术的功率MOS器件的结构示图。并且，图2示意性地示出图1所示的根据现有技术的功率MOS器件的制造方法的流程图。
如图2所示，在现有技术的功率MOS器件的制造过程中，首先执行有源区形成步骤S1，用于在衬底中形成有源区。有源区具体包括例如图1所示的高压P井HVPW，高压P井HVPW中的源极区域和漏极区域。源极区域包括低压P井SPW。
随后，执行栅极多晶硅淀积步骤S2，用于沉积栅极多晶硅。
此后，执行栅极刻蚀步骤S3，用于对栅极多晶硅进行刻蚀。
在栅极刻蚀步骤S3之后执行N型漂移区离子注入步骤S4，以形成漏极区域区域中的N型漂移区NGRD。
此后，可进行栅极电极沉积，触点CT1、CT2、CT3的形成等步骤。
并且，可选地，还可在低压P井SPW中形成浅沟槽隔离STI，用于对器件或者器件的各个部分进行隔离。此外，还可在低压P井SPW中形成N型浅掺杂漂移区NLDD2，以及在N型漂移区NGRD中形成N型浅掺杂漂移区NLDD1。
图1示出了由此得到的功率MOS器件的结构。
如图1所示，衬底(未示出)中布置有高压P井HVPW，高压P井HVPW中布置了低压P井SPW以及N型浅掺杂漂移区NGRN。并且，低压P井SPW中布置了N型浅掺杂漂移区NLDD2。栅极GATE布置在低压P井SPW和N型浅掺杂漂移区NGRN上部之间的位置。
需要说明的是，图1中，SAB仅仅用于示出被制造过程中在N型漂移区离子注入步骤S4中采用来保护硅片表面的硅化物阻止层，在其保护下，硅片不与其它Ti,Co之类的金属形成不期望的硅化物。硅化物阻止层SAB不是功率MOS器件的结构，仅仅用于示意性地说明制造过程中采用的硅化物阻止层。
但是，现有技术的功率MOS器件的栅极氧化层可靠性不高。因此，希望能够提出一种能够提高功率MOS器件的栅极氧化层可靠性的技术方案。
发明内容
本发明所要解决的问题是如何提高功率MOS器件的栅极氧化层可靠性。为此，本发明提供了一种功率MOS器件及功率MOS器件制造方法。
根据本发明的第一方面，提供了一种功率MOS器件制造方法。根据本发明第一方面的功率MOS器件制造方法包括：有源区形成步骤，用于在衬底中形成有源区，有源区具体包括源极区域和漏极区域；栅极多晶硅淀积步骤，用于沉积栅极多晶硅；执行栅极刻蚀步骤，用于对栅极多晶硅进行刻蚀；N型漂移区离子注入步骤，用于在漏极区域中形成N型漂移区；以及P型漂移区离子注入步骤，用于在N型漂移区中的上部形成复合掺杂区域。
根据本发明的第一方面的功率MOS器件制造方法，由于P型漂移区离子注入步骤在N型漂移区NGRD中的上部进行P型离子注入，使得栅极下电场消弱，保护栅极氧化硅，改善器件可靠性。
优选地，在上述功率MOS器件制造方法中，栅极中的栅极氧化物的厚度为120A。
优选地，在上述功率MOS器件制造方法中，N型漂移区离子注入步骤采用的离子剂量高于P型漂移区离子注入步骤采用的离子剂量。
优选地，在上述功率MOS器件制造方法中，N型漂移区离子注入步骤采用的能量高于P型漂移区离子注入步骤采用的能量。
优选地，在上述功率MOS器件制造方法中，N型漂移区离子注入步骤与P型漂移区离子注入步骤采用相同的掩膜。
根据本发明的第二方面，提供了一种采用根据本发明第一方面所述的的方法制成的功率MOS器件，所述功率MOS器件包括有源区，所述有源区包括源极区域、漏极区域以及栅极，漏极区域中布置有N型漂移区，其中在N型漂移区中的上部形成有复合掺杂区域。
优选地，在上述功率MOS器件中，栅极中的栅极氧化物的厚度为120A。
优选地，在上述功率MOS器件中，所述源极区域和漏极区域被布置在高压P井中。
由于采用了根据本发明第一方面所述的功率MOS器件及功率MOS器件制造方法，因此，本领域技术人员可以理解的是，根据本发明第二方面的功率MOS器件同样能够实现根据本发明的第一方面的功率MOS器件制造方法所能实现的有益技术效果。即，根据本发明，由于P型漂移区离子注入步骤在N型漂移区NGRD中的上部进行P型离子注入，使得栅极下电场消弱，保护栅极氧化硅，改善器件可靠性。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出根据现有技术的功率MOS器件的结构示图。
图2示意性地示出图1所示的根据现有技术的功率MOS器件的制造方法的流程图。
图3示意性地示出根据本发明实施例的功率MOS器件的结构示图。
图4示意性地示出图3所示的根据本发明实施例的功率MOS器件的制造方法的流程图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图3示意性地示出根据本发明实施例的功率MOS器件的结构示图。并且图4示意性地示出图3所示的根据本发明实施例的功率MOS器件的制造方法的流程图。
如图4所示，根据本发明实施例的功率MOS器件制造方法包括如下步骤：
首先执行有源区形成步骤S1，用于在衬底中形成有源区。有源区具体包括例如图1所示的高压P井HVPW，高压P井HVPW中的源极区域和漏极区域。源极区域包括低压P井SPW。
随后，执行栅极多晶硅淀积步骤S2，用于沉积栅极多晶硅。
此后，执行栅极刻蚀步骤S3，用于对栅极多晶硅进行刻蚀。
在栅极刻蚀步骤S3之后执行N型漂移区离子注入步骤S4，以形成漏极区域区域中的N型漂移区NGRD。
与现有技术不同之处在于，在刻蚀步骤S3之后，本发明实施例还执行一个P型漂移区离子注入步骤S5，用于在N型漂移区离子注入步骤S4所形成的N型漂移区NGRD中的上部进行P型离子注入，以在N型漂移区NGRD中的上部形成一个复合掺杂区域P(参见图3)。
此后，可进行栅极电极沉积，触点CT1、CT2、CT3的形成等步骤。
并且，可选地，还可在低压P井SPW中形成浅沟槽隔离STI，用于对器件或者器件的各个部分进行隔离。此外，还可在低压P井SPW中形成N型浅掺杂漂移区NLDD2。
优选地，在上述功率MOS器件制造方法中，P型漂移区离子注入步骤S5采用的离子剂量低于N型漂移区离子注入步骤S4采用的离子剂量。优选地，在上述功率MOS器件制造方法中，P型漂移区离子注入步骤S5采用的能量低于N型漂移区离子注入步骤S4采用的能量。这样，由于，P型漂移区离子注入步骤S5采用的离子剂量和/或能量低于N型漂移区离子注入步骤S4，所以可以有效地确保所形成的复合掺杂区位于N型漂移区中的上部。
此外，优选地，在上述功率MOS器件制造方法中，N型漂移区离子注入步骤S4与P型漂移区离子注入步骤S5采用相同的掩膜。这样，节省了掩膜数量，降低了制造成本。
图3示出了由此得到的功率MOS器件的结构。
如图3所示，衬底(未示出)中布置有高压P井HVPW，高压P井HVPW中布置了低压P井SPW以及N型浅掺杂漂移区NGRN。栅极GATE布置在低压P井SPW和N型浅掺杂漂移区NGRN上部之间的位置。与现有技术图1所示的结构不同的是，在图3所示的结构中，在N型漂移区NGRD中的上部形成一个复合掺杂区域P。
由于P型漂移区离子注入步骤在N型漂移区NGRD中的上部进行P型离子注入，使得栅极下电场消弱，保护栅极氧化硅，改善器件可靠性。
优选地，，栅极中的栅极氧化物的厚度为120A。
并且，需要说明的是，将所述源极区域和漏极区域被布置在高压P井HVPW中的方式仅仅是优选的，当然可以在不使用高压P井HVPW的情况下直接将源极区域和漏极区域布置在衬底中。或者，可选地，高压P井HVPW可由其它类型的井代替。
本领域技术人员来说可以理解的是，在某些应用下，实际上源极与漏极的名字可以互换，源极可用作漏极，漏极可用作源极，源极与漏极的命名不对本发明造成限制。
此外,本领域技术人员来说可以理解的是，虽然以上述流程中的各个步骤说明了本发明，但是本发明并不排除除了上述步骤之外其它步骤的存在。本领域技术人员来说可以理解的是，可在不脱离本发明的范围的情况下，可以在所描述的步骤中加入其它步骤以形成其它结构或者实现其它目的。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (7)

1.一种功率MOS器件制造方法，其特征在于包括：
有源区形成步骤，用于在衬底中形成有源区，有源区具体包括源极区域和漏极区域；
栅极多晶硅淀积步骤，用于沉积栅极多晶硅；
执行栅极刻蚀步骤，用于对栅极多晶硅进行刻蚀；
N型漂移区离子注入步骤，用于在漏极区域中形成N型漂移区；以及
P型漂移区离子注入步骤，用于在N型漂移区中的上部形成复合掺杂区域；
其中，N型漂移区离子注入步骤与P型漂移区离子注入步骤采用相同的掩膜。
2.根据权利要求1所述的功率MOS器件制造方法，其特征在于，栅极中的栅极氧化物的厚度为120A。
3.根据权利要求1或2所述的功率MOS器件制造方法，其特征在于，N型漂移区离子注入步骤采用的离子剂量高于P型漂移区离子注入步骤采用的离子剂量。
4.根据权利要求1或2所述的功率MOS器件制造方法，其特征在于，N型漂移区离子注入步骤采用的能量高于P型漂移区离子注入步骤采用的能量。
5.一种采用权利要求1至4之一所述的方法制成的功率MOS器件，其特征在于所述功率MOS器件包括有源区，所述有源区包括源极区域、漏极区域以及栅极，漏极区域中布置有N型漂移区，其中在N型漂移区中的上部形成有复合掺杂区域。
6.根据权利要求5所述的功率MOS器件，其特征在于，栅极中的栅极氧化物的厚度为120A。
7.根据权利要求5或6所述的功率MOS器件，其特征在于，所述源极区域和漏极区域被布置在高压P井中。
CN201110142060.3A 2011-05-27 2011-05-27 功率mos器件及功率mos器件制造方法 Active CN102214695B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110142060.3A CN102214695B (zh) 2011-05-27 2011-05-27 功率mos器件及功率mos器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110142060.3A CN102214695B (zh) 2011-05-27 2011-05-27 功率mos器件及功率mos器件制造方法

Publications (2)

Publication Number Publication Date
CN102214695A CN102214695A (zh) 2011-10-12
CN102214695B true CN102214695B (zh) 2016-04-20

Family

ID=44745921

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110142060.3A Active CN102214695B (zh) 2011-05-27 2011-05-27 功率mos器件及功率mos器件制造方法

Country Status (1)

Country Link
CN (1) CN102214695B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839998B (zh) * 2012-11-27 2017-10-24 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257047A (zh) * 2008-04-03 2008-09-03 北京大学 一种耐高压的横向双扩散mos晶体管
US7465621B1 (en) * 2003-11-13 2008-12-16 Volterra Semiconductor Corporation Method of fabricating a switching regulator with a high-side p-type device
CN101783295A (zh) * 2009-01-19 2010-07-21 中芯国际集成电路制造(上海)有限公司 一种高压ldmos器件及其制造方法
US7880272B2 (en) * 2005-01-31 2011-02-01 Infineon Technologies Ag Semiconductor device with near-surface compensation doping area and method of fabricating

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197291A (zh) * 2007-12-26 2008-06-11 上海宏力半导体制造有限公司 Edmos高压器件的制造方法
CN101777582A (zh) * 2010-01-12 2010-07-14 上海宏力半导体制造有限公司 一种可提高栅氧可靠性的ldmos器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7465621B1 (en) * 2003-11-13 2008-12-16 Volterra Semiconductor Corporation Method of fabricating a switching regulator with a high-side p-type device
US7880272B2 (en) * 2005-01-31 2011-02-01 Infineon Technologies Ag Semiconductor device with near-surface compensation doping area and method of fabricating
CN101257047A (zh) * 2008-04-03 2008-09-03 北京大学 一种耐高压的横向双扩散mos晶体管
CN101783295A (zh) * 2009-01-19 2010-07-21 中芯国际集成电路制造(上海)有限公司 一种高压ldmos器件及其制造方法

Also Published As

Publication number Publication date
CN102214695A (zh) 2011-10-12

Similar Documents

Publication Publication Date Title
CN103456770B (zh) 具有嵌入式应变诱导图案的半导体装置及其形成方法
CN104701164A (zh) 半导体器件和半导体器件的制作方法
CN103295898A (zh) 一种利用超深沟槽结构制造瞬变电压抑制二极管的方法
CN102664180A (zh) 多晶硅电阻器结构及其制造方法
CN102956492B (zh) 半导体结构及其制作方法、mos晶体管及其制作方法
KR20160149432A (ko) 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈
CN102412156B (zh) 一种提高pmos器件中空穴迁移率的多晶硅栅附加样本填充方法
CN102214695B (zh) 功率mos器件及功率mos器件制造方法
CN103094084B (zh) 去除氮化硅侧墙、形成晶体管、半导体器件的方法
CN102214696B (zh) 功率mos器件及功率mos器件制造方法
CN106229290B (zh) Soi器件结构及其制造方法
TW202137560A (zh) 半導體元件及其製備方法
CN103035530B (zh) Nmos开关器件的制作方法
CN103579333B (zh) Mos静电保护器件
CN103077941B (zh) 垂直静电放电保护元件及其制作方法
CN204144268U (zh) 具有静电保护结构的功率器件
CN102024706A (zh) 用于制造半导体器件的方法
CN102938365B (zh) 多晶硅电阻器结构及其制造方法、多晶硅电阻器
CN104300000A (zh) 具有静电保护结构的功率器件及其制作方法
CN105097815A (zh) 电容结构及其制作方法、包含电容结构的半导体存储器
CN107706188A (zh) 外围电路接触孔形成方法、三维存储器及电子设备
CN104835814B (zh) 集成电路结构及其制造方法
CN103311241A (zh) 一种双多晶电容和mos管的集成结构及其制造方法
CN102723340B (zh) 一种SOI BJT双应变平面BiCMOS集成器件及制备方法
CN102800583A (zh) 平面型功率mos晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140425

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140425

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant