CN103579333B - Mos静电保护器件 - Google Patents
Mos静电保护器件 Download PDFInfo
- Publication number
- CN103579333B CN103579333B CN201210253786.9A CN201210253786A CN103579333B CN 103579333 B CN103579333 B CN 103579333B CN 201210253786 A CN201210253786 A CN 201210253786A CN 103579333 B CN103579333 B CN 103579333B
- Authority
- CN
- China
- Prior art keywords
- type trap
- diffusion region
- electrostatic protection
- protection device
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 60
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 239000013078 crystal Substances 0.000 claims abstract description 26
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 26
- 239000010703 silicon Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229910021332 silicide Inorganic materials 0.000 abstract description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 101100204059 Caenorhabditis elegans trap-2 gene Proteins 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种MOS静电保护器件，包括：P型衬底上形成有P型阱，所述P型阱中形成有第一P+扩散区用作衬底接出，所述P型阱形成有第一N+扩散区构成静电保护器件的源极，所述P型阱中形成有一N型阱，所述N型阱中形成有分开的第二N+扩散区和第三N+扩散区，所述第二、第三N+扩散区与N型阱共同构成静电保护器件的漏极，所述N型阱中形成有第二P+扩散区，所述P型阱上方的第一多晶硅区构成静电保护器件的栅极，所述N型阱上方形成有第二、第三多晶硅区，第一、第三N+扩散区的一侧分别形成有一场氧化区。本发明要的MOS静电保护器件在确保器件静电保护能力的前提下省去了硅化物刻蚀掩膜版能降低MOS静电保护器件的生产成本。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种MOS静电保护器件。
背景技术
静电放电（ESD）对于电子产品的伤害一直是不易解决的问题，低压静电保护器件最常用的是MOS（金属氧化物半导体）结构。在有silicide（硅化物）的工艺中，当ESD发生时，为保证其漏端电流不至于集中在栅极边缘，通常会用一层掩模版将漏端硅化物刻蚀掉。如图1所示的NMOS器件，此种做法在实现ESD保护的同时，需要额外的掩模版，增加了工艺成本。
发明内容
本发明要解决的技术问题是在确保器件静电保护能力的前提下提供一种不具有硅化物刻蚀掩膜版的MOS静电保护器件，降低MOS静电保护器件的生产成本。
为解决上述本发明的第一种MOS静电保护器件，包括：P型衬底上形成有P型阱，所述P型阱中形成有第一P+扩散区用作衬底接出，所述P型阱形成有第一N+扩散区构成静电保护器件的源极，所述P型阱中形成有一N阱，所述N型阱中形成有分开的第二N+扩散区和第三N+扩散区，所述第二、第三N+扩散区与N型阱共同构成静电保护器件的漏极，所述N型阱中形成有第二P+扩散区，所述P阱上方的第一多晶硅区构成静电保护器件的栅极，所述N型阱上方形成有第二、第三多晶硅区，第一、第三N+扩散区的一侧分别形成有一场氧化区。
其中，所述第二N+扩散区部分位于所述N型阱中，部分位于所述P型阱中并且与P型阱上方的第一多晶硅区具有重叠区域。
其中，所述N型阱的掺杂浓度大于所述P型阱的掺杂浓度。
第二种MOS静电保护器件，包括：N型衬底上形成有N型阱，所述N型阱中形成有第一N+扩散区用作衬底接出，所述N型阱形成有第一P+扩散区构成静电保护器件的源极，所述N型阱中形成有一P型阱，所述P型阱中形成有分开的第二P+扩散区和第三P+扩散区，所述第二、第三P+扩散区与P型阱共同构成静电保护器件的漏极，所述P型阱中形成有第二N+扩散区，所述N型阱上方的第一多晶硅区构成静电保护器件的栅极，所述P型阱上方形成有第二、第三那多晶硅区，第一、第三P+扩散区的一侧分别形成有一场氧化区。
其中，所述第二P+扩散区部分位于所述P型阱中，部分位于所述N型阱中并且与N型阱上方的第一多晶硅区具有重叠区域。
其中，所述P型阱的掺杂浓度大于所述N型阱的掺杂浓度。
一种MOS静电保护器件，由至少二个第一种（或第二种）MOS静电保护器件采用共享源极或漏极的方式组成，形成多指状静电保护器件。
本发明要的MOS静电保护器件在确保器件静电保护能力的前提下省去了硅化物刻蚀掩膜版能降低MOS静电保护器件的生产成本。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是一种现有的NMOS静电保护器件。
图2是本发明第一实施例的示意图，显示器件为NMOS结构。
图3是本发明第三实施例的示意图，包含两个共享漏极的NMOS结构。
图4是本发明第一实施例应用时的电流泄放路径示意图。
附图标记说明
1是P型衬底
2是P型阱
3是N型阱
4.1是第一N+扩散区
4.2是第二N+扩散区
4.3是第三N+扩散区
5是多晶硅区
5.1是第一多晶硅区
5.2是第二多晶硅区
5.3是第三多晶硅区
6是硅化物刻蚀掩膜版
7是场氧化区
8是P+扩散区
8.1是第一P+扩撒区
8.2是第二P+扩散区
9是耗尽层。
具体实施方式
如图2所示，本发明第一实施例，包括：P型衬底1上形成有P型阱2，P型阱2中形成有第一P+扩散区8.1用作衬底接出，P型阱2形成有第一N+扩散区4.1构成静电保护器件的源极，P型阱2中形成有一N型阱3，N型阱3中形成有分开的第二N+扩散区4.2和第三N+扩散区4.3，第二N+扩散区4.2、第三N+扩散区4.3与N型阱3共同构成静电保护器件的漏极；本发明工作时，第三N+扩散区4.3通过接触孔引出到输出入端口，N型阱3中形成有第二P+扩散区8.2，不接电位，P型阱2上方的第一多晶硅区5.1构成静电保护器件的栅极，N型阱上方形成有第二晶硅区5.2、第三多晶硅区5.3，不接电位，用作硅化物阻挡层；第一N+扩散区4.1、第三N+扩散区4.3的一侧分别形成有一场氧化区7；第二N+扩散区4.2部分位于N型阱3中，部分位于P型阱2中并且与P型阱2上方的第一多晶硅区5.1具有重叠区域，N型阱3的掺杂浓度大于P型阱2的掺杂浓度。
本发明第二实施例其结构与第一实施例相同，掺杂类型与第一实施例相反是一种PMOS结构；其原理本领域技术人员能根据本发明第一实施例的结构能够推导得出，在此不再赘述。
如图3所示，本发明第三实施例，由两个第一实施例中的NMOS静电保护器件采用共享N型阱3和第三N+扩散区4.3（共享漏极）的方式形成对称的二指状器件结构。
本发明第四实施例其结构与第三实施例相同，掺杂类型与第三实施例相反，是一种PMOS结构；其原理本领域技术人员能根据本发明第三实施例的结构能够推导得出，在此不再赘述。
本发明无需增加刻蚀硅化物的掩模版，通过在器件漏极添加两块浮空的多晶硅区（第二多晶硅区5.2和第三多晶硅区5.3）来阻挡硅化物的形成，漏极的第三N+扩散区4断开后以N型阱3相连，此外在两个多晶硅区之间注入浮空的第二P+扩散区。
当ESD发生时，以本发明第一实施例为例，本发明的电流泻放路径如图4中箭线所示，由于N型阱3的存在，电流相比于现有NMOS静电保护器件中只有第二N+扩散区4.2的情况，能流通电流的面积更大，浮空的第二P+扩散区8.2与N型阱3间会形成耗尽层9，这样一来电流进一步被推离器件表面，表面电场进一步降低，器件也更不容易被ESD电流所损坏。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (7)
1.一种MOS静电保护器件，其特征是，包括：P型衬底上形成有P型阱，所述P型阱中形成有第一P+扩散区用作衬底接出，所述P型阱形成有第一N+扩散区构成静电保护器件的源极，所述P型阱中形成有一N型阱，所述N型阱中形成有分开的第二N+扩散区和第三N+扩散区，所述第二、第三N+扩散区与N型阱共同构成静电保护器件的漏极，所述N型阱中形成有第二P+扩散区，所述P型阱上方的第一多晶硅区构成静电保护器件的栅极，所述N型阱上方形成有第二、第三多晶硅区，第一、第三N+扩散区的一侧分别形成有一场氧化区。
2.如权利要求1所述MOS静电保护器件，其特征是：所述第二N+扩散区部分位于所述N型阱中，部分位于所述P型阱中并且与P型阱上方的第一多晶硅区具有重叠区域。
3.如权利要求1所述MOS静电保护器件，其特征是：所述N型阱的掺杂浓度大于所述P型阱的掺杂浓度。
4.一种MOS静电保护器件，其特征是，包括：N型衬底上形成有N型阱，所述N型阱中形成有第一N+扩散区用作衬底接出，所述N型阱形成有第一P+扩散区构成静电保护器件的源极，所述N型阱中形成有一P型阱，所述P型阱中形成有分开的第二P+扩散区和第三P+扩散区，所述第二、第三P+扩散区与P型阱共同构成静电保护器件的漏极，所述P型阱中形成有第二N+扩散区，所述N型阱上方的第一多晶硅区构成静电保护器件的栅极，所述P型阱上方形成有第二、第三多晶硅区，第一、第三P+扩散区的一侧分别形成有一场氧化区。
5.如权利要求4所述MOS静电保护器件，其特征是：所述第二P+扩散区部分位于所述P型阱中，部分位于所述N型阱中并且与N型阱上方的第一多晶硅区具有重叠区域。
6.如权利要求4所述MOS静电保护器件，其特征是：所述P型阱的掺杂浓度大于所述N型阱的掺杂浓度。
7.一种MOS静电保护器件，其特征是：由至少二个如权利要求1-6任意一项所述的静电保护器件采用共享源极或漏极的方式组成，形成多指状静电保护器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210253786.9A CN103579333B (zh) | 2012-07-20 | 2012-07-20 | Mos静电保护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210253786.9A CN103579333B (zh) | 2012-07-20 | 2012-07-20 | Mos静电保护器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103579333A CN103579333A (zh) | 2014-02-12 |
| CN103579333B true CN103579333B (zh) | 2016-06-08 |
Family
ID=50050706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210253786.9A Active CN103579333B (zh) | 2012-07-20 | 2012-07-20 | Mos静电保护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103579333B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105448894B (zh) * | 2015-12-08 | 2018-05-01 | 无锡中感微电子股份有限公司 | 先进工艺中的静电保护电路 |
| CN110828426B (zh) * | 2018-08-10 | 2024-03-05 | 世界先进积体电路股份有限公司 | 半导体结构以及静电防护装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101587894A (zh) * | 2008-05-16 | 2009-11-25 | 万国半导体股份有限公司 | 应用高电压轻掺杂漏极的互补金属氧化物半导体技术的静电释放保护 |
| CN102412294A (zh) * | 2010-09-25 | 2012-04-11 | 上海华虹Nec电子有限公司 | 用作静电防护结构的器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003133433A (ja) * | 2001-10-25 | 2003-05-09 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2012
- 2012-07-20 CN CN201210253786.9A patent/CN103579333B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101587894A (zh) * | 2008-05-16 | 2009-11-25 | 万国半导体股份有限公司 | 应用高电压轻掺杂漏极的互补金属氧化物半导体技术的静电释放保护 |
| CN102412294A (zh) * | 2010-09-25 | 2012-04-11 | 上海华虹Nec电子有限公司 | 用作静电防护结构的器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103579333A (zh) | 2014-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7902600B2 (en) | Metal oxide semiconductor device | |
| CN105990320B (zh) | 瞬态电压抑制器、其静电防护元件及其阵列 | |
| US8492834B2 (en) | Electrostatic discharge protection device and applications thereof | |
| US9570630B2 (en) | Schottky diode structure | |
| CN107301994B (zh) | 瞬态电压抑制器及其制作方法 | |
| KR101692625B1 (ko) | 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈 | |
| JP2010010262A (ja) | 半導体装置 | |
| US9941364B2 (en) | High voltage semiconductor device and method of manufacturing the same | |
| CN102832213B (zh) | 一种具有esd保护功能的ligbt器件 | |
| CN106257671B (zh) | 在高阻衬底上形成的半导体器件和射频模块 | |
| CN103579333B (zh) | Mos静电保护器件 | |
| TW202105723A (zh) | 暫態電壓抑制元件 | |
| TWI477018B (zh) | 暫態電壓抑制器電路與用於其中之二極體元件及其製造方法 | |
| CN110277384B (zh) | 防静电金属氧化物半导体场效应管结构 | |
| US8049273B2 (en) | Semiconductor device for improving the peak induced voltage in switching converter | |
| US10825896B2 (en) | Silicon carbide-based transistor and method for manufacturing the same | |
| CN106663657B (zh) | 静电保护器件和静电保护电路 | |
| US9748221B2 (en) | Electrostatic discharge protection device and manufacturing method thereof | |
| CN102903752B (zh) | 高压元件及其制造方法 | |
| US9184247B2 (en) | Power semiconductor device capable of maintaining a withstand voltage | |
| US8278715B2 (en) | Electrostatic discharge protection device | |
| TWI538160B (zh) | 靜電放電保護裝置及其應用 | |
| US9659921B2 (en) | Power switch device | |
| TWI743981B (zh) | 雙向靜電放電保護裝置 | |
| CN103378084A (zh) | 存储装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140115 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140115 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |