CN104300000A - 具有静电保护结构的功率器件及其制作方法 - Google Patents
具有静电保护结构的功率器件及其制作方法 Download PDFInfo
- Publication number
- CN104300000A CN104300000A CN201410590514.7A CN201410590514A CN104300000A CN 104300000 A CN104300000 A CN 104300000A CN 201410590514 A CN201410590514 A CN 201410590514A CN 104300000 A CN104300000 A CN 104300000A
- Authority
- CN
- China
- Prior art keywords
- doped region
- layer
- dielectric film
- drift layer
- several
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 41
- 239000004020 conductor Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 142
- 238000000034 method Methods 0.000 claims description 65
- 229920005591 polysilicon Polymers 0.000 claims description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 239000011241 protective layer Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 20
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 6
- 239000005360 phosphosilicate glass Substances 0.000 claims description 6
- 239000005368 silicate glass Substances 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 208000019300 CLIPPERS Diseases 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 208000021930 chronic lymphocytic inflammation with pontine perivascular enhancement responsive to steroids Diseases 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000010327 methods by industry Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种具有静电保护结构的功率器件及其制作方法，所述具有静电保护结构的功率器件包括：漂移层、漏区、漏极、P-掺杂区、第一N+掺杂区、P+掺杂区、第一绝缘膜、第二绝缘膜、多晶硅层、栅极、静电保护层、第三绝缘膜、源极、静电电极及导线层，所述静电保护层包括数个第二P-掺杂区以及数个第二N+掺杂区，所述数个第二P-掺杂区与数个第二N+掺杂区相间排列。本发明通过在内部设置数个相间排列的P-掺杂区与第二N+掺杂区，以形成一静电保护层—齐纳二极管结构，这样就可以去除静电安全电路等在电源模组内所占的空间，无需再另外设置静电保护结构，提高电源模组的空间效率，减少布线数量以及一些寄生参数，实现高效功率器件。
Description
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种具有静电保护结构的功率器件及其制作方法。
背景技术
导电性介于导体和绝缘体之间的物质即为半导体，利用半导体材料制作而成的电子器件因其具有特殊的导电特性，从而广泛应用于消费电子、计算机及其外设、通信、电源电器等领域。功率器件是一种由半导体材料制作而成的电子器件，它主要应用于电路中作为功率处理的器件，如图1所示，其为现有功率器件的结构示意图。
通常在集成电路上，会使用二极管限幅器（Diode Limiter），以及采用旁路来释放静电的方式来进行静电（ESD）保护。而功率器件是一个分离器件，若要进行静电保护就要在封装结构内部单独添加二极管或在控制集成电路上内置静电安全电路，以实现静电保护的目的，但，这样就会使得电源模组无法最小化，并且还会增加布线（Wiring）以及一些寄生参数，难于实现高效的电源模组。
因此，现有技术存在缺陷，需要改进。
发明内容
本发明的目的在于提供一种具有静电保护结构的功率器件，其内部设有静电保护层—齐纳二极管结构，无须再另外设置静电保护结构，提高电源模组的空间效率，同时减少布线数量以及一些寄生参数，实现高效功率器件。
本发明的另一目的在于提供一种具有静电保护结构的功率器件制作方法，制作工艺简单，与现有的功率器件制作工艺相比，无需追加工艺流程，不会增加成产成本，利用该方法可以得到高效的功率器件，并且空间效率好。
本发明的技术方案如下：本发明提供一种具有静电保护结构的功率器件，包括：漂移层，形成于所述漂移层下方的漏区，形成于所述漏区下方的漏极，形成于所述漂移层中的P-掺杂区，形成于所述漂移层中的第一N+掺杂区，形成于所述漂移层中的P+掺杂区，形成于所述漂移层上的第一绝缘膜，形成于所述漂移层、第一P-掺杂区与第一N+掺杂区上的第二绝缘膜，形成于所述第一、第二绝缘膜上的多晶硅层，形成于所述第二绝缘膜上的栅极，形成于所述第一绝缘膜上的静电保护层，形成于所述栅极、第一N+掺杂区、多晶硅层及静电保护层上的第三绝缘膜，形成于所述P+掺杂区与第一N+掺杂区上的源极，形成于所述多晶硅层上的静电电极，以及形成于所述源极、第三绝缘层及静电电极上的导线层；所述静电保护层包括数个第二P-掺杂区以及数个第二N+掺杂区，所述数个第二P-掺杂区与数个第二N+掺杂区相间排列。
所述静电保护层是由多晶硅层分别经过P+掺杂工艺以及N+掺杂工艺形成。
所述静电保护层包括四个第二N+掺杂区与三个第二P-掺杂区，所述四个第二N+掺杂区与三个第二P-掺杂区相间排列。
所述第一绝缘膜的厚度大于所述第二绝缘膜的厚度。
所述第一绝缘膜的材质为二氧化硅、氮氧化硅或氧化铪，所述第二绝缘膜的材质为二氧化硅、氮氧化硅或氧化铪，所述第三绝缘层的材质为磷硅酸盐玻璃、氟掺杂的硅酸盐玻璃或硼磷硅玻璃，所述漂移层为N型漂移层，所述漂移层包括第一漂移层以及形成于所述第一漂移层上的第二漂移层。
本发明还提供一种具有静电保护结构的功率器件的制作方法，包括以下步骤：
步骤101、形成一漂移层；
步骤102、在所述漂移层上形成第一绝缘膜与第二绝缘膜，并在所述第一与第二绝缘膜上形成多晶硅层与栅极；
步骤103、进行P-掺杂工艺，在所述漂移层中形成第一P-掺杂区，同时在多晶硅层中形成数个第二P-掺杂区；
步骤104、进行P+掺杂工艺，在所述漂移层中形成P+掺杂区；
步骤105、进行N+掺杂工艺，在所述漂移层中形成第一N+掺杂区，同时在所述多晶硅层中形成数个第二N+掺杂区，所述数个第二P-掺杂区与所述数个N+掺杂区相间排列；
步骤106、在所述栅极、第一N+掺杂区、多晶硅层、数个第二P-掺杂区以及数个第二N+掺杂区上形成第三绝缘膜；
步骤107、在所述P+掺杂区与第一N+掺杂区上形成源极，在所述多晶硅层上形成静电电极，在所述源极、第三绝缘膜以及静电电极上形成导线层。
所述具有ESD保护结构的功率器件的制作方法还包括在步骤107之后的步骤108：在所述漂移层底部进行N-掺杂工艺，形成漏区，并在所述漏区上沉积形成漏极。
所述步骤103为在所述多晶硅层与栅极上沉积形成第一保护层，并对所述第一保护层进行蚀刻工艺，形成第一掺杂区域与第二掺杂区域，之后进行P-掺杂工艺，在所述第一掺杂区域形成第一P-掺杂区，同时在所述第二掺杂区域形成数个第二P-掺杂区；
所述步骤104为在所述多晶硅层、第一P-掺杂区、栅极以及数个第二P-掺杂区上沉积形成第二保护层，并对所述第二保护层进行蚀刻工艺，形成第三掺杂区域，之后进行P+掺杂工艺，在所述第三掺杂区域形成P+掺杂区；
步骤105为在所述多晶硅层、第一P-掺杂区、P+掺杂区、栅极以及数个第二P-掺杂区上沉积形成第三保护层，并对所述第三保护层进行蚀刻工艺，形成第四掺杂区域与第五掺杂区域，之后进行N+掺杂工艺，在所述第四掺杂区域形成第一N+掺杂区，同时在所述第五掺杂区域形成数个第二N+掺杂区，之后去除第三保护层，所述数个第二P-掺杂区域所述数个N+掺杂区相间排列；
步骤106为在所述栅极、第一N+掺杂区、多晶硅层、数个第二P-掺杂区以及数个第二N+掺杂区上沉积形成第三绝缘膜，并对第三绝缘膜进行蚀刻工艺。
所述第二N+掺杂区的数量为四个，所述第二P-掺杂区的数量为三个，所述四个第二N+掺杂区与三个第二P-掺杂区相间排列。
所述第一绝缘膜的厚度大于所述第二绝缘膜的厚度，所述第一绝缘膜的材质为二氧化硅、氮氧化硅或氧化铪，所述第二绝缘膜的材质为二氧化硅、氮氧化硅或氧化铪，所述第三绝缘层的材质为磷硅酸盐玻璃、氟掺杂的硅酸盐玻璃或硼磷硅玻璃，所述漂移层为N型漂移层，所述漂移层包括第一漂移层以及形成于所述第一漂移层上的第二漂移层。
采用上述方案，本发明的具有静电保护结构的功率器件，通过在内部设置数个相间排列的P-掺杂区与第二N+掺杂区，以形成一静电保护层—齐纳二极管结构，这样就可以去除静电安全电路等在电源模组内所占的空间，无需再另外设置静电保护结构，提高电源模组的空间效率，减少布线数量以及一些寄生参数，实现高效功率器件；本发明的具有静电保护结构的功率器件的制作方法，制作工艺简单，与现有的功率器件制作工艺相比，无需追加工艺流程，不会增加成产成本。
附图说明
图1为现有技术中功率器件的结构示意图。
图2至图15为本发明具有静电保护结构的功率器件制作流程中的结构示意图。
图16为本发明具有静电保护结构的功率器件的等效电路图。
图17为具有静电保护结构的功率器件的制作方法的流程图。
具体实施方式
以下结合附图和具体实施例，对本发明进行详细说明。
请参阅图15，本发明提供一种具有静电保护结构的功率器件，包括：漂移层2，形成于所述漂移层2下方的漏区5，形成于所述漏区5下方的漏极6，形成于所述漂移层2中的P-掺杂区11，形成于所述漂移层2中的第一N+掺杂区13，形成于所述漂移层2中的P+掺杂区14，形成于所述漂移层2上的第一绝缘膜31，形成于所述漂移层2、第一P-掺杂区11与第一N+掺杂区14上的第二绝缘膜32，形成于所述第一、第二绝缘膜31、32上的多晶硅层33，形成于所述第二绝缘膜32上的栅极34，形成于所述第一绝缘膜31上的静电保护层3，形成于所述栅极34、第一N+掺杂区13、多晶硅层33及静电保护层3上的第三绝缘膜4，形成于所述P+掺杂区13与第一N+掺杂区14上的源极35，形成于所述多晶硅层33上的静电电极36，以及形成于所述源极35、第三绝缘层4及静电电极36上的导线层37。所述静电保护层3包括数个第二P-掺杂区12以及数个第二N+掺杂区15，所述数个第二P-掺杂区12与数个第二N+掺杂区15相间排列，以形成齐纳二极管结构，起到静电保护作用，如图15所示，A部分起到原来功率器件的主要功能，而B部分则起到静电保护功能。
所述静电保护层3是由多晶硅层分别经过P+掺杂工艺以及N+掺杂工艺形成。在本实施例中，所述静电保护层3包括四个第二N+掺杂区15与三个第二P-掺杂区12，所述四个第二N+掺杂区15与三个第二P-掺杂区12相间排列，形成PNPNPN二极管结构。
所述第一至第三绝缘膜31、32、4先通过扩散工艺或化学气相沉积法（CVD）沉积，再通过感光遮蔽工艺（Photo Masking）和干刻或湿刻工艺而形成。所述第一绝缘膜31与第二绝缘膜32具有不同的厚度，优选的，所述第一绝缘膜31的厚度大于所述第二绝缘膜32的厚度。所述第一绝缘膜31的材质为二氧化硅（SiO2）、氮氧化硅（SiON）或氧化铪（HFO），所述第二绝缘膜32的材质为二氧化硅、氮氧化硅或氧化铪，所述第三绝缘层4的材质为磷硅酸盐玻璃、氟掺杂的硅酸盐玻璃或硼磷硅玻璃。所述漂移层2为N型漂移层，在本实施例中，所述漂移层2包括第一漂移层21以及形成于所述第一漂移层21上的第二漂移层22，所述第二漂移层22通过掺杂N-离子而形成，以形成JFET领域。
请参阅图16，图16中的C部分相当于图15中的B部分，D部分相当于图15中的A部分，本发明提供的具有静电保护结构的功率器件中，实现原有功率器件主要功能部分的源极与实现静电保护功能部分的静电电极连接在一起，实现原有功率器件主要功能部分的栅极与实现静电保护功能部分的另一端连接在一起。
值得一提的是：具有静电保护结构的功率器件内部构成的静电保护层3不会制作工艺流程，即在生产流程上无需追加工艺工程就可以实现。
请参阅图2至图15、及图17，本发明还提供一种具有静电保护结构的功率器件的制作方法，包括以下步骤：
步骤101、形成一漂移层2，如图2所示。
所述漂移层2为N型漂移层，其是通过N-掺杂工艺来完成的。在本实施例中，所述漂移层包括第一漂移层21以及形成于所述第一漂移层21上的第二漂移层22。
步骤102、在所述漂移层2上形成第一绝缘膜31与第二绝缘膜32，并在所述第一与第二绝缘膜31、32上形成多晶硅层33与栅极34，如图3至图5所示。
现在所述漂移层2上先形成第一绝缘膜31，再形成第二绝缘膜32，并且所述第一与第二绝缘膜31、32均是分别先通过扩散工艺或化学气相沉积法（CVD）沉积，再通过感光遮蔽工艺（Photo Masking）和干刻或湿刻工艺而形成。所述第一绝缘膜31的厚度大于所述第二绝缘膜32的厚度，所述第一绝缘膜31的材质为二氧化硅、氮氧化硅或氧化铪，所述第二绝缘膜32的材质为二氧化硅、氮氧化硅或氧化铪。
在该步骤中，还将对应原来功率器件的主要功能部分处的多晶硅层和第二绝缘膜除去。
步骤103、进行P-掺杂工艺，在所述漂移层2中形成第一P-掺杂区11，同时在多晶硅层33中形成数个第二P-掺杂区12，如图6与图7所示。
该步骤中，在所述多晶硅层32与栅极34上沉积形成第一保护层81，并对所述第一保护层81进行蚀刻工艺，形成第一掺杂区域91与第二掺杂区域92，之后进行P-掺杂工艺，在所述第一掺杂区域91形成第一P-掺杂区11，同时在所述第二掺杂区域92形成数个第二P-掺杂区12。
步骤104、进行P+掺杂工艺，在所述漂移层2中形成P+掺杂区13，如图7与图8所示。
该步骤中，在所述多晶硅层32、第一P-掺杂区11、栅极34以及数个第二P-掺杂区12上沉积形成第二保护层82，并对所述第二保护层82进行蚀刻工艺，形成第三掺杂区域93，之后进行P+掺杂工艺，在所述第三掺杂区域93形成P+掺杂区13。
步骤105、进行N+掺杂工艺，在所述漂移层2中形成第一N+掺杂区14，同时在所述多晶硅层32中形成数个第二N+掺杂区15，所述数个第二P-掺杂区12与所述数个N+掺杂区15相间排列，如图9至图10所示。
在该步骤中，在所述多晶硅层32、第一P-掺杂区11、P+掺杂区13、栅极34以及数个第二P-掺杂区12上沉积形成第三保护层83，并对所述第三保护层83进行蚀刻工艺，形成第四掺杂区域94与第五掺杂区域95，之后进行N+掺杂工艺，在所述第四掺杂区域94形成第一N+掺杂区14，同时在所述第五掺杂区域95形成数个第二N+掺杂区15，之后去除第三保护层83，所述数个第二P-掺杂区12与所述数个N+掺杂区15相间排列，以构成静电保护层3。
在本实施例中，所述第二N+掺杂区15的数量为四个，所述第二P-掺杂区12的数量为三个，所述四个第二N+掺杂区15与三个第二P-掺杂区12相间排列。
步骤106、在所述栅极34、第一N+掺杂区14、多晶硅层32、数个第二P-掺杂区12以及数个第二N+掺杂区15上形成第三绝缘膜4，如图11与图12所示。
该步骤中，在所述栅极34、第一N+掺杂区14、多晶硅层32、数个第二P-掺杂区12以及数个第二N+掺杂区15上通过扩散工艺或化学气相沉积法（CVD）沉积形成第三绝缘膜4，再通过感光遮蔽工艺（Photo Masking）和干刻或湿刻工艺，以形成第三绝缘膜4。其中，除去对应原来功率器件与对应起到静电保护功能的第三绝缘膜，图12中41与42所示。
所述第三绝缘层4的材质为磷硅酸盐玻璃、氟掺杂的硅酸盐玻璃或硼磷硅玻璃。
步骤107、在所述P+掺杂区13与第一N+掺杂区14上形成源极35，在所述多晶硅层33上形成静电电极36，在所述源极35、第三绝缘膜4以及静电电极36上形成导线层37。
所述导线层37通过金属溅射（Sputtering）或者金属沉积（Metal Deposition）来形成，所述导线层的材质优选为铝（AL）。
步骤108、在所述漂移层2底部进行N-掺杂工艺，形成漏区5，并在所述漏区5上沉积形成漏极6，如图14与图15所示。
综上所述，本发明提供一种具有静电保护结构的功率器件，通过在内部设置数个相间排列的P-掺杂区与第二N+掺杂区，以形成一静电保护层—齐纳二极管结构，这样就可以去除静电安全电路等在电源模组内所占的空间，无需再另外设置静电保护结构，提高电源模组的空间效率，减少布线数量以及一些寄生参数，实现高效功率器件；本发明还提供一种具有静电保护结构的功率器件的制作方法，制作工艺简单，与现有的功率器件制作工艺相比，无需追加工艺流程，不会增加成产成本。
以上仅为本发明的较佳实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种具有静电保护结构的功率器件，其特征在于，包括：漂移层，形成于所述漂移层下方的漏区，形成于所述漏区下方的漏极，形成于所述漂移层中的P-掺杂区，形成于所述漂移层中的第一N+掺杂区，形成于所述漂移层中的P+掺杂区，形成于所述漂移层上的第一绝缘膜，形成于所述漂移层、第一P-掺杂区与第一N+掺杂区上的第二绝缘膜，形成于所述第一、第二绝缘膜上的多晶硅层，形成于所述第二绝缘膜上的栅极，形成于所述第一绝缘膜上的静电保护层，形成于所述栅极、第一N+掺杂区、多晶硅层及静电保护层上的第三绝缘膜，形成于所述P+掺杂区与第一N+掺杂区上的源极，形成于所述多晶硅层上的静电电极，以及形成于所述源极、第三绝缘层及静电电极上的导线层；所述静电保护层包括数个第二P-掺杂区以及数个第二N+掺杂区，所述数个第二P-掺杂区与数个第二N+掺杂区相间排列。
2.根据权利要求1所述的具有静电保护结构的功率器件，其特征在于，所述静电保护层是由多晶硅层分别经过P+掺杂工艺以及N+掺杂工艺形成。
3.根据权利要求1所述的具有静电保护结构的功率器件，其特征在于，所述静电保护层包括四个第二N+掺杂区与三个第二P-掺杂区，所述四个第二N+掺杂区与三个第二P-掺杂区相间排列。
4.根据权利要求1所述的具有静电保护结构的功率器件，其特征在于，所述第一绝缘膜的厚度大于所述第二绝缘膜的厚度。
5.根据权利要求1所述的具有静电保护结构的功率器件，其特征在于，所述第一绝缘膜的材质为二氧化硅、氮氧化硅或氧化铪，所述第二绝缘膜的材质为二氧化硅、氮氧化硅或氧化铪，所述第三绝缘层的材质为磷硅酸盐玻璃、氟掺杂的硅酸盐玻璃或硼磷硅玻璃，所述漂移层为N型漂移层，所述漂移层包括第一漂移层以及形成于所述第一漂移层上的第二漂移层。
6.一种具有静电保护结构的功率器件的制作方法，其特征在于，包括以下步骤：
步骤101、形成一漂移层；
步骤102、在所述漂移层上形成第一绝缘膜与第二绝缘膜，并在所述第一与第二绝缘膜上形成多晶硅层与栅极；
步骤103、进行P-掺杂工艺，在所述漂移层中形成第一P-掺杂区，同时在多晶硅层中形成数个第二P-掺杂区；
步骤104、进行P+掺杂工艺，在所述漂移层中形成P+掺杂区；
步骤105、进行N+掺杂工艺，在所述漂移层中形成第一N+掺杂区，同时在所述多晶硅层中形成数个第二N+掺杂区，所述数个第二P-掺杂区与所述数个N+掺杂区相间排列；
步骤106、在所述栅极、第一N+掺杂区、多晶硅层、数个第二P-掺杂区以及数个第二N+掺杂区上形成第三绝缘膜；
步骤107、在所述P+掺杂区与第一N+掺杂区上形成源极，在所述多晶硅层上形成静电电极，在所述源极、第三绝缘膜以及静电电极上形成导线层。
7.根据权利要求1所述的具有静电保护结构的功率器件的制作方法，其特征在于，还包括在步骤107之后的步骤108：在所述漂移层底部进行N-掺杂工艺，形成漏区，并在所述漏区上沉积形成漏极。
8.根据权利要求1所述的具有静电保护结构的功率器件的制作方法，其特征在于，
所述步骤103为在所述多晶硅层与栅极上沉积形成第一保护层，并对所述第一保护层进行蚀刻工艺，形成第一掺杂区域与第二掺杂区域，之后进行P-掺杂工艺，在所述第一掺杂区域形成第一P-掺杂区，同时在所述第二掺杂区域形成数个第二P-掺杂区；
所述步骤104为在所述多晶硅层、第一P-掺杂区、栅极以及数个第二P-掺杂区上沉积形成第二保护层，并对所述第二保护层进行蚀刻工艺，形成第三掺杂区域，之后进行P+掺杂工艺，在所述第三掺杂区域形成P+掺杂区；
步骤105为在所述多晶硅层、第一P-掺杂区、P+掺杂区、栅极以及数个第二P-掺杂区上沉积形成第三保护层，并对所述第三保护层进行蚀刻工艺，形成第四掺杂区域与第五掺杂区域，之后进行N+掺杂工艺，在所述第四掺杂区域形成第一N+掺杂区，同时在所述第五掺杂区域形成数个第二N+掺杂区，之后去除第三保护层，所述数个第二P-掺杂区域所述数个N+掺杂区相间排列；
步骤106为在所述栅极、第一N+掺杂区、多晶硅层、数个第二P-掺杂区以及数个第二N+掺杂区上沉积形成第三绝缘膜，并对第三绝缘膜进行蚀刻工艺。
9.根据权利要求1所述的具有静电保护结构的功率器件的制作方法，其特征在于，所述第二N+掺杂区的数量为四个，所述第二P-掺杂区的数量为三个，所述四个第二N+掺杂区与三个第二P-掺杂区相间排列。
10.根据权利要求1所述的具有静电保护结构的功率器件的制作方法，其特征在于，所述第一绝缘膜的厚度大于所述第二绝缘膜的厚度，所述第一绝缘膜的材质为二氧化硅、氮氧化硅或氧化铪，所述第二绝缘膜的材质为二氧化硅、氮氧化硅或氧化铪，所述第三绝缘层的材质为磷硅酸盐玻璃、氟掺杂的硅酸盐玻璃或硼磷硅玻璃，所述漂移层为N型漂移层，所述漂移层包括第一漂移层以及形成于所述第一漂移层上的第二漂移层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410590514.7A CN104300000A (zh) | 2014-10-29 | 2014-10-29 | 具有静电保护结构的功率器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410590514.7A CN104300000A (zh) | 2014-10-29 | 2014-10-29 | 具有静电保护结构的功率器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104300000A true CN104300000A (zh) | 2015-01-21 |
Family
ID=52319660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410590514.7A Pending CN104300000A (zh) | 2014-10-29 | 2014-10-29 | 具有静电保护结构的功率器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104300000A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110444533A (zh) * | 2019-08-21 | 2019-11-12 | 江苏中科君芯科技有限公司 | 防静电igbt模块结构 |
| CN114551238A (zh) * | 2022-04-28 | 2022-05-27 | 广州粤芯半导体技术有限公司 | 集成在半导体结构中的烧录器的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4492974A (en) * | 1981-02-27 | 1985-01-08 | Hitachi, Ltd. | DMOS With gate protection diode formed over base region |
| EP0680089A1 (en) * | 1994-04-28 | 1995-11-02 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | Power semiconductor device with overvoltage protection circuit integrated structure, and related manufacturing process |
| CN101976665A (zh) * | 2010-09-07 | 2011-02-16 | 电子科技大学 | 具有多泄放通道可控自钳位SensorFET复合纵向功率器件 |
| CN204144268U (zh) * | 2014-10-29 | 2015-02-04 | 深圳市可易亚半导体科技有限公司 | 具有静电保护结构的功率器件 |
-
2014
- 2014-10-29 CN CN201410590514.7A patent/CN104300000A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4492974A (en) * | 1981-02-27 | 1985-01-08 | Hitachi, Ltd. | DMOS With gate protection diode formed over base region |
| EP0680089A1 (en) * | 1994-04-28 | 1995-11-02 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | Power semiconductor device with overvoltage protection circuit integrated structure, and related manufacturing process |
| CN101976665A (zh) * | 2010-09-07 | 2011-02-16 | 电子科技大学 | 具有多泄放通道可控自钳位SensorFET复合纵向功率器件 |
| CN204144268U (zh) * | 2014-10-29 | 2015-02-04 | 深圳市可易亚半导体科技有限公司 | 具有静电保护结构的功率器件 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110444533A (zh) * | 2019-08-21 | 2019-11-12 | 江苏中科君芯科技有限公司 | 防静电igbt模块结构 |
| CN110444533B (zh) * | 2019-08-21 | 2021-02-09 | 江苏中科君芯科技有限公司 | 防静电igbt模块结构 |
| CN114551238A (zh) * | 2022-04-28 | 2022-05-27 | 广州粤芯半导体技术有限公司 | 集成在半导体结构中的烧录器的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11532726B2 (en) | VDMOS device and manufacturing method therefor | |
| KR101338830B1 (ko) | Ｃｍｏｓ 반도체 디바이스의 금속 게이트 구조 및 이의 형성 방법 | |
| US8643097B2 (en) | Trench-gate metal oxide semiconductor device and fabricating method thereof | |
| TW201727830A (zh) | 半導體裝置 | |
| US20130320410A1 (en) | Metal gate electrode of a semiconductor device | |
| CN103715133B (zh) | Mos晶体管及其形成方法 | |
| CN104347645A (zh) | 光电二极管栅极介电保护层 | |
| US10854743B2 (en) | VDMOS device and manufacturing method therefor | |
| CN109841675B (zh) | 垂直纳米线晶体管及其形成方法 | |
| CN105336609A (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| US20160079274A1 (en) | Transistors, Semiconductor Constructions, and Methods of Forming Semiconductor Constructions | |
| TW201806148A (zh) | 半導體器件及其形成方法 | |
| CN102664180A (zh) | 多晶硅电阻器结构及其制造方法 | |
| US10204981B2 (en) | Semiconductor structure and manufacturing method thereof | |
| CN104752228A (zh) | 半导体器件结构及其制造方法 | |
| US9496256B2 (en) | Semiconductor device including a vertical gate-all-around transistor and a planar transistor | |
| CN104300000A (zh) | 具有静电保护结构的功率器件及其制作方法 | |
| CN104637959B (zh) | 半导体感光器件及其制造方法 | |
| CN204144268U (zh) | 具有静电保护结构的功率器件 | |
| CN105097517A (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN103681263A (zh) | 一种用于减小接触插塞和栅极结构之间的寄生电容的方法 | |
| CN105097516A (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| US10679905B2 (en) | Semiconductor structures and fabrication methods thereof | |
| CN110120420B (zh) | 半导体元件及其制造方法 | |
| TWI632620B (zh) | 半導體裝置及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150121 |