CN102664180A - 多晶硅电阻器结构及其制造方法 - Google Patents

Abstract

本发明提供了一种多晶硅电阻器结构及其制造方法。根据本发明的能够调节存储多晶硅电阻的阻值和温度系数的多晶硅电阻器结构制造方法包括：在衬底中形成绝缘区，其中绝缘区露出或者超出衬底的表面；在硅片表面形成第一多晶硅层，第一多晶硅层覆盖了绝缘区，其中，第一多晶硅层是原位掺杂的n型的多晶硅层；对第一多晶硅层进行P型掺杂离子注入，由此中和原先第一多晶硅层中的N型掺杂的离子；对经过注入步骤注入之后的第一多晶硅层进行刻蚀，从而留下绝缘区上的第一多晶硅层；第一多晶硅层和后续将要形成的第二多晶硅层；在硅片表面形成第二多晶硅层；以及刻蚀第二多晶硅层。

Description

多晶硅电阻器结构及其制造方法

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种多晶硅电阻器结构、该多晶硅电阻器结构的制造方法。

背景技术

在半导体芯片电路设计中，会大量的使用多晶硅电阻。一般电路设计人员多采用传统的n型或p型多晶电阻，但这些电阻在制造过程中都需要硅化物阻挡层，即需要增加一道光刻步骤。在现有技术的改进方案中提出的存储多晶硅电阻不需要硅化物阻挡层，降低了制造成本。但是，该多晶硅电阻是n型电阻，温度系数较大；加之该多晶硅为掺杂浓度较高，因此电阻值较小，不利于降低电路面积。

具体地说，图1示意性地示出了多晶硅电阻器结构的正视图；并且图2示意性地示出了沿第一方向（A-A截取的方向）截取的多晶硅电阻器结构的截面图。

结合图1和图2所示，多晶硅电阻器结构包括位于衬底1的阱2中的绝缘区3、以及位于绝缘区3上的掺杂多晶硅层4。

在形成了掺杂多晶硅层4之后，可以在掺杂多晶硅层4上覆盖一层附加多晶硅层6；并且为了连接多晶硅电阻器结构，可以在附加多晶硅层6上形成通孔，并且在附加多晶硅层6中的通孔中形成导电连接塞5。

但是，现有技术中的作为多晶硅电阻器的N型掺杂的多晶硅或者型掺杂的多晶硅是在逻辑多晶硅（本身是无掺杂的）上，进行N型离子注入（通常是高浓度的B离子注入）或P型离子注入（通常是高浓度的P离子注入）形成，它们都需要SAB（硅化物阻止层，salicide block layer）光罩。其中，硅化物阻止层被用于保护硅片表面，在其保护下，硅片不与其它Ti，Co之类的金属形成不期望的硅化物（salicide）。

而且，现有技术的多晶硅电阻器的电阻值容易受到温度的影响，而且现有技术的多晶硅电阻器的方块电阻不够高，从而为了形成大电阻值的多晶硅电阻器，需要的尺寸较大，占用了较多器件空间。

因此，希望提供一种能够不需额外的光罩、并且能够改善多晶硅电阻器的温度系数及增加多晶硅电阻器的方块阻值的多晶硅电阻器结构及其制造方法。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够不需额外的光罩、并且能够改善多晶硅电阻器的温度系数及增加多晶硅电阻器的方块阻值的多晶硅电阻器结构及其制造方法、以及包含该多晶硅电阻器结构的存储器单元。

根据本发明的第一方面，提供了一种多晶硅电阻器结构制造方法，其包括：绝缘区形成步骤，用于在衬底中形成绝缘区，其中绝缘区露出或者超出衬底的表面；第一多晶硅层沉积步骤，用于在硅片表面形成第一多晶硅层，第一多晶硅层覆盖了绝缘区，其中，第一多晶硅层是原位掺杂的n型的多晶硅层；注入步骤，用于对第一多晶硅层进行P型掺杂离子注入，由此中和原先第一多晶硅层中的N型掺杂的离子；存储多晶硅刻蚀步骤，用于对经过注入步骤注入之后的第一多晶硅层进行刻蚀，从而留下绝缘区上的第一多晶硅层；多晶硅间二氧化硅沉积步骤，用于隔离第一多晶硅层和后续将要形成的第二多晶硅层；第二多晶硅层沉积步骤，用于在硅片表面形成第二多晶硅层，该多晶硅层将用作第一多晶硅的硅化物阻挡层；以及第二多晶硅层刻蚀步骤，用于对第二多晶硅层进行刻蚀。

优选地，所述的多晶硅电阻器结构制造方法进一步包括：通孔形成步骤，用于在第二多晶硅层中形成通孔，并且在第二多晶硅层中的通孔中形成导电连接塞。

优选地，在所述的多晶硅电阻器结构制造方法中，多晶硅电阻器结构制造方法还处理了存储器单元部分，其中刻蚀步骤还留下第一多晶硅层中作为存储器单元的字线区域的部分；并且，其中在所述注入步骤中，调节注入离子的注入浓度和/或注入能量，使得注入离子不进入第一多晶硅层的作为存储器单元的字线区域的部分。

优选地，在所述的多晶硅电阻器结构制造方法中，第二多晶硅层完全覆盖刻蚀步骤之后留下的绝缘区上的第一多晶硅层的侧壁以及上表面。

优选地，在所述的多晶硅电阻器结构制造方法中，所述注入步骤中的注入离子是B离子。

根据本发明的第二方面，提供了一种根据本发明第一方面所述的多晶硅电阻器结构制造方法制成的多晶硅电阻器结构，其特征在于包括：衬底中的绝缘区、以及位于绝缘区上的第一多晶硅层；其中所述第一多晶硅层进行了P型掺杂离子注入。

优选地，所述的多晶硅电阻器结构进一步包括：在掺杂多晶硅层上覆盖的第二多晶硅层，其中第二多晶硅层上形成有通孔，并且在第二多晶硅层中的通孔中形成有导电连接塞。

优选地，在所述的多晶硅电阻器结构中，所述多晶硅电阻器结构用于存储器单元。

一般电路设计人员多采用传统的n型或p型多晶电阻，但这些电阻在制造过程中都需要硅化物阻挡层，即需要增加一道光刻步骤。在现有技术的改进方案中提出的存储多晶硅电阻不需要硅化物阻挡层，降低了制造成本。但是，该多晶硅电阻是n型电阻，温度系数较大；加之该多晶硅为掺杂浓度较高，因此电阻值较小，不利于降低电路面积。因此，本发明提出增加一道注入步骤，用于调节存储多晶硅电阻的阻值和温度系数。根据本发明，通过注入步骤中的调整P型掺杂离子的浓度，可使原本的第一多晶硅层的电阻的温度系数得以改善（通常P型多晶硅的温度系数较小，中和之后可以改善温度系数），同时由于例如磷离子之类的N型掺杂离子被中和，方块阻值也会增加，这对减小电路面积十分有利。而且，该注入步骤不需额外的光罩。

此外，根据本发明，在所述多晶硅电阻器结构用于存储器单元的情况下，在存储器单元的字线区域，由于字线区域的纵向高度比较大，在适当注入浓度和/或注入能量的情况下，例如磷离子之类的N型掺杂离子无法抵达字线区域，第一多晶硅层的字线区域部分仍为n型多晶硅，因此额外增加的离子注入不会影响存储器单元的性能。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了多晶硅电阻器结构的正视图。

图2示意性地示出了沿第一方向截取的多晶硅电阻器结构的截面图。

图3示意性地示出了根据本发明实施例的沿第一方向截取的多晶硅电阻器结构的截面图。

图4示意性地示出了根据本发明实施例的沿第二方向截取的多晶硅电阻器结构制造方法的注入步骤的截面图。

图5示意性地示出了根据本发明实施例的沿第二方向截取的多晶硅电阻器结构制造方法的注入步骤之后的截面图。

图6示意性地示出了根据本发明实施例的沿第二方向截取的多晶硅电阻器结构制造方法的存储多晶硅刻蚀步骤的截面图。

图7示意性地示出了根据本发明实施例的沿第二方向截取的多晶硅电阻器结构制造方法的第二多晶硅层沉积步骤的截面图。

图8示意性地示出了根据本发明实施例的沿第二方向截取的多晶硅电阻器结构制造方法的通孔形成步骤的截面图。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

图3至图8示意性地示出了根据本发明实施例的沿第二方向截取（与A-A截取的方向相垂直的方向）的多晶硅电阻器结构制造方法。其中，作为示例，图4至图8的根据本发明实施例的多晶硅电阻器结构与存储器单元结构（图4所示的左侧的虚线框所框出的结构）相结合地示出。但是，本领域普通技术人员可以理解的是根据本发明实施例的多晶硅电阻器结构也可以用于任何其它合适的半导体器件或电路。

本发明提供了一种能够调节存储多晶硅电阻的阻值和温度系数的制造方法。这儿所指的存储多晶硅电阻是利用SST自对准分栅闪存工艺中的存储多晶硅和逻辑多晶硅形成的。

如图3至图8所示，根据本发明实施例的多晶硅电阻器结构制造方法包括：

绝缘区形成步骤，用于在衬底1中形成绝缘区3，其中绝缘区3露出衬底1的表面，或者绝缘区3超出衬底1的表面；如图4的标号3所示。

第一多晶硅层沉积步骤，用于在硅片表面形成第一多晶硅层6（存储多晶硅），多晶硅层6（存储多晶硅）覆盖了绝缘区3。其中，第一多晶硅层6是原位掺杂的n型的多晶硅层，一般n型的多晶硅的温度系数较大，并且，第一多晶硅层6的方块电阻值较小。

注入步骤，用于对第一多晶硅层6进行P型掺杂离子注入（例如B离子注入），由此可中和原先第一多晶硅层6中的N型掺杂的离子（例如磷离子）。

并且，通过注入步骤中的调整P型掺杂离子的浓度，可使原本的第一多晶硅层6的电阻的温度系数得以改善（通常P型多晶硅的温度系数较小，中和之后可以改善温度系数），同时由于例如磷离子之类的N型掺杂离子被中和，方块阻值也会增加，这对减小电路面积十分有利。而且，该注入步骤不需额外的光罩。图4示意性地示出了根据本发明实施例的沿第二方向截取的多晶硅电阻器结构制造方法的注入步骤的截面图，其中箭头表示了注入操作。

图5示意性地示出了根据本发明实施例的沿第二方向截取的多晶硅电阻器结构制造方法的注入步骤之后的截面图。如图5所示，在存储器单元7的字线(word line)区域8，由于字线区域8的纵向高度比较大，在适当注入浓度和/或注入能量的情况下，例如磷离子之类的N型掺杂离子无法抵达字线区域8，第一多晶硅层6的字线区域8部分仍为n型多晶硅，因此额外增加的离子注入不会影响存储器单元的性能。

也就是说，优选地，在具体实施例中，可以调节上述注入步骤的注入离子的注入浓度和/或注入能量，使得注入离子不进入第一多晶硅层6的作为存储器单元的字线区域8的部分。

存储多晶硅刻蚀步骤，用于对经过注入步骤注入之后的第一多晶硅层6刻蚀，从而在绝缘区上留下的所需长度和宽度的第一多晶硅层，即留下绝缘区3上的第一多晶硅层6。此外，对于存储器单元7部分，刻蚀步骤还留下第一多晶硅层6中作为存储器单元7的字线区域8的部分。也就是说，在多晶硅电阻器结构用于存储器单元7（例如闪存单元）的情况下，多晶硅电阻器结构制造方法还处理了存储器单元部分。图6示意性地示出了根据本发明实施例的沿第二方向截取的多晶硅电阻器结构制造方法的存储多晶硅刻蚀步骤的截面图。

多晶硅间二氧化硅沉积步骤（未图示），用于沉积多晶硅间二氧化硅（未标示），从而隔离第一多晶硅层6和后续将要形成的第二多晶硅层9。

第二多晶硅层沉积步骤，用于在刻蚀步骤之后留下的绝缘区3上的第一多晶硅层6上沉积第二多晶硅层9（逻辑多晶硅），该多晶硅（第二多晶硅层9）还用作第一多晶硅层6的硅化物阻挡层。图7示意性地示出了根据本发明实施例的沿第二方向截取的多晶硅电阻器结构制造方法的第二多晶硅层沉积步骤的截面图。

第二多晶硅层刻蚀步骤，用于对第二多晶硅层进行刻蚀。优选地，刻蚀后的第二多晶硅层9完全覆盖刻蚀步骤之后留下的绝缘区3上的第一多晶硅层6的侧壁以及上表面。

通孔形成步骤，用于在第二多晶硅层9中形成通孔，并且在第二多晶硅层9中的通孔中形成导电连接塞5。图8示意性地示出了根据本发明实施例的沿第二方向截取的多晶硅电阻器结构制造方法的通孔形成步骤的截面图。

在上述步骤中，除了注入步骤，其余步骤均是SST自对准分栅闪存工艺中的已有步骤。本发明实施例的一个创新点就是利用这额外增加的注入步骤，调节其注入剂量来调整存储多晶硅电阻的阻值和温度系数。

由此，如图8所示，根据本发明实施例的多晶硅电阻器结构制造方法所制成的多晶硅电阻器结构包括：衬底1的阱2中的绝缘区3、以及位于绝缘区3上的第一多晶硅层4；其中所述第一多晶硅层4进行了P型掺杂离子注入。

进一步地，在掺杂多晶硅层4上覆盖有第二多晶硅层9；并且为了连接多晶硅电阻器结构，第二多晶硅层9上形成有通孔，并且在第二多晶硅层9中的通孔中形成导电连接塞5。

当然，对于某些结构，绝缘区3可能直接布置在衬底1，而不是衬底的阱中。

根据本发明另一实施例，本发明还提供一种包括上述的多晶硅电阻器结构的存储器单元，如图8所示。更具体地说，在优选实施例中，所述存储器单元例如是闪存单元。并且，如图8所示，所述存储器单元结构与多晶硅电阻器结构之间布置了浅沟槽隔离。

可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种多晶硅电阻器结构制造方法，其特征在于包括：

绝缘区形成步骤，用于在衬底中形成绝缘区，其中绝缘区露出或者超出衬底的表面；

第一多晶硅层沉积步骤，用于在硅片表面形成第一多晶硅层，第一多晶硅层覆盖了绝缘区，其中，第一多晶硅层是原位掺杂的n型的多晶硅层；

注入步骤，用于对第一多晶硅层进行P型掺杂离子注入，由此中和原先第一多晶硅层中的N型掺杂的离子；

存储多晶硅刻蚀步骤，用于对经过注入步骤注入之后的第一多晶硅层进行刻蚀，从而留下绝缘区上的第一多晶硅层；

多晶硅间二氧化硅沉积步骤，用于隔离第一多晶硅层和后续将要形成的第二多晶硅层；

第二多晶硅层沉积步骤，用于在硅片表面形成第二多晶硅层，该多晶硅层将用作第一多晶硅的硅化物阻挡层；

第二多晶硅层刻蚀步骤，用于对第二多晶硅层进行刻蚀。

2.根据权利要求1所述的多晶硅电阻器结构制造方法，其特征在于还包括：

通孔形成步骤，用于在第二多晶硅层中形成通孔，并且在第二多晶硅层中的通孔中形成导电连接塞。

3.根据权利要求1或2所述的多晶硅电阻器结构制造方法，其特征在于，多晶硅电阻器结构制造方法还处理了存储器单元部分，其中刻蚀步骤还留下第一多晶硅层中作为存储器单元的字线区域的部分；并且，其中在所述注入步骤中，调节注入离子的注入浓度和/或注入能量，使得注入离子不进入第一多晶硅层的作为存储器单元的字线区域的部分。

4.根据权利要求2所述的多晶硅电阻器结构制造方法，其特征在于，第二多晶硅层完全覆盖刻蚀步骤之后留下的绝缘区上的第一多晶硅层的侧壁以及上表面。

5.根据权利要求1或2所述的多晶硅电阻器结构制造方法，其特征在于，所述注入步骤中的注入离子是B离子。

6.一种根据权利要求1至5之一所述的多晶硅电阻器结构制造方法制成的多晶硅电阻器结构，其特征在于包括：衬底中的绝缘区、以及位于绝缘区上的第一多晶硅层；其中所述第一多晶硅层进行了P型掺杂离子注入。

7.根据权利要求6所述的多晶硅电阻器结构，其特征在于进一步包括：在掺杂多晶硅层上覆盖的第二多晶硅层，其中第二多晶硅层上形成有通孔，并且在第二多晶硅层中的通孔中形成有导电连接塞。

8.根据权利要求6或7所述的多晶硅电阻器结构，其特征在于，所述多晶硅电阻器结构用于存储器单元。

Images