CN103545206B - Mos器件及其形成方法 - Google Patents
Mos器件及其形成方法 Download PDFInfo
- Publication number
- CN103545206B CN103545206B CN201210238234.0A CN201210238234A CN103545206B CN 103545206 B CN103545206 B CN 103545206B CN 201210238234 A CN201210238234 A CN 201210238234A CN 103545206 B CN103545206 B CN 103545206B
- Authority
- CN
- China
- Prior art keywords
- mos device
- substrate
- heavily doped
- doped region
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 150000002500 ions Chemical class 0.000 claims abstract description 59
- 238000005468 ion implantation Methods 0.000 claims description 47
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- -1 phosphonium ion Chemical class 0.000 claims description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 239000007789 gas Substances 0.000 claims description 11
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical group [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 229910001439 antimony ion Inorganic materials 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 239000000460 chlorine Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 4
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052794 bromium Inorganic materials 0.000 claims description 4
- 229910052801 chlorine Inorganic materials 0.000 claims description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 3
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 30
- 239000000243 solution Substances 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000005465 channeling Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000008719 thickening Effects 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 2
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003467 diminishing effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种MOS器件及其形成方法，所述MOS器件包括：衬底，所述衬底上具有栅极结构，所述栅极结构包括位于衬底上的栅介质层以及位于所述栅介质层上的栅极；重掺杂区，位于栅极结构两侧的衬底内；反型区，位于栅极结构两侧的衬底内，且包围所述重掺杂区的底部和侧壁，所述反型区的掺杂离子与所述重掺杂区的掺杂离子导电类型相反。本发明提供的MOS器件及其形成方法有效提高了MOS器件的电学性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种MOS器件及其形成方法。
背景技术
随着半导体工艺的不断发展，集成电路已经从制造在单个芯片上的少数互连器件发展到数百万个器件。当前的集成电路所提供的性能和复杂度也不断增加。为了提高集成电路的复杂度和电路密度(即，能够被安装到给定芯片面积上的器件的数量)，集成电路中最小器件的线宽变得越来越小。
金属-氧化物-半导体(MOS)晶体管是半导体制造中的最基本器件，其广泛适用于各种集成电路中，根据主要载流子以及制造时的掺杂类型不同，分为NMOS器件和PMOS器件。
而随着MOS器件特征尺寸的不断变小，MOS器件源极与漏极之间的沟道宽度也不断减小。在MOS器件使用过程中，源极或漏极中的掺杂离子向沟道区域扩散，导致MOS器件失效，严重影响所形成MOS器件的电学性能。
现有工艺在形成MOS器件的过程中，主要通过增加MOS器件栅极结构两侧侧壁的厚度来增大MOS器件沟道宽度，以改善因源区或漏区中掺杂离子向沟道区域扩散而造成的源区与漏区穿通，避免MOS器件失效。然而，加厚的侧壁会导致所形成MOS器件的串行电阻增大，进而增大了所形成MOS器件的阈值电压，降低了所形成MOS器件的响应速度。而且，在加厚MOS器件侧壁的同时，也增大了MOS器件的体积，不利于MOS器件尺寸的控制。
在公开号为CN101789447A的中国专利申请中可以发现更多关于现有技术的信息。
因此，提供一种MOS器件或MOS器件的形成方法，在减小所形成MOS器件尺寸的同时，避免MOS器件源区或漏区中掺杂离子向沟道区域扩散，提高所形成MOS器件的电学性能，成为目前亟待解决的问题之一。
发明内容
本发明解决的问题是提供一种MOS器件及其形成方法，避免源区或漏区中掺杂离子向沟道区域扩散而造成的MOS器件失效，提高所形成MOS器件的电学性能。
为解决上述问题，本发明提供了一种MOS器件的形成方法，包括：提供衬底；在所述衬底上形成栅极结构，所述栅极结构包括位于衬底上的栅介质层以及位于所述栅介质层上的栅极；形成覆盖所述栅极结构以及栅极结构两侧衬底的光刻胶层；图案化所述光刻胶层，形成暴露出衬底中重掺杂区域的图案化光刻胶层；以所述图案化光刻胶层为掩模，刻蚀所述衬底，在栅极结构两侧的衬底内形成凹槽；继续以所述图案化光刻胶层为掩模，对凹槽的底部和侧壁进行离子注入，形成反型区；去除所述图案化光刻胶层；在所述凹槽中形成重掺杂区，所述重掺杂区的掺杂离子与反型区的掺杂离子导电类型相反。
可选的，所述MOS器件为PMOS器件时，所述反型区的掺杂离子为N型导电类型，所述重掺杂区的掺杂离子为P型导电类型。
可选的，所述反型区的掺杂离子为砷离子、磷离子或锑离子，形成反型区时离子注入的能量小于或者等于10KeV，剂量为1E12～1E14cm-2，倾斜角度为0～45度。
可选的，所述重掺杂区的掺杂离子为硼离子或二氟化硼离子，形成重掺杂区时离子注入的能量为5～10KeV，剂量为5E13～3E15cm-2。
可选的，所述MOS器件为NMOS器件，所述反型区的掺杂离子为P型导电类型，所述重掺杂区的掺杂离子为N型导电类型。
可选的，所述反型区的掺杂离子为硼离子或二氟化硼离子，形成反型区时离子注入的能量小于或者等于10KeV，剂量为1E12～1E14cm-2，倾斜角度为0～45度。
可选的，所述重掺杂区的掺杂离子为砷离子、磷离子或锑离子，形成重掺杂区时离子注入的能量为5～100KeV，剂量为5E13～3E15cm-2。
可选的，形成反型区时分多步离子注入进行，每进行完一步离子注入，将所述MOS器件水平旋转一个角度。
可选的，形成凹槽的方法为干法刻蚀。
可选的，所述干法刻蚀为反应离子刻蚀法，刻蚀气体为含溴气体或含氯气体中的一种或多种。
可选的，形成凹槽的方法为湿法刻蚀。
可选的，所述湿法刻蚀的刻蚀溶液为氟化氢溶液、氢氧化钾溶液或四甲基氢氧化铵溶液。
可选的，在所述凹槽中形成重掺杂区的步骤包括：通过选择性外延生长工艺在所述凹槽内形成介质层；以所述栅极结构为掩模，对所述介质层进行离子注入，形成重掺杂区。
可选的，在所述凹槽中形成重掺杂区的步骤包括：通过选择性外延生长工艺在所述凹槽内形成介质层，同时，对所述介质层进行离子注入，形成重掺杂区。
可选的，在所述栅极结构形成之后，还包括：以所述栅极结构为掩模，对所述栅极结构两侧的衬底进行离子注入，形成轻掺杂区；在所述栅极结构两侧的衬底上形成侧墙。
相应的，本发明还提供了一种MOS器件，包括：衬底，所述衬底上具有栅极结构，所述栅极结构包括位于衬底上的栅介质层以及位于所述栅介质层上的栅极；重掺杂区，位于栅极结构两侧的衬底内；反型区，位于栅极结构两侧的衬底内，且包围所述重掺杂区的底部和侧壁，所述反型区的掺杂离子与所述重掺杂区的掺杂离子导电类型相反。
可选的，所述反型区的上表面与衬底上表面的距离为20nm～100nm。
可选的，所述MOS器件还包括：侧墙，位于所述栅极结构两侧的衬底上；轻掺杂区，位于所述侧墙下的衬底内。
与现有技术相比，本发明技术方案具有以下优点：
在形成MOS器件的重掺杂区前，在栅极结构两侧的衬底内形成凹槽，然后对凹槽的底部和侧壁进行离子注入，形成反型区，由于反型区将后续形成的重掺杂区包围，有效防止后续形成的重掺杂区中的掺杂离子向栅极结构下方的衬底扩散，避免因重掺杂区中掺杂离子扩散而造成的MOS器件失效，提高所形成MOS器件的电学性能。
另外，由于无需增加栅极结构两侧侧墙的厚度，能够有效减小MOS器件的串行电阻，提高MOS器件的电学性能；同时，还能够有效减小单个MOS器件的体积，利于MOS器件的尺寸控制。
附图说明
图1为本发明实施方式中MOS器件的结构示意图；
图2为本发明MOS器件的形成方法一实施方式的流程示意图；
图3～图11为本发明一个实施例中MOS器件的形成方法所形成MOS器件各阶段的剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述，随着MOS器件特征尺寸的不断减小，MOS器件源区与漏区间沟道宽度也随之减小，源区与漏区中的掺杂离子易向沟道区域扩散，导致源区与漏区穿通，最终导致MOS器件失效。而现有通过增加侧壁厚度来增大源区与漏区间沟道宽度的方法虽降低了MOS器件的源区与漏区穿通，但同时会导致所形成的MOS器件的串行电阻增大，导致MOS器件的阈值电压增大，所形成MOS器件的电学性能较差。而且，在增厚MOS器件侧壁的同时，也会增大MOS器件所占据的体积，不利于MOS器件特征尺寸的控制。
针对上述问题，发明人提供了MOS器件及其形成方法，在MOS器件的栅极结构形成后，形成覆盖栅极结构和栅极结构两侧衬底的图案化光刻胶层，并以图案化光刻胶层为掩模，对衬底进行刻蚀形成凹槽，以及在凹槽底部和侧壁进行离子注入，形成反型区，防止重掺杂区中掺杂离子向栅极结构下方的沟道区域扩散，避免重掺杂区(源区和漏区)之间发生穿通，提高MOS器件的电学性能。
参考图1，提供了一种MOS器件，包括：
衬底101，所述衬底101上具有栅极结构，所述栅极结构包括位于衬底101上的栅介质层107以及位于所述栅介质层107上的栅极109；
侧墙113，位于所述栅极结构两侧的衬底101上；
轻掺杂区105，位于所述侧墙113下的衬底101内；
重掺杂区119，位于侧墙213两侧的衬底101内；
反型区117，位于侧墙213两侧的衬底101内，且包围所述重掺杂区119的底部和侧壁，所述反型区117的掺杂离子与所述重掺杂区119的掺杂离子具有相反的导电类型。
在具体实施例中，所述反型区117的上表面与衬底101上表面的距离d1为20nm～100nm。
在其他实施例中，所述MOS器件还可包括覆盖所述栅极结构的位移间隙壁111，用于保护所述栅极109，避免所述栅极109受到后续刻蚀工艺的损伤。
参考图2，为本发明一实施例中MOS器件的形成方法的流程示意图，包括：
步骤S1，提供衬底；
步骤S2，在所述衬底上形成栅极结构，所述栅极结构包括位于衬底上的栅介质层以及位于所述栅介质层上的栅极；
步骤S3，以所述栅极结构为掩模，对所述栅极结构两侧的衬底进行离子注入，形成轻掺杂区；
步骤S4，在所述栅极结构两侧的衬底上形成侧墙；
步骤S5，形成覆盖所述栅极结构、侧墙以及侧墙两侧衬底的光刻胶层，并图案化所述光刻胶层，形成暴露出衬底中重掺杂区域的图案化光刻胶层；
步骤S6，以所述图案化光刻胶层为掩模，刻蚀所述衬底，在侧墙两侧的衬底内形成凹槽；
步骤S7，继续以所述图案化光刻胶层为掩模，对凹槽的底部和侧壁进行离子注入，形成反型区；
步骤S8，去除所述图案化光刻胶层；
步骤S9，在所述凹槽中形成重掺杂区，所述重掺杂区的掺杂离子与反型区的掺杂离子导电类型相反。
参考图3～图11，示出了本发明一实施例中MOS器件的形成方法所形成MOS器件各阶段的剖面结构示意图，结合图3～图11，通过具体实施例对本发明MOS器件的形成方法做进一步说明。
参考图3，提供衬底201。
具体地，所述衬底201可以是硅衬底、锗硅衬底或绝缘体上硅(SOI)，或本领域技术人员公知的其他半导体材料衬底。
本实施例中，所述衬底201为硅衬底。所述衬底201内形成有至少两个隔离结构203，所述隔离结构203用于器件之间相互隔离。所述隔离结构203为浅沟槽隔离结构(STI)或局部氧化结构(LOCOS)。所述隔离结构203之间的衬底201为MOS器件的有源区。
在其他实施例中，所述隔离结构203之间的衬底201内还形成有掺杂阱、沟道注入区或阈值电压注入区(图未示)。所述掺杂阱、沟道注入区或阈值电压注入区通过离子注入形成，所述掺杂阱、沟道注入区、阈值电压注入区的掺杂离子的类型与待形成的MOS器件的导电沟道类型有关，作为本领域技术人员的公知技术，在此不做详细的说明。
参考图4，在所述衬底201上形成栅极结构，所述栅极结构包括位于所述衬底201上的栅介质层207以及位于所述栅介质层207上的栅极209。
具体的，所述栅介质层207位于相邻的隔离结构203之间的衬底201上，所述栅介质层207的材质可以为氧化硅、氮氧化硅等，所述栅极209的材质可以为多晶硅。所述栅介质层207和栅极209的制作方法与现有技术相同，作为本领域技术人员的公知技术，在此不作赘述。
本实施例中，所述栅极结构外侧还覆盖有位移间隙壁211(offsetspacer)，所述位移间隙壁211可以通过对所述栅极209进行氧化工艺制作。所述位移间隙壁211用于保护所述栅极结构，避免所述栅极结构受到刻蚀工艺的损伤。
参考图5，以所述栅极结构为掩模，对所述栅极结构两侧的衬底201进行离子注入，形成轻掺杂区205。
本实施例中，所述轻掺杂区205中掺杂离子的导电类型与待形成的MOS器件的导电沟道有关。
具体地，当待形成的MOS器件为NMOS器件时，所述轻掺杂区205的掺杂离子的导电类型为N型，所述掺杂离子可以为磷离子、砷离子或锑离子，离子注入的能量范围为1～30KeV，剂量范围为1E13～2E15cm-2。当待形成的MOS器件为PMOS器件时，所述轻掺杂区205的掺杂离子的导电类型为P型，所述掺杂离子可以为硼离子或二氟化硼离子，离子注入的能量范围1～20KeV，剂量范围为1E13～2E15cm-2。
当要形成的MOS器件为NMOS器件时，作为一个实施例，所述轻掺杂区205的掺杂离子为磷离子，离子注入的能量范围为1～4KeV，剂量范围为4E14～2E15cm-2；作为又一个实施例，所述轻掺杂区205的掺杂离子为砷离子，离子注入的注入能量范围为6～10KeV，剂量范围为1E14～1E15cm-2。
当待形成的MOS器件为PMOS器件时，作为一个实施例，所述轻掺杂区205的掺杂离子为硼离子，离子注入的能量范围为2～5KeV，剂量范围为5E14～2E15cm-2。
在其他实施例中，在所述轻掺杂区205形成后，进行退火步骤，以激活所述轻掺杂区205内的掺杂离子。所述退火优选为快速热退火，但本发明不限于此。
参考图6，在所述栅极结构两侧的衬底201上形成侧墙213。
本实施例中，所述侧墙213可以为单层结构，其材质为氮化硅。
在其他实施例中，所述侧墙213还可以为多层结构，例如为氧化硅-氮化硅-氧化硅组成的ONO结构。
所述侧墙213的制作方法与现有技术相同，作为本领域技术人员的公知技术，在此不做详细的说明。
参考图7，形成覆盖所述栅极结构、侧墙213以及侧墙213两侧衬底201的光刻胶层214。
所述光刻胶层214的材质为现有工艺中任意类型的光刻胶，本发明并不限制光刻胶的类型。
参考图8，图案化所述光刻胶层214，形成暴露出衬底201中重掺杂区域的图案化光刻胶层216。
参考图9，以所述图案化光刻胶层216为掩模，刻蚀所述衬底201，形成凹槽215。
本实施例中，形成凹槽215的方法为干法刻蚀。所述干法刻蚀可以为反应离子刻蚀法，刻蚀气体为含溴气体或含氯气体中的一种或多种，如溴气(Br2)、溴化氢气体(HBr)、氯气(Cl2)或氯化氢气体(HCl)中的一种或多种。
在其他实施例中，形成凹槽215的方法为湿法刻蚀，所述湿法刻蚀的溶液为强酸性溶液或者强碱性溶液，如氟化氢溶液、氢氧化钾溶液或者四甲基氢氧化铵溶液。
本实施例中，所述凹槽215的深度d2为20nm～100nm，即所述凹槽215底面距衬底201上表面的距离为20nm～100nm。
参考图10，继续以所述图案化光刻胶层216为掩模，对凹槽215的底部和侧壁进行离子注入，形成反型区217。
本实施例中，当待形成的MOS器件为NMOS器件时，反型区217的掺杂离子为P型导电类型(即所述反型区217中掺杂离子的导电类型为P型)，所述反型区217的掺杂离子为硼离子或二氟化硼离子，形成所述反型区217时离子注入的能量小于或者等于10KeV，剂量为1E12～1E14cm-2，倾斜角度为0～45度。当待形成的MOS器件为PMOS器件时，反型区217的掺杂离子为N型导电类型，所述反型区217的掺杂离子为砷离子、磷离子或锑离子，形成反型区217时离子注入的能量小于或者等于10KeV，剂量为1E12～1E14cm-2，倾斜角度为0～45度。
本实施例中，形成所述反型区217时分成多步离子注入进行，每进行一步离子注入，将所述MOS器件水平旋转一个角度。
在一个实施例中，形成所述反型区217时分成四步离子注入进行，每进行一步离子注入，将所述MOS器件水平旋转90度，至对所述凹槽215底部和侧壁均进行离子注入。
在另一实施例中，形成所述反型区217时分成九步离子注入进行，每进行一步离子注入，将所述MOS器件水平旋转40度，至对所述凹槽215底部和侧壁均进行离子注入。
参考图11，在图10中所述凹槽215中形成重掺杂区219，所述重掺杂区219的掺杂离子与反型区217的掺杂离子导电类型相反。
其中，所述重掺杂区219用于作为MOS器件的源区或漏区。
本实施例中，当待形成的MOS器件为NMOS器件时，NMOS器件重掺杂区219的掺杂离子为N型导电类型，所述重掺杂区219的掺杂离子为砷离子、磷离子或锑离子，形成重掺杂区219时离子注入的能量范围为5～100KeV，剂量范围为5E13～3E15cm-2。当待形成的MOS器件为PMOS器件时，PMOS器件重掺杂区219的掺杂离子为P型导电类型，所述重掺杂区219的掺杂离子为硼离子或二氟化硼离子，形成重掺杂区219时离子注入的能量范围为5～10KeV，剂量范围为5E13～3E15cm-2。
本实施例中，在图10中所述凹槽215中形成重掺杂区219，包括：通过选择性外延生长(SEG，SelectiveEpitaxyGrowth)工艺在所述凹槽215内形成介质层；再以所述栅极结构和侧墙213为掩模，对所述介质层进行离子注入，形成重掺杂区219。
本实施例中，在图10中所述凹槽215中形成重掺杂区219之前，还包括：去除图案化光刻胶层216。具体的，去除图案化光刻胶层216的方法为灰化工艺。
在其他实施例中，在图10中所述凹槽215中形成重掺杂区219，包括：通过选择性外延生长工艺在所述凹槽215内形成介质层，同时，对所述介质层进行离子注入，形成重掺杂区219。
上述实施例中，在形成MOS器件的重掺杂区前，先形成覆盖栅极结构、侧墙以及侧墙两侧衬底的光刻胶层，再图案化所述光刻胶层，形成暴露出衬底中重掺杂区域的图案化光刻胶层，然后以图案化光刻胶层为掩模，刻蚀所述衬底形成凹槽，并对凹槽的底部和侧壁进行离子注入，形成反型区，所述反型区将重掺杂区包围，有效防止重掺杂区中的掺杂离子向栅极结构下方的衬底扩散，避免因重掺杂区中的掺杂离子扩散而造成MOS器件的源区与漏区发生击穿，提高所形成MOS器件的电学性能；同时，还能够有效减小单个MOS器件的体积，利于MOS器件的尺寸控制。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (15)
1.一种MOS器件的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成栅极结构，所述栅极结构包括位于衬底上的栅介质层以及位于所述栅介质层上的栅极；
形成覆盖所述栅极结构以及栅极结构两侧衬底的光刻胶层；
图案化所述光刻胶层，形成暴露出衬底中重掺杂区域的图案化光刻胶层；
以所述图案化光刻胶层为掩模，刻蚀所述衬底，在栅极结构两侧的衬底内形成凹槽；
继续以所述图案化光刻胶层为掩模，对凹槽的底部和侧壁进行离子注入，形成反型区；
去除所述图案化光刻胶层；
在所述凹槽中形成重掺杂区，所述重掺杂区的掺杂离子与反型区的掺杂离子导电类型相反。
2.如权利要求1所述的MOS器件的形成方法，其特征在于，所述MOS器件为PMOS器件时，所述反型区的掺杂离子为N型导电类型，所述重掺杂区的掺杂离子为P型导电类型。
3.如权利要求2所述的MOS器件的形成方法，其特征在于，所述反型区的掺杂离子为砷离子、磷离子或锑离子，形成反型区时离子注入的能量小于或者等于10KeV，剂量为1E12～1E14cm-2，倾斜角度为0～45度。
4.如权利要求2所述的MOS器件的形成方法，其特征在于，所述重掺杂区的掺杂离子为硼离子或二氟化硼离子，形成重掺杂区时离子注入的能量为5～10KeV，剂量为5E13～3E15cm-2。
5.如权利要求1所述的MOS器件的形成方法，其特征在于，所述MOS器件为NMOS器件，所述反型区的掺杂离子为P型导电类型，所述重掺杂区的掺杂离子为N型导电类型。
6.如权利要求5所述的MOS器件的形成方法，其特征在于，所述反型区的掺杂离子为硼离子或二氟化硼离子，形成反型区时离子注入的能量小于或者等于10KeV，剂量为1E12～1E14cm-2，倾斜角度为0～45度。
7.如权利要求5所述的MOS器件的形成方法，其特征在于，所述重掺杂区的掺杂离子为砷离子、磷离子或锑离子，形成重掺杂区时离子注入的能量为5～100KeV，剂量为5E13～3E15cm-2。
8.如权利要求3或6所述的MOS器件的形成方法，其特征在于，形成反型区时分多步离子注入进行，每进行完一步离子注入，将所述MOS器件水平旋转一个角度。
9.如权利要求1所述的MOS器件的形成方法，其特征在于，形成凹槽的方法为干法刻蚀。
10.如权利要求9所述的MOS器件的形成方法，其特征在于，所述干法刻蚀为反应离子刻蚀法，刻蚀气体为含溴气体或含氯气体中的一种或多种。
11.如权利要求1所述的MOS器件的形成方法，其特征在于，形成凹槽的方法为湿法刻蚀。
12.如权利要求11所述的MOS器件的形成方法，其特征在于，所述湿法刻蚀的刻蚀溶液为氟化氢溶液、氢氧化钾溶液或四甲基氢氧化铵溶液。
13.如权利要求1所述的MOS器件的形成方法，其特征在于，在所述凹槽中形成重掺杂区的步骤包括：
通过选择性外延生长工艺在所述凹槽内形成介质层；
以所述栅极结构为掩模，对所述介质层进行离子注入，形成重掺杂区。
14.如权利要求1所述的MOS器件的形成方法，其特征在于，在所述凹槽中形成重掺杂区的步骤包括：通过选择性外延生长工艺在所述凹槽内形成介质层，同时，对所述介质层进行离子注入，形成重掺杂区。
15.如权利要求1所述的MOS器件的形成方法，其特征在于，在所述栅极结构形成之后，还包括：
以所述栅极结构为掩模，对所述栅极结构两侧的衬底进行离子注入，形成轻掺杂区；
在所述栅极结构两侧的衬底上形成侧墙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210238234.0A CN103545206B (zh) | 2012-07-10 | 2012-07-10 | Mos器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210238234.0A CN103545206B (zh) | 2012-07-10 | 2012-07-10 | Mos器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103545206A CN103545206A (zh) | 2014-01-29 |
| CN103545206B true CN103545206B (zh) | 2016-01-06 |
Family
ID=49968555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210238234.0A Active CN103545206B (zh) | 2012-07-10 | 2012-07-10 | Mos器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103545206B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107039498A (zh) * | 2016-02-04 | 2017-08-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113555434A (zh) * | 2020-04-24 | 2021-10-26 | 格科微电子（上海）有限公司 | 具有多晶硅栅极的鳍式场效应晶体管开启电压的调整方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260264A (ja) * | 1995-12-27 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| CN1909242A (zh) * | 2005-08-03 | 2007-02-07 | 上海华虹Nec电子有限公司 | 高压mos器件及其工艺实现方法 |
| CN101894757A (zh) * | 2009-05-19 | 2010-11-24 | 中芯国际集成电路制造(上海)有限公司 | Mos管的制造方法 |
-
2012
- 2012-07-10 CN CN201210238234.0A patent/CN103545206B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260264A (ja) * | 1995-12-27 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| CN1909242A (zh) * | 2005-08-03 | 2007-02-07 | 上海华虹Nec电子有限公司 | 高压mos器件及其工艺实现方法 |
| CN101894757A (zh) * | 2009-05-19 | 2010-11-24 | 中芯国际集成电路制造(上海)有限公司 | Mos管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103545206A (zh) | 2014-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7981783B2 (en) | Semiconductor device and method for fabricating the same | |
| KR100442881B1 (ko) | 고전압 종형 디모스 트랜지스터 및 그 제조방법 | |
| KR20160012459A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100843879B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN109494191A (zh) | 半导体器件及其制备方法 | |
| JP2006319331A (ja) | 高電圧半導体装置及びその製造方法 | |
| US9768054B2 (en) | High voltage device with low Rdson | |
| CN103545206B (zh) | Mos器件及其形成方法 | |
| KR20060013110A (ko) | 반도체소자의 제조방법 | |
| CN106847682A (zh) | 一种半导体器件的制造方法 | |
| CN105470134A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| JP2011100913A (ja) | 半導体装置の製造方法 | |
| KR100811386B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100341182B1 (ko) | 반도체소자의 모스 트랜지스터 형성방법 | |
| KR100370128B1 (ko) | 반도체 소자의 제조방법 | |
| TW201838149A (zh) | 半導體裝置及其製造方法 | |
| CN105336611A (zh) | 一种FinFET器件的制作方法 | |
| CN104517840A (zh) | 一种半导体器件的制造方法 | |
| CN103531627B (zh) | 半导体器件及其制造方法 | |
| US8487360B2 (en) | Semiconductor memory devices with high gate coupling ratio and methods of manufacturing the same | |
| KR20060027525A (ko) | 함몰된 채널 영역을 갖는 반도체 소자의 제조방법 | |
| JP2006295174A (ja) | 半導体素子のソース／ドレイン領域形成方法 | |
| KR101145380B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100866704B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101052864B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |