CN102254949B - 绝缘体上硅mos晶体管结构 - Google Patents
绝缘体上硅mos晶体管结构 Download PDFInfo
- Publication number
- CN102254949B CN102254949B CN201110218147.4A CN201110218147A CN102254949B CN 102254949 B CN102254949 B CN 102254949B CN 201110218147 A CN201110218147 A CN 201110218147A CN 102254949 B CN102254949 B CN 102254949B
- Authority
- CN
- China
- Prior art keywords
- silicon
- channel isolation
- shallow channel
- isolation area
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000012212 insulator Substances 0.000 title claims abstract description 42
- 238000002955 isolation Methods 0.000 claims abstract description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 230000003071 parasitic effect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
根据本发明的绝缘体上硅MOS晶体管结构包括：背部栅极，布置在背部栅极上的体区氧化层、布置在体区氧化层上的硅片层；布置在硅片层中的第一浅沟槽隔离区、第二浅沟槽隔离区、以及有源区。其中，有源区包括源极区域S以及漏极区域。其中，在第一方向上，依次布置了第一浅沟槽隔离区的第一部分、第二浅沟槽隔离区的第一部分、有源区、第二浅沟槽隔离区的第二部分、第一浅沟槽隔离区的第二部分；并且在第二方向上，依次布置了漏极区域、沟道区域、源极区域。
Description
技术领域
本发明涉及半导体器件设计，更具体地说，本发明涉及一种绝缘体上硅的金属-氧化物-半导体(SOIMOS)晶体管结构。
背景技术
金属-氧化物-半导体(MOS)晶体管是一种现在常用的晶体管结构。
图1示出了根据现有技术的绝缘体上硅MOS晶体管的截面结构示意图，并且相应地图2示出了根据现有技术的绝缘体上硅MOS晶体管的立体结构示意图。其中，图1和图2相同的部分标有相同的参考标号。
如图1和图2所示，所关注的绝缘体上硅MOS晶体管结构包括背部栅极BG，布置在背部栅极BG上的体区氧化层BOX，布置在体区氧化层BOX上的顶层硅TS，布置在顶层硅TS中的浅沟槽隔离区STI，布置在顶层硅TS中的漏极区域D、源极区域S、另一浅沟槽隔离区VSTI和偏置区B；此外，绝缘体上硅MOS晶体管结构还包括布置在源极区域S和漏极区域D之间的一个栅极结构G。
但是，通常，现有技术的绝缘体上硅MOS晶体管在浅沟槽隔离(STI)的边缘处存在由于等离子体或栅极氧化物所引起的寄生晶体管。并且，绝缘体上硅(SOI)在顶部栅极以及背部栅极晶体管处均存在等离子体所引起的寄生晶体管泄漏，如图2的椭圆虚线框所示。
因此，提出了对图1和图2所示的绝缘体上硅MOS晶体管的各种改进，例如，图3示出了根据现有技术的改进的绝缘体上硅MOS晶体管的立体结构示意图。其中，采用了H型的栅极结构代替了传统的栅极结构G。
图3所示的改进结构能够去除栅极下方的浅沟槽隔离区域边缘，从而能够去除寄生晶体管。更具体地说，对于普通的CMOS边缘效应，可将MOS管看成一个表面沟道主晶体管和两个侧面边缘寄生晶体管的并联，导致亚阈值的双突起(double-hump)效应。在改进型的H型栅中，扩大了有源区面积，STI边缘远离源漏区，去除了边缘效应，使得源漏无法形成寄生晶体管。
但是，图3所示的改进结构的缺点在于，由于栅极电极变为H型，所以为了满足布线设计规则(图4示出了根据现有技术的改进的绝缘体上硅MOS晶体管的立体结构的布线形式。)，布线面积将大大增大，从而H型的栅极结构将花费很大的器件面积。
因此，希望能够提出一种以较小的器件尺寸花费去除寄生晶体管的技术方案。
发明内容
本发明的一个目的是提高一种以较小的器件尺寸花费去除寄生晶体管的绝缘体上硅MOS晶体管结构。
根据本发明的绝缘体上硅MOS晶体管结构包括：背部栅极，布置在背部栅极上的体区氧化层、布置在体区氧化层上的硅片层；所述绝缘体上硅MOS晶体管结构还包括：布置在硅片层中的第一浅沟槽隔离区、第二浅沟槽隔离区、以及有源区；其中，有源区包括源极区域S以及漏极区域。
优选地，在上述绝缘体上硅MOS晶体管结构中，在第一方向上，依次布置了第一浅沟槽隔离区的第一部分、第二浅沟槽隔离区的第一部分、有源区、第二浅沟槽隔离区的第二部分、第一浅沟槽隔离区的第二部分。
优选地，在上述绝缘体上硅MOS晶体管结构中，在第二方向上，依次布置了漏极区域、沟道区域、源极区域。
优选地，在上述绝缘体上硅MOS晶体管结构中，所述第一方向和所述第二方向垂直。
优选地，在上述绝缘体上硅MOS晶体管结构中，在第二方向上还布置了第二浅沟槽隔离区的第三部分以及偏执区域。
优选地，在上述绝缘体上硅MOS晶体管结构中，第一浅沟槽隔离区STI的厚度为1800A。
优选地，在上述绝缘体上硅MOS晶体管结构中，第二浅沟槽隔离区距离体区氧化层1200A。
优选地，在上述绝缘体上硅MOS晶体管结构中，第二浅沟槽隔离区的第一部分、第二浅沟槽隔离区的第二部分以及第二浅沟槽隔离区的第三部分连成整体。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示出了根据现有技术的绝缘体上硅MOS晶体管的截面结构示意图。
图2示出了根据现有技术的绝缘体上硅MOS晶体管的立体结构示意图。
图3示出了根据现有技术的改进的绝缘体上硅MOS晶体管的立体结构示意图。
图4示出了根据现有技术的改进的绝缘体上硅MOS晶体管的立体结构的布线形式。
图5示出了根据本发明实施例的绝缘体上硅MOS晶体管的立体结构示意图。
图6示出了根据本发明实施例的绝缘体上硅MOS晶体管的立体结构的布线形式。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图5示出了根据本发明实施例的绝缘体上硅MOS晶体管的立体结构示意图。
如图5所示，根据本发明实施例的绝缘体上硅MOS晶体管并未改变栅极结构G的形状，而是改进了整个器件的布局。
具体地说，如图5所示，根据本发明实施例的绝缘体上硅MOS晶体管包括：背部栅极BG，布置在背部栅极BG上的体区氧化层BOX、布置在体区氧化层BOX上的硅片层TS/PW。
并且，根据本发明实施例的绝缘体上硅MOS晶体管还包括：布置在硅片层TS/PW中的第一浅沟槽隔离区STI、第二浅沟槽隔离区VSTI、以及有源区(源极区域S，漏极区域D)。其中，有源区包括源极区域S以及漏极区域D。
其中，在第一方向上(附图5所示的横向上，即左右方向上)，依次布置了第一浅沟槽隔离区STI的第一部分、第二浅沟槽隔离区VSTI的第一部分、有源区、第二浅沟槽隔离区VSTI的第二部分、第一浅沟槽隔离区STI的第二部分。也就是说，有源区和第二浅沟槽隔离区VSTI布置在第一浅沟槽隔离区STI中间，并且有源区同时布置在第二浅沟槽隔离区VSTI中间。
此外，在第二方向上(与附图5所示的纸面垂直的方向上，其与左右方向垂直)，依次布置了漏极区域D、沟道区域(未标示)、源极区域S。
优选地，如图5所示，在第二方向上，还布置有第二浅沟槽隔离区VSTI的第三部分、以及偏置区域B。
如图5所示，第二浅沟槽隔离区VSTI的第一部分、第二浅沟槽隔离区VSTI的第二部分以及第二浅沟槽隔离区VSTI的第三部分连成整体。
并且，栅极区域(栅极电极)G位于沟道区域上。
其中，在硅片层TS/PW中，第一浅沟槽隔离区STI与体区氧化层BOX接触，而第二浅沟槽隔离区VSTI距离体区氧化层BOX一定距离D2，例如该距离D2为1200A。
并且，第一浅沟槽隔离区STI的厚度D1例如为1800A。可以这样理解，本实施例采用较浅的1800A的VSTI代替了图2所示的H型栅，不增加有源区表面面积，但减小了STI边缘面积。
更具体地说，图6示出了根据本发明实施例的绝缘体上硅MOS晶体管的立体结构的布线形式。可以看出，这样，可以在节省了器件面积的情况下消除寄生晶体管。即，通过采用上述结构，在背部栅极BG加压时，利用第二浅沟槽隔离区VSTI结构代替H-gate结构，减小边缘面积，抑制了背栅的边缘效应。如果将背部栅极BG考虑成导电沟道靠近背面，则因为第二浅沟槽隔离区VSTI没有蚀刻靠近背面的有源区，也可认为是去除了边缘效应。
并且，经测试发现，上述结构还能提高背部沟道阈值电压，并且可以降低体区氧化层BOX的厚度。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (7)
1.一种绝缘体上硅MOS晶体管结构，其特征在于包括：背部栅极，布置在背部栅极上的体区氧化层、布置在体区氧化层上的硅片层；
所述绝缘体上硅MOS晶体管结构还包括：布置在硅片层中的第一浅沟槽隔离区、第二浅沟槽隔离区、以及有源区；
其中，有源区包括源极区域S以及漏极区域，在第一方向上，依次布置了第一浅沟槽隔离区的第一部分、第二浅沟槽隔离区的第一部分、有源区、第二浅沟槽隔离区的第二部分、第一浅沟槽隔离区的第二部分。
2.根据权利要求1所述的绝缘体上硅MOS晶体管结构，其特征在于，在第二方向上，依次布置了漏极区域、沟道区域、源极区域。
3.根据权利要求2所述的绝缘体上硅MOS晶体管结构，其特征在于，所述第一方向和所述第二方向垂直。
4.根据权利要求1所述的绝缘体上硅MOS晶体管结构，其特征在于，在第二方向上还布置了第二浅沟槽隔离区的第三部分以及偏执区域。
5.根据权利要求1所述的绝缘体上硅MOS晶体管结构，其特征在于，第一浅沟槽隔离区STI的厚度为
6.根据权利要求1所述的绝缘体上硅MOS晶体管结构，其特征在于，第二浅沟槽隔离区距离体区氧化层的距离
7.根据权利要求1所述的绝缘体上硅MOS晶体管结构，其特征在于，第二浅沟槽隔离区的第一部分、第二浅沟槽隔离区的第二部分以及第二浅沟槽隔离区的第三部分连成整体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110218147.4A CN102254949B (zh) | 2011-08-01 | 2011-08-01 | 绝缘体上硅mos晶体管结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110218147.4A CN102254949B (zh) | 2011-08-01 | 2011-08-01 | 绝缘体上硅mos晶体管结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102254949A CN102254949A (zh) | 2011-11-23 |
| CN102254949B true CN102254949B (zh) | 2016-06-29 |
Family
ID=44982072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110218147.4A Active CN102254949B (zh) | 2011-08-01 | 2011-08-01 | 绝缘体上硅mos晶体管结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102254949B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102437179B (zh) * | 2011-12-07 | 2014-03-26 | 中国科学院上海微系统与信息技术研究所 | 一种抗总剂量辐射加固深亚微米器件的版图结构 |
| CN112054061B (zh) * | 2020-08-25 | 2024-04-05 | 中国科学院微电子研究所 | 一种部分耗尽绝缘体上硅的体接触结构及其制作方法 |
| CN116072703B (zh) * | 2023-01-28 | 2023-06-13 | 合肥晶合集成电路股份有限公司 | 一种半导体器件及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6599813B2 (en) * | 2001-06-29 | 2003-07-29 | International Business Machines Corporation | Method of forming shallow trench isolation for thin silicon-on-insulator substrates |
| US7666721B2 (en) * | 2006-03-15 | 2010-02-23 | International Business Machines Corporation | SOI substrates and SOI devices, and methods for forming the same |
| US7732287B2 (en) * | 2006-05-02 | 2010-06-08 | Honeywell International Inc. | Method of forming a body-tie |
| US8293616B2 (en) * | 2009-02-24 | 2012-10-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of fabrication of semiconductor devices with low capacitance |
| US8492838B2 (en) * | 2009-11-16 | 2013-07-23 | International Business Machines Corporation | Isolation structures for SOI devices with ultrathin SOI and ultrathin box |
-
2011
- 2011-08-01 CN CN201110218147.4A patent/CN102254949B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102254949A (zh) | 2011-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20130153999A1 (en) | Trench gate mosfet device | |
| WO2012094780A8 (zh) | Soi横向mosfet器件和集成电路 | |
| TW200742073A (en) | Strained silicon MOS device with box layer between the source and drain regions | |
| GB201217771D0 (en) | Finfet parasitic capacitance reduction using air gap | |
| US9373714B2 (en) | Extended-drain MOS transistor in a thin film on insulator | |
| TW201613111A (en) | Semiconductor device and manufacturing method thereof | |
| US20120193707A1 (en) | High voltage multigate device and manufacturing method thereof | |
| EP2428986A3 (en) | Reducing transistor junction capacitance by recessing drain and source regions | |
| TW200737515A (en) | Semiconductor device with increased channel area and decreased leakage current | |
| US20150249124A1 (en) | Semiconductor device and associated fabrication method | |
| TW200725812A (en) | Semiconductor device having vertical-type channel and method for fabricating the same | |
| US9093492B2 (en) | Diode structure compatible with FinFET process | |
| JP6618615B2 (ja) | 横方向拡散金属酸化物半導体電界効果トランジスタ | |
| US20130056824A1 (en) | Semiconductor device and manufacturing method for the same | |
| US9620640B2 (en) | Body-contact metal-oxide-semiconductor field effect transistor device | |
| SG2014004154A (en) | Silicon-on-insulator integrated circuits with local oxidation of silicon and methods for fabricating the same | |
| CN102254949B (zh) | 绝缘体上硅mos晶体管结构 | |
| GB2486601A (en) | Split level shallow trench isolation for area efficient body contacts in soi mosfets | |
| TWI689046B (zh) | 半導體記憶裝置及其製造方法 | |
| WO2009072192A1 (ja) | 半導体装置 | |
| US9564436B2 (en) | Semiconductor device | |
| CN204257647U (zh) | 半导体器件 | |
| WO2012106834A8 (en) | Semiconductor device and related fabrication methods | |
| US20120261752A1 (en) | Power ldmos device and high voltage device | |
| CN108417642B (zh) | 结型场效应晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140430 |
|
| C10 | Entry into substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140430 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corp. Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant before: Grace Semiconductor Manufacturing Corp. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |