CN101510528B - 金属氧化物半导体p-n结二极管结构及其制作方法 - Google Patents
金属氧化物半导体p-n结二极管结构及其制作方法 Download PDFInfo
- Publication number
- CN101510528B CN101510528B CN2009101325654A CN200910132565A CN101510528B CN 101510528 B CN101510528 B CN 101510528B CN 2009101325654 A CN2009101325654 A CN 2009101325654A CN 200910132565 A CN200910132565 A CN 200910132565A CN 101510528 B CN101510528 B CN 101510528B
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist
- metal
- irrigation canals
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 27
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 47
- 239000002184 metal Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 42
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 42
- 230000008569 process Effects 0.000 claims abstract description 23
- 238000005468 ion implantation Methods 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 98
- 230000002262 irrigation Effects 0.000 claims description 50
- 238000003973 irrigation Methods 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 49
- 238000002347 injection Methods 0.000 claims description 39
- 239000007924 injection Substances 0.000 claims description 39
- 238000005516 engineering process Methods 0.000 claims description 38
- 238000010276 construction Methods 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 239000013047 polymeric layer Substances 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000005121 nitriding Methods 0.000 claims description 2
- 229920000642 polymer Polymers 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 150000002739 metals Chemical class 0.000 claims 1
- 230000036632 reaction speed Effects 0.000 abstract description 7
- 238000001259 photo etching Methods 0.000 abstract description 6
- 150000002500 ions Chemical class 0.000 description 13
- 238000011084 recovery Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- -1 boron ion Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005755 formation reaction Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
一种金属氧化物半导体P-N结二极管结构及其制作方法，该方法包含步骤：提供一基板；于基板上形成一第一掩模层；进行第一光刻蚀刻工艺，于基板上形成一沟渠结构；于沟渠结构内进行第一离子注入工艺；进行一第二光刻蚀刻工艺，形成一侧壁结构；于沟渠结构的底部与该侧壁结构上形成一第二掩模层；进行第三光刻蚀刻工艺，于沟渠结构中形成一栅极结构；于沟渠结构内进行一第二离子注入工艺；于去除光致抗蚀剂后在该沟渠结构内进行一第三离子注入工艺；进行一蚀刻工艺；于所得结构的表面上形成一金属层；以及进行一第四光刻蚀刻工艺，去除掉部分金属层。该二极管元件反应速度快，正向导通压降值低，反向偏压漏电流小。
Description
技术领域
本发明涉及一种金属氧化物半导体P-N结二极管结构及其制作方法，尤其涉及具有较低漏电流、较低正向导通压降值(VF)、较高反向耐电压值与低反向回复时间特性的一种金属氧化物半导体P-N结二极管结构。
背景技术
萧基二极管为以电子作为载流子的单极性元件，其特性为速度快与正向导通压降值(VF)低，但反向偏压漏电流则较大(与金属功函数及半导体掺杂浓度所造成的萧基势垒值有关)。而P-N二极管，为一种双载流子元件，传导电流量大。但元件的正向操作压降值(VF)一般比萧基二极管高，且因空穴载流子的作用使P-N二极管反应速度较慢，反向回复时间较长。
关于沟渠式的萧基势垒二极管装置，其代表性前述申请可参阅1994年的美国专利，第5,365,102号提案名称SCHOTTKY BARRIER RECTIFIERWITH MOS TRENCH所揭示的元件结构为代表。请参阅图1(a)～图1(f)所示，其制作方法主要包括步骤：首先，如图1(a)所示，提供基板11与已长好的N-型外延层(epitaxial layer)12，于其上成长垫氧化层13，以降低后续氮化硅掩模层沉积的应力，接着成长掩模氮化硅层(mask nitride)15。而后如图1(b)所示，于掩模氮化硅层15上形成光致抗蚀剂层17后进行光刻工艺及蚀刻工艺，以移除部分掩模氮化硅层15，垫氧化层13及N-外延层12，形成沟渠的结构20。之后，如图1(c)所示，成长热氧化层16于沟渠的侧壁及底部。如图1(d)所示，移除掩模化硅层15及垫氧化层13。接着如图1(e)所示，镀上阳极金属层18，而后进行阳极金属的光刻与蚀刻工艺，金属层18与平台14的源极为萧基结。最后，进行晶背研磨与晶背阴极金属电极19的工艺，如图1(f)所示。到此，即完成晶片部分的工艺。
由上述的工艺方法制作的沟渠式萧基二极管(Trench MOS BarrierSchottky Rectifier；TMBR)，具有极低的正向导通压降值(VF)，但反向漏电流则会相对提高。若要有较低的漏电流，其中一个方法是选择功函数较高的金属。如此，又会拉高萧基二极管的正向导通压降值(VF)。因此，对萧基二极管而言，这两者实为鱼与熊掌，难以兼得。此外，另一种方法为加深基板中沟渠的深度，以增长反向夹止通道的长度，来抑制漏电流。但此方式不利于高电压元件的制作，因其须使用更厚的N型外延层来增加反向耐压能力。因此，往高电压的萧基二极管元件发展时，似有某种瓶颈存在。高压的萧基二极管较难制作，当在搜寻目前市面量产的萧基二极管元件时，所看到的最高反向电压的产品为600伏特。而其实际为2个300伏特的沟渠式萧基二极管串联而成，且元件的正向导通压降值(VF)也较高。如何设计元件以达到具有较高的反向耐电压(如600伏特以上)，较低的正向导通压降值(VF)，较低的反向漏电流与较低的反向回复时间(Reverse Recovery Time；tRR)，即指具有较快的反应速度，实为一大挑战。在此，回归到平面式P-N结元件的设计，以达成高耐压的特性，并搭配金属氧化物半导体N型通道元件及P-N结位置的调整，来降低反向回复时间，增加反应速度与降低正向导通压降值(VF)，借此使元件有接近萧基二极管所具有的优点，并有较低的漏电流。
发明内容
本发明所提供的金属氧化物半导体P-N结二极管结构及其制作方法，其在元件的结构设计上，为金属氧化物半导体N型通道结构与P-N结二极管共构。借由此种结构设计，当元件于正向偏压操作时为金属氧化物半导体N型通道与P-N面二极管并联，具有接近萧基二极管的反应速度快与正向导通压降值(VF)低的特性。而于反向偏压操作时，P-N结二极管耗尽区对漏电的压抑与N型通道关闭的行为，使元件具有非常低的漏电流。因此，使元件有接近萧基二极管的优点。即为具有反应速度快，正向导通压降值(VF)值低，然后又有反向偏压漏电流小，等特性的二极管元件。
为完成上述结构，本发明所述的制作方法至少包含下列步骤：提供一基板；于该基板上形成一第一掩模层；对该基板进行一第一光刻蚀刻工艺，进而去除部分该第一掩模层并于该基板上形成一沟渠结构；于该第一沟渠结构内进行一第一离子注入工艺，进而于该基板上形成一第一深度注入区域；对该基板进行一第二光刻蚀刻工艺，进而去除部分该第一掩模层以形成一侧壁结构；于该沟渠结构的底部与该侧壁结构上形成一第二掩模层；对该基板进行一第三光刻蚀刻工艺，进而于该沟渠结构中形成一栅极结构；于该沟渠结构内进行一第二离子注入工艺，进而于该基板上形成相邻于该第一深度注入区域的一第二深度注入区域；于去除光致抗蚀剂后在该沟渠结构内进行一第三离子注入工艺，进而于该基板上形成相邻于该第二深度注入区域的一第三深度注入区域；进行一蚀刻工艺，进而去除部分该第二掩模层；于该沟渠结构的底部、该栅极结构的表面与该侧壁结构上形成一金属层；以及对该基板进行一第四光刻蚀刻工艺，进而去除掉部分该金属层。
本发明所述的金属氧化物半导体P-N结二极管结构至少包含：一基板；一沟渠结构，形成于该基板上方；一栅极结构，形成于该沟渠结构内并突出于该沟渠结构的表面；一侧壁结构，突出于该沟渠结构的表面并位于该栅极结构之侧；一金属层，形成于该沟渠结构的表面、该栅极结构的表面与该侧壁结构上；以及一离子注入区域，以多个深浅不同的区域形成于该基板中，且该离子注入区域相邻于该栅极结构，且该离子注入区域与该金属层形成一欧姆结。
本发明的二极管元件具有反应速度快，正向导通压降值低，然后又有反向偏压漏电流小等特性。
附图说明
本发明借由下列附图及说明，得到一更深入的了解：
图1(a)～图1(f)，其为美国专利第5,365,102号所揭示的沟渠式的萧基势垒二极管装置制作方法示意图。
图2，其为本发明为改善公知技术手段的缺点所发展出一金属氧化物半导体P-N结二极管结构的优选实施例示意图。
图3(a)～图3(q)，其为本发明为改善公知技术手段的缺点所发展出的金属氧化物半导体P-N结二极管结构制作流程示意图。
其中，附图标记说明如下：
11基板 12N-型外延层
13垫氧化层 14平台
15掩模氮化硅层 16热氧化层
17光致抗蚀剂层 18阳极金属层
19阴极金属电极 20沟渠结构
2萧基二极管 21基板
22沟渠结构 23栅极结构
24侧壁结构 25金属层
26离子注入区域
211高掺杂浓度N型硅基板
212低掺杂浓度N型外延层 2120表面
251第一金属层 252第二金属层
261第一深度注入区域 262第二深度注入区域
263第三深度注入区域 2620表面
201第一掩模层 202第二掩模层
2011、2012、2013光致抗蚀剂层
2001、2002、2003光致抗蚀剂图形 202第一氧化层
2022聚合物层 2023第二氧化层
具体实施方式
请参见图2，其为本发明为改善公知技术手段的缺点所发展出一金属氧化物半导体P-N结二极管结构的优选实施例示意图。从图中我们可以清楚的看出该金属氧化物半导体P-N结二极管2结构主要包含有一基板21、沟渠结构22、一栅极结构23、一侧壁结构24、一金属层25以及一离子注入区域26，其中该基板21由一高掺杂浓度N型硅基板(N+硅基板)211与一低掺杂浓度N型外延层(N-外延层)212所构成，该沟渠结构22形成于该基板21的上方，该栅极结构23形成于该沟渠结构22内并突出于该低掺杂浓度N型外延层212的表面2120，该侧壁结构24突出于该基板21的表面并位于该栅极结构23之侧，该金属层25形成于该沟渠结构22的表面、该栅极结构23的表面与该侧壁结构24上，与该离子注入区域26，而该金属层25与该离子注入区域262的表面2620接合处则为欧姆结，且其是以多个深浅不同的区域形成于该基板21中，且该离子注入区域26相邻于该栅极结构23。
承接上述的技术说明，本发明所述的金属氧化物半导体P-N结二极管结构2所包含的该侧壁结构24由一氧化物材质所完成，该金属层25包含一第一金属层251与一第二金属层252，其中该第一金属层251形成于该沟渠结构22的表面、该栅极结构23的表面与该侧壁结构24上，其是以一钛金属(Ti)或氮化钛(TiN)所完成，而该离子注入区域26形成于该低掺杂浓度N型外延层212中的一种P型传导类型材质，且该离子注入区域26由一第一深度注入区域261与一第二深度注入区域262所构成，以及由该第一深度注入区域261、该第二深度注入区域262与一第三深度注入区域263所构成。
请参见图3(a)～图3(t)，其为本发明为改善公知技术手段的缺点所发展出的金属氧化物半导体P-N结二极管结构制作流程示意图。从图中我们可以清楚的看出，首先，提供一基板21(如图3(a)所示)，该基板21为一高掺杂浓度N型硅基板211(N+硅基板)与一低掺杂浓度N型外延层212(N-外延层)所构成；如图3(b)所示，通过一氧化工艺于该基板21上形成一第一掩模层201(氧化层)；于该第一掩模层201上形成一光致抗蚀剂层2011(如图3(c)所示)；于该光致抗蚀剂层2011上定义出一光致抗蚀剂图形2001(如图3(d)所示)；根据该光致抗蚀剂图形2001对该第一掩模层201进行蚀刻并在去除剩余的该光致抗蚀剂层2011后而于该基板21中形成一沟渠结构22(如图3(e)所示)；然后于该沟渠结构22内进行一第一离子注入工艺，进而于该低掺杂浓度N型外延层212中形成一第一深度注入区域261(如图3(f)所示)；于该第一掩模层201上形成一光致抗蚀剂层2012(如图3(g)所示)；于该光致抗蚀剂层2012上定义出一光致抗蚀剂图形2002(如图3(h)所示)；根据该光致抗蚀剂图形2002对该基板21进行蚀刻并去除剩余的该光致抗蚀剂层2012后而于该基板21上形成一侧壁结构24(如图3(i)所示)；于该沟渠结构22的底部与该侧壁结构24上形成一第二掩模层202(如图3(j)所示)；于该第二掩模层202上形成一光致抗蚀剂层2013(如图3(k)所示)；于该光致抗蚀剂层2013上定义出一光致抗蚀剂图形2003(如图3(l)所示)；根据该光致抗蚀剂图形2003对该基板21进行蚀刻后而于该沟渠结构22内形成一栅极结构23(如图3(m)所示)；于该沟渠结构22内进行一第二离子注入工艺，进而于该低掺杂浓度N型外延层212中形成相邻于该第一深度注入区域261的一第二深度注入区域262(如图3(n)所示)；移除剩余该光致抗蚀剂层2013后再于该沟渠结构22内进行一第三离子注入工艺，进而于该该低掺杂浓度N型外延层212中形成相邻于该第二深度注入区域262的一第三深度注入区域263(如图3(o)所示)；对该基板21进行一干式蚀刻工艺，进而将部分该第二掩模层202去除(如图3(p)所示)；于该沟渠结构22的底部、该栅极结构23的表面与该侧壁结构24上形成一金属层25(如图3(q)所示)；对该金属层25进行一光刻蚀刻工艺，以去除部分该金属层25，进而完成如图2所示的金属氧化物半导体P-N结二极管结构2。
承接上述的技术说明，在图3(f)、图3(n)、图3(o)所示的步骤中所形成的该第一深度注入区域261、该第二深度注入区域262与该第三注入区域263为一P型传导类型半导体材质，此外，于该沟渠结构22内进行该第一离子注入工艺将硼离子注入到该低掺杂浓度N型外延层212，再配合一热退火工艺后形成该第一深度注入区域261，而该第二离子注入工艺是以一深层离子注入的方式将硼离子注入，该第三离子注入是以一浅层离子注入的方式将硼离子注入，最后再配合一快速热退火工艺后形成该第二深度注入区域262与该第三深度注入区域263。在图3(j)所示的步骤中，该第二掩模层202的形成方式为：于该沟渠结构22的底部、该侧壁结构24上形成一第一氧化层2021(即栅极氧化层)；以一化学气相沉积法(chemical vapor deposition，简称CVD)于该第一氧化层2021上形成一聚合物层2022，然后进行一聚合物氧化工艺，进而使部分该聚合物层氧化而形成一第二氧化层2023。而在图3(m)所示的步骤中，该蚀刻工艺为对该第二氧化层2023进行一湿式蚀刻，而对该聚合物层2022进行一干式蚀刻，进而完成该栅极结构23的构形。在图3(p)所示的步骤中，为将该第二掩模层202所包含的部分该第一氧化层2021与该第二氧化层2023去除，进而露出该第一深度注入区域261与该第二深度注入区域262。在图3(q)所示的步骤中，该金属层25包含有该第一金属层251与该第二金属层252，其中该第一金属层251形成于该沟渠结构22的底面、该侧壁结构24上后进行一快速氮化工艺(Rapid Thermal Nitridation，简称RTN)，进而使得该第一金属层251能完全的接着于该沟渠结构22的底面、该侧壁结构24上，另外，于该沟渠结构22的底部与该侧壁结构24上形成该金属层25后进行一热融合工艺(Sintering)，进而使得该金属层25能够更密合于该沟渠结构22的底部、该栅极结构23的表面侧壁结构24上。
综合以上技术说明，我们可以清楚的了解到，相较于公知的萧基二极管结构，利用本发明所述的制作方法所完成的金属氧化物半导体P-N结二极管结构具有低反向电压漏电流，低正向导通压降值(VF)，高反向耐电压值，与低反向回复时间特性，如此一来，本发明所述的金属氧化物半导体P-N结二极管结构有效的解决了先前技术中所产生的缺点，进而完成发展本发明的最主要的目的。
而本发明得由本领域普通技术人员可做出各种修改，然而均不脱离如所附的权利要求所欲保护的范围。
Claims (8)
1.一种金属氧化物半导体P-N结二极管制作方法，该方法至少包含下列步骤：
提供一基板；
于该基板上形成一第一掩模层；
对该基板进行一第一光刻蚀刻工艺，进而去除部分该第一掩模层并于该基板上形成一沟渠结构；
于该第一沟渠结构内进行一第一离子注入工艺，进而于该基板上形成一第一深度注入区域；
对该基板进行一第二光刻蚀刻工艺，进而去除部分该第一掩模层以形成一侧壁结构；
于该沟渠结构的底部与该侧壁结构上形成一第二掩模层；
对该基板进行一第三光刻蚀刻工艺，进而于该沟渠结构中形成一栅极结构；
于该沟渠结构内进行一第二离子注入工艺，进而于该基板上形成相邻于该第一深度注入区域的一第二深度注入区域；
于光致抗蚀剂去除后，于该沟渠结构内进行一第三离子注入工艺，进而于该基板上形成相邻于该第二深度注入区域的一第三深度注入区域；
进行一蚀刻工艺，进而去除部分该第二掩模层；
于该沟渠结构的底部、该栅极结构的表面与该侧壁结构上形成一金属层；以及
对该基板进行一第四光刻蚀刻工艺，进而去除掉部分该金属层。
2.如权利要求1所述的金属氧化物半导体P-N结二极管制作方法，其中，该基板为一高掺杂浓度N型硅基板与一低掺杂浓度N型外延层所构成；该第一掩模层通过一氧化工艺所完成；该第一离子注入工艺为在该基板所包含的该低掺杂浓度N型外延层中形成P型传导类型的该第一深度注入区域，且该第一深度注入区域是用硼离子注入并配合进行一热退火工艺后形成；且该第二掩模层包含有一第一氧化层、一聚合物层与一第二氧化层，该第一氧化层形成于该沟渠结构的底部与侧壁，并以一化学气相沉积法于该第一氧化层上形成该聚合物层，以及，进行一聚合物氧化工艺，进而使部分该聚合物层氧化而形成该第二氧化层。
3.如权利要求2所述的金属氧化物半导体P-N结二极管制作方法，其中该第一光刻蚀刻工艺于该第一掩模层上形成一第一光致抗蚀剂层，于该第一光致抗蚀剂层上定义出一第一光致抗蚀剂图形，根据该第一光致抗蚀剂图形对该第一掩模层进行蚀刻而形成该沟渠结构，以及去除该第一光致抗蚀剂层；该第二光刻蚀刻工艺于该第一掩模层与该沟渠结构上形成一第二光致抗蚀剂层，于该第二光致抗蚀剂层上定义出一第二光致抗蚀剂图形，根据该第二光致抗蚀剂图形对该第一掩模层进行蚀刻，进而去除部分该第一掩模层以形成该侧壁结构，以及去除该第二光致抗蚀剂层；该第三光刻蚀刻工艺于该第二氧化层上形成一第三光致抗蚀剂层，于该第三光致抗蚀剂层上定义出一第三光致抗蚀剂图形，根据该第三光致抗蚀剂图形对该第二氧化层与该聚合物层进行一湿式蚀刻与一干式蚀刻，进而于该沟渠结构中形成该栅极结构，以及去除该第三光致抗蚀剂层；且该第四光刻蚀刻工艺于该金属层上形成一第四光致抗蚀剂层，于该第四光致抗蚀剂层上定义出一第四光致抗蚀剂图形，根据该第四光致抗蚀剂图形对该金属层进行蚀刻，进而去除部分该金属层，以及去除该第四光致抗蚀剂层。
4.如权利要求3所述的金属氧化物半导体P-N结二极管制作方法，其中去除掉部分该第二掩模层的步骤为利用一干式蚀刻工艺将该第二掩模层所包含的部分该第一氧化层与该第二氧化层去除，进而露出该第一深度注入区域与该第二深度注入区域。
5.如权利要求1所述的金属氧化物半导体P-N结二极管制作方法，其中该第二离子注入是以一深层离子注入的方式将硼离子注入，而该第三离子注入是以一浅层离子注入的方式将硼离子注入，并配合一快速热退火工艺后形成该第二深度注入区域与该第三深度注入区域。
6.如权利要求1所述的金属氧化物半导体P-N结二极管制作方法，其中该金属层包含：
一第一金属层，形成于该沟渠结构的底部、该栅极结构的表面与该侧壁结构上，其是以一钛金属或氮化钛所完成；以及
一第二金属层，形成于该第一金属层上，其是以一铝金属或其他金属所完成。
7.如权利要求6所述的金属氧化物半导体P-N结二极管制作方法，其中该第一金属层形成于该沟渠结构的底部、该栅极结构的表面与该侧壁结构上后进行一快速氮化工艺，进而使得该第一金属层能完全的接着于该沟渠结构的底面、该栅极结构的表面与该侧壁结构上。
8.如权利要求1所述的金属氧化物半导体P-N结二极管制作方法，包含下列步骤：
对该基板进行一热融合工艺，进而使得该金属层能够更密合于该沟渠结构的底面、该栅极结构的表面与侧壁结构上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101325654A CN101510528B (zh) | 2009-04-02 | 2009-04-02 | 金属氧化物半导体p-n结二极管结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101325654A CN101510528B (zh) | 2009-04-02 | 2009-04-02 | 金属氧化物半导体p-n结二极管结构及其制作方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110221706.7A Division CN102254934B (zh) | 2009-04-02 | 2009-04-02 | 金属氧化物半导体p-n结二极管结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101510528A CN101510528A (zh) | 2009-08-19 |
| CN101510528B true CN101510528B (zh) | 2011-09-28 |
Family
ID=41002865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101325654A Active CN101510528B (zh) | 2009-04-02 | 2009-04-02 | 金属氧化物半导体p-n结二极管结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101510528B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6404033B1 (en) * | 1999-04-01 | 2002-06-11 | Apd Semiconductor, Inc. | Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication |
| CN1366710A (zh) * | 2000-04-06 | 2002-08-28 | Apd半导体公司 | 制备功率整流器装置以改变操作参数的方法及其制得的装置 |
| CN1485909A (zh) * | 2002-08-21 | 2004-03-31 | �Ҵ���˾ | 改进微电子电路的性能的方法 |
| CN1577753A (zh) * | 2003-07-26 | 2005-02-09 | 海力士半导体有限公司 | 制造半导体器件的栅电极的方法 |
| CN1669145A (zh) * | 2002-05-16 | 2005-09-14 | 斯平内克半导体股份有限公司 | 肖特基壁垒cmos器件及其方法 |
-
2009
- 2009-04-02 CN CN2009101325654A patent/CN101510528B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6404033B1 (en) * | 1999-04-01 | 2002-06-11 | Apd Semiconductor, Inc. | Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication |
| CN1366710A (zh) * | 2000-04-06 | 2002-08-28 | Apd半导体公司 | 制备功率整流器装置以改变操作参数的方法及其制得的装置 |
| CN1669145A (zh) * | 2002-05-16 | 2005-09-14 | 斯平内克半导体股份有限公司 | 肖特基壁垒cmos器件及其方法 |
| CN1485909A (zh) * | 2002-08-21 | 2004-03-31 | �Ҵ���˾ | 改进微电子电路的性能的方法 |
| CN1577753A (zh) * | 2003-07-26 | 2005-02-09 | 海力士半导体有限公司 | 制造半导体器件的栅电极的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101510528A (zh) | 2009-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101151732B (zh) | 包括功率二极管的集成电路 | |
| CN102629623B (zh) | 包含宽沟渠终端结构的半导体元件 | |
| US7514751B2 (en) | SiGe DIAC ESD protection structure | |
| CN102254944A (zh) | 一种沟槽mosfet功率整流器件及制造方法 | |
| TWI381455B (zh) | 金氧半ｐ－ｎ接面二極體結構及其製作方法 | |
| CN109509795B (zh) | 一种具有复合沟槽结构的碳化硅肖特基器件及其制造方法 | |
| CN105789331A (zh) | 半导体整流器件及其制作方法 | |
| CN103208529A (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
| CN114628494A (zh) | 一种新型超级浮动结碳化硅功率器件及其制备方法 | |
| CN109904152A (zh) | 集成肖特基二极管的沟槽mosfet的制备方法 | |
| CN104241363B (zh) | 沟渠式mos整流元件及其制造方法 | |
| CN101533804B (zh) | 金属氧化物半导体p-n结萧基二极管结构及其制作方法 | |
| CN101510528B (zh) | 金属氧化物半导体p-n结二极管结构及其制作方法 | |
| CN104733526A (zh) | 沟渠式金氧半p-n接面二极管结构及其制作方法 | |
| CN106611798A (zh) | 一种n型碳化硅半导体肖特基二极管结构 | |
| CN103094100B (zh) | 一种形成肖特基二极管的方法 | |
| CN101789400A (zh) | 一种半导体整流器件的制造方法及所得器件 | |
| CN206059399U (zh) | 一种沟槽肖特基二极管 | |
| CN109119473A (zh) | 一种晶体管及其制作方法 | |
| CN105762198A (zh) | 沟槽式快恢复二极管及其制备方法 | |
| CN102254934A (zh) | 金属氧化物半导体p-n结二极管结构 | |
| CN210607276U (zh) | 一种基于肖特基结构的沟槽式功率器件 | |
| CN104241283B (zh) | 双沟渠式整流器及其制造方法 | |
| CN102254819B (zh) | 低栅容金属氧化物半导体p-n 结二极管结构及其制作方法 | |
| TWI532193B (zh) | 溝渠式金氧半p-n接面二極體結構及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CI01 | Publication of corrected invention patent application |
Correction item: Manual, drawings, abstract, drawings Correct: Correct False: Error Number: 39 Volume: 27 |
|
| CI02 | Correction of invention patent application |
Correction item: Manual, drawings, abstract, drawings Correct: Correct False: Error Number: 39 Page: Description Volume: 27 |
|
| ERR | Gazette correction |
Free format text: CORRECT: FIGURE OF DESCRIPTION FIGURE OF ABSTRACT; FROM: ERROR TO: CORRECT |