JP4810776B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4810776B2 JP4810776B2 JP2001236905A JP2001236905A JP4810776B2 JP 4810776 B2 JP4810776 B2 JP 4810776B2 JP 2001236905 A JP2001236905 A JP 2001236905A JP 2001236905 A JP2001236905 A JP 2001236905A JP 4810776 B2 JP4810776 B2 JP 4810776B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- type semiconductor
- semiconductor region
- semiconductor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P20/00—Technologies relating to chemical industry
- Y02P20/50—Improvements relating to the production of bulk chemicals
- Y02P20/52—Improvements relating to the production of bulk chemicals using catalysts, e.g. selective catalysts
Description
【発明の属する技術分野】
本発明は、PWMインバータや無停電電源などに使用される高速ダイオードを構成する半導体装置に関し、特にショットキー接合ダイオードのうちのJBS(Junction Barrier Controlled Shottky)ダイオードやMPS(Merged PIN Shottky)ダイオードを構成する半導体装置に関する。
【0002】
【従来の技術】
図4は、従来のJBSダイオードの構造を示す縦断面図である。図4に示すように、従来、JBSダイオードは、カソード領域となるn+半導体層1上にn-半導体層2が設けられ、このn-半導体層2の表面にアノード領域となる複数のp半導体領域3が所定の間隔おきに形成された構成となっている。アノード電極4は、n-半導体層2の表面およびp半導体領域3の表面にわたって形成されている。アノード電極4はn-半導体層2にショットキー接合し、一方、p半導体領域3にオーミック接合する。カソード電極5はn+半導体層1の表面に形成されている。
【0003】
このJBSダイオードでは、順方向バイアス時にはショットキー接合部を介してアノード電極4からカソード電極5へ電流が流れる。一方、逆方向バイアス時にはp半導体領域3から伸びる空乏層6(点線で示す)がショットキー接合部をピンチオフする。これによって、ショットキー接合部の電界が緩和され、漏れ電流が低減する。図4に示すJBSダイオードと同様の構成の半導体装置はたとえば特開平2−151067号公開公報に開示されている。
【0004】
MPSダイオードは、JBSダイオードの順方向オン電圧が高いという欠点を改善したものであり、その構造は基本的にJBSダイオードと同じである。MPSダイオードでは、順方向バイアス時に少数キャリア(正孔)の注入が起こり、これによって伝導度変調が発生してオン電圧が低下する。逆方向バイアス時には、JBSダイオードと同様にショットキー接合部のピンチオフにより、漏れ電流が低減する。MPSダイオードでは、一般的なPINダイオードよりも小数キャリアの注入を下げることができるため、逆回復時の逆回復電流が低減し、ソフトリカバリー特性が得られる。
【0005】
また、図5に示すように、カソード領域となるn+半導体層1上のn-半導体層2にトレンチを形成し、このトレンチの底にアノード領域となる複数のp半導体領域7を所定間隔おきに形成し、トレンチ側壁酸化膜8の内側をp型のポリシリコン9で埋め戻した構成のショットキー接合ダイオードが知られている。
【0006】
【発明が解決しようとする課題】
しかしながら、図4に示すJBSダイオード、特開平2−151067号公開公報に開示された半導体装置およびMPSダイオードでは、ショットキー接合部をピンチオフさせるために隣り合うp型のアノード領域の間隔を十分に狭くする必要があり、オーミック接合部に対するショットキー接合部の比率を十分に高めることができないという問題点がある。換言すれば、ショットキー接合部の比率を高くすると、隣り合うp型のアノード領域の間隔が広くなり、ショットキー接合部をピンチオフさせることが困難となる。図5に示すようにトレンチを形成する構成によれば、表面よりも深い部分から空乏層が伸びるため、この問題点を改善することができるが、工程が複雑になり、製造コストの増大を招くという欠点がある。
【0007】
本発明は、上記問題点に鑑みてなされたものであって、オーミック接合部に対するショットキー接合部の比率が十分に高く、かつ安価に製造可能な構成のJBSダイオードやMPSダイオードを構成する半導体装置を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体装置は、第1導電型(n型)の半導体基板の主面側に複数の第2導電型(p型)の半導体領域を離してまたは一部が重なるように形成し、隣り合う第2導電型の半導体領域にまたがって第1導電型の半導体領域を浅く形成することによって、隣り合う第2導電型の半導体領域の相対峙する浅い領域を第1導電型の半導体領域との重なりによって補償し、それによって形成される実質的な第2導電型の半導体領域の隣り合う間隔が、主面において広くなり、かつある深さにおいて狭くなるようにしたものである。
【0009】
この発明によれば、実質的な第2導電型の半導体領域の隣り合う間隔が主面において広いため、隣り合う第2導電型の半導体領域の間にある第1導電型の半導体領域と、それに接触する電極とにより形成されるショットキー接合部が広くなる。また、実質的な第2導電型の半導体領域の隣り合う間隔がある深さにおいて狭いため、ショットキー接合部が容易にピンチオフされる。
【0010】
【発明の実施の形態】
以下に、本発明の半導体装置の実施の形態について図面を参照しつつ詳細に説明する。
【0011】
実施の形態1.
図1は、本発明の実施の形態1にかかる半導体装置の構造を示す縦断面図である。この半導体装置は、図1に示すように、カソード領域となるn+半導体層11上にn-半導体層12が設けられてなる半導体基板10を用いて作製されている。この半導体基板10の一方の主面側には、その主面より、複数(特に限定しないが、図示例では4個)のアノード領域となるp半導体領域13が所定の間隔おきに形成されている。そして、隣り合うp半導体領域13の間には、n半導体領域17がp半導体領域13に一部重なるように形成されている。これらp半導体領域13およびn半導体領域17はたとえばイオン注入法により形成される。
【0012】
p半導体領域13およびn半導体領域17の表面にわたって形成されたアノード電極14は、n半導体領域17にショットキー接合するとともに、p半導体領域13にオーミック接合する。カソード電極15はn+半導体層11の表面、すなわち半導体基板10の他方の主面に形成されている。
【0013】
p半導体領域13の、n半導体領域17と重なる部分はn半導体領域17により補償されてn領域となる。そのため、p半導体領域13の実質的な部分131は、図2に示すように、半導体基板10の主面よりも深い部分で幅が広い、すなわち幅が極大となる構造となる。つまり、p半導体領域13の実質的な部分131は、これと隣り合うp半導体領域13の実質的な部分131と、半導体基板10の主面において離れ、かつある深さにおいて主面における間隔よりも近づく。ここで、ある深さとは、p半導体領域13の実質的な部分131の幅が極大となる深さである。このため、図2に点線で示すように、空乏層16は、p半導体領域13の実質的な部分131の幅が極大となる付近でつながり易くなる。
【0014】
したがって、アノード電極14とn-半導体層12との接触部、すなわちショットキー接合部の幅を従来よりも大きくしても、低い逆バイアスでショットキー接合部をピンチオフさせることが可能となる。換言すれば、ショットキー接合部をピンチオフさせることが可能な範囲で、ショットキー接合部の幅を従来よりも大きくすることができる。順方向バイアス時にはショットキー接合部を介してアノード電極14からカソード電極15へ電流が流れる。
【0015】
p半導体領域13の実質的な部分131の幅が極大となる点での、隣り合うp半導体領域13の実質的な部分131との距離は、たとえば無バイアス時に空乏層16が丁度つながる程度であるのが好ましい。このように設計すれば、ショットキー接合部の電界を十分緩和することができ、非常に有効である。ただし、これよりも広くてもよく、その場合には漏れ電流は若干増加するが、電子電流の通路を十分確保することができるため、特にJBSダイオードの場合に有効である。
【0016】
ここで、p半導体領域13は、その平面形状がストライプ状、メッシュ状または多角形状となるように形成される。半導体基板10の主面におけるp半導体領域13の実質的な部分131の幅(すなわちオーミック接合部の幅)、およびショットキー接合部の幅は、素子の耐圧や、この半導体装置がJBSダイオードであるかMPSダイオードであるかによっても異なるが、たとえばそれぞれ1〜20μm程度である。
【0017】
上述した実施の形態1によれば、p半導体領域13の実質的な部分131の隣り合う間隔が半導体基板10の主面において広く、かつある深さにおいて狭いため、ショットキー接合部が従来よりも広くなってもショットキー接合部を容易にピンチオフさせることができる。つまり、ショットキー接合部をピンチオフさせることが可能な範囲で、オーミック接合部に対するショットキー接合部の比率を十分に高くすることができる。また、トレンチ・エッチングやトレンチの埋め戻しおよび平坦化処理などが不要であるため、トレンチを形成する場合に比べて安価に製造することができる。したがって、低漏れ電流のダイオードを低コストで得ることができる。
【0018】
実施の形態2.
図3は、本発明の実施の形態2にかかる半導体装置の構造を示す縦断面図である。この半導体装置が、図1に示す実施の形態1と異なるのは、アノード領域となるp半導体領域がつながっていることである。すなわち、図3に示すように、カソード領域となるn+半導体層21およびn-半導体層22からなる半導体基板20の一方の主面側に、その主面より、複数(特に限定しないが、図示例では4個)のアノード領域となるp半導体領域23a,23b,23c,23dが、隣り合うものどうしが一部重なり合うように熱拡散されて形成されている。
【0019】
そして、隣り合うp半導体領域23aとp半導体領域23bとの重なり部分を含んで、両p半導体領域23a,23bにまたがってn半導体領域27が形成されている。隣り合うp半導体領域23bとp半導体領域23c、および隣り合うp半導体領域23cとp半導体領域23dについても同様に、それぞれn半導体領域27が形成されている。n半導体領域27はたとえばイオン注入法により形成される。
【0020】
p半導体領域23a,23b,23c,23dおよびn半導体領域27の表面にわたって形成されたアノード電極24は、n半導体領域27にショットキー接合するとともに、p半導体領域23a,23b,23c,23dにオーミック接合する。カソード電極25は半導体基板20の他方の主面に形成されている。
【0021】
実施の形態2においても、p半導体領域23a,23b,23c,23dの、n半導体領域27と重なる部分はn半導体領域27により補償されてn領域となる。そのため、p半導体領域23a,23b,23c,23dの実質的な部分は、半導体基板20の主面よりも深い位置で幅が極大となる構造となる。このため、p半導体領域23a,23b,23c,23dから伸びる空乏層は、p半導体領域23a,23b,23c,23dの実質的な部分の幅が極大となる付近でつながり易くなる。
【0022】
また、実施の形態2では、熱拡散によりp半導体領域23a,23b,23c,23dが互いに重なるまで横方向に伸びているため、各n半導体領域27の中央部の表面部分がp半導体領域23a,23b,23c,23dにより補償される。そのため、図1に示す実施の形態1と比較して、各n半導体領域27の中央部分が比較的低濃度となるので、ショットキー接合を安定的に形成し易いという利点がある。
【0023】
また、実施の形態2では、図3に示すように、p半導体領域23a,23b,23c,23dのうち周辺領域に位置するp半導体領域23a,23dの幅は、基板中央寄りに位置するp半導体領域23b,23cの幅よりも小さくなっている。これは、周辺領域に位置するp半導体領域23a,23dの抵抗(2点鎖線で仮想的に示すR1,R4)を基板中央寄りに位置するp半導体領域23b,23cの抵抗(2点鎖線で仮想的に示すR2,R3)よりも大きくする(R1,R4>R2,R3)ためである。このような構成とすることによって、周辺領域での少数キャリアの注入を基板中央寄りの領域よりも少なくしており、逆回復時に、図示しない周辺耐圧構造部の少数キャリアが周辺領域のp半導体領域23a,23dに集中して破壊に至るのを防いでいる。
【0024】
なお、周辺領域に位置するp半導体領域23a,23dの幅を小さくする代わりに、周辺領域に位置するp半導体領域23a,23dとこれに重なるn半導体領域27との重なり部分を、基板中央寄りに位置するp半導体領域23b,23cに対するよりも大きくしても、同様に逆回復時の破壊を防ぐことができる。また、最外周に位置するp半導体領域に限らず、周辺領域に位置する複数のp半導体領域について抵抗を大きくしてもよいし、基板中央から周辺領域に近づくにつれて徐々にまたは段階的にp半導体領域の抵抗が大きくなるようにp半導体領域およびn半導体領域を形成してもよい。
【0025】
上述した実施の形態2によれば、ショットキー接合部をピンチオフさせることが可能な範囲で、オーミック接合部に対するショットキー接合部の比率を十分に高くすることができる。また、トレンチを形成する場合に比べて安価に製造することができる。さらには、MPSダイオードとして使用する場合には、p半導体領域23a,23b,23c,23dおよびn半導体領域27の形成位置や幅などを変えるだけでp半導体領域23a,23b,23c,23dの実質的な部分(少数キャリア注入領域)の抵抗を制御することができるので、少数キャリアの注入量を場所により変えることが容易となる。したがって、逆回復電流を小さくし、ソフトリカバリー特性を維持したままで、低漏れ電流のダイオードを低コストで得ることができる。
【0026】
【発明の効果】
本発明によれば、実質的な第2導電型の半導体領域の隣り合う間隔が主面において広く、かつある深さにおいて狭いため、ショットキー接合部をピンチオフさせることが可能な範囲で、オーミック接合部に対するショットキー接合部の比率を十分に高くすることができる。また、トレンチを形成する場合に比べて安価に製造することができる。したがって、低漏れ電流のダイオードを低コストで得ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1にかかる半導体装置の構造を示す縦断面図である。
【図2】図1に示す半導体装置において空乏層のつながりを説明するための図である。
【図3】本発明の実施の形態2にかかる半導体装置の構造を示す縦断面図である。
【図4】従来のJBSダイオードの構造を示す縦断面図である。
【図5】従来のJBSダイオードの他の構造を示す縦断面図である。
【符号の説明】
10,20 半導体基板
13,23a〜23d p半導体領域(第2導電型の半導体領域)
14,24 アノード電極(第1の電極)
15,25 カソード電極(第2の電極)
17,27 n半導体領域(第1導電型の半導体領域)
Claims (5)
- 第1導電型の半導体基板と、
前記半導体基板の一方の主面より互いに離間して形成された複数の第2導電型の半導体領域と、
隣り合う前記第2導電型の半導体領域の間に形成され、隣り合う前記第2導電型の半導体領域のそれぞれに一部が重なる第1導電型の半導体領域と、
前記主面に接して形成され、前記第2導電型の半導体領域にオーミック接合し、かつ前記第1導電型の半導体領域にショットキー接合する第1の電極と、
前記半導体基板の他方の主面に接して形成され、前記半導体基板とオーミック接合する第2の電極と、
を具備し、
前記第1導電型の半導体領域との重なりによる補償によって形成される実質的な前記第2導電型の半導体領域の隣り合う間隔は、前記主面における間隔よりもある深さにおいて狭くなっていることを特徴とする半導体装置。 - 第1導電型の半導体基板と、
前記半導体基板の一方の主面より互いに一部が重なり合うように熱拡散されて形成された複数の第2導電型の半導体領域と、
隣り合う前記第2導電型の半導体領域の重なり合う部分に形成された第1導電型の半導体領域と、
前記主面に接して形成され、前記第2導電型の半導体領域にオーミック接合し、かつ前記第1導電型の半導体領域にショットキー接合する第1の電極と、
前記半導体基板の他方の主面に接して形成され、前記半導体基板とオーミック接合する第2の電極と、
を具備し、
前記第1導電型の半導体領域との重なりによる補償によって形成される実質的な前記第2導電型の半導体領域の隣り合う間隔は、前記主面における間隔よりもある深さにおいて狭くなっていることを特徴とする半導体装置。 - 前記第1導電型の半導体領域は前記第2導電型の半導体領域よりも浅く形成されていることを特徴とする請求項1または2に記載の半導体装置。
- 前記第1導電型の半導体領域との重なりによる補償によって形成される実質的な前記第2導電型の半導体領域に関し、隣り合う当該第2導電型の半導体領域の最も狭い間隔は、無バイアス時に前記第2導電型の半導体領域から伸びる空乏層が互いにつながる程度であることを特徴とする請求項1〜3のいずれか一つに記載の半導体装置。
- 前記第1導電型の半導体領域との重なりによる補償によって形成される複数の実質的な前記第2導電型の半導体領域の抵抗に関し、基板中央寄りに配置された当該第2導電型の半導体領域の抵抗よりも周辺領域に配置された前記第2導電型の半導体領域の抵抗の方が高いことを特徴とする請求項1〜4のいずれか一つに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001236905A JP4810776B2 (ja) | 2001-08-03 | 2001-08-03 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001236905A JP4810776B2 (ja) | 2001-08-03 | 2001-08-03 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003051601A JP2003051601A (ja) | 2003-02-21 |
JP4810776B2 true JP4810776B2 (ja) | 2011-11-09 |
Family
ID=19068084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001236905A Expired - Fee Related JP4810776B2 (ja) | 2001-08-03 | 2001-08-03 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4810776B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4623259B2 (ja) * | 2003-12-05 | 2011-02-02 | サンケン電気株式会社 | ショットキバリアを有する半導体装置 |
JP6053103B2 (ja) | 2012-04-12 | 2016-12-27 | 富士電機株式会社 | ワイドバンドギャップ半導体装置およびその製造方法 |
DE102013019851B4 (de) | 2013-11-26 | 2015-10-22 | Infineon Technologies Ag | Schottky-Diode mit reduzierter Flussspannung |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5637683A (en) * | 1979-09-04 | 1981-04-11 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor rectifying device |
JP2667477B2 (ja) * | 1988-12-02 | 1997-10-27 | 株式会社東芝 | ショットキーバリアダイオード |
JPH07254718A (ja) * | 1992-12-24 | 1995-10-03 | Nippon Inter Electronics Corp | 半導体装置 |
JP2961643B2 (ja) * | 1995-08-31 | 1999-10-12 | 財団法人半導体研究振興会 | ダイオード |
JP4892787B2 (ja) * | 2001-04-09 | 2012-03-07 | 株式会社デンソー | ショットキーダイオード及びその製造方法 |
-
2001
- 2001-08-03 JP JP2001236905A patent/JP4810776B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003051601A (ja) | 2003-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10886372B2 (en) | Silicon carbide semiconductor device | |
USRE38953E1 (en) | Insulated gate semiconductor device and method of manufacturing the same | |
JP4351745B2 (ja) | 半導体装置 | |
US8334563B2 (en) | Field-effect semiconductor device and method of producing the same | |
US4717940A (en) | MIS controlled gate turn-off thyristor | |
US7745845B2 (en) | Integrated low leakage schottky diode | |
JP2019071313A (ja) | 半導体装置 | |
US20030137010A1 (en) | Semiconductor construction with buried island region and contact region | |
JP4017258B2 (ja) | 半導体装置 | |
US7135718B2 (en) | Diode device and transistor device | |
US20190109187A1 (en) | Semiconductor switching element | |
US20150287840A1 (en) | Semiconductor device | |
TWI425642B (zh) | 積體低漏電二極體 | |
JP2000269518A (ja) | 電力用半導体素子及び半導体層の形成方法 | |
JP3655834B2 (ja) | 半導体装置 | |
JP4746169B2 (ja) | 電力用半導体装置及びその駆動方法 | |
JP4810776B2 (ja) | 半導体装置 | |
US20220190146A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2019096794A (ja) | 半導体装置 | |
JP4082295B2 (ja) | 半導体装置 | |
JP2004055968A (ja) | 半導体装置 | |
JPH07193232A (ja) | 電導度変調型トランジスタ | |
JP6112141B2 (ja) | Mos型半導体装置およびmos型半導体装置の製造方法 | |
JP2961643B2 (ja) | ダイオード | |
JP2724204B2 (ja) | 導電変調型mosfet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080617 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4810776 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |