WO2013153909A1 - ワイドバンドギャップ半導体装置およびその製造方法 - Google Patents

ワイドバンドギャップ半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2013153909A1
WO2013153909A1 PCT/JP2013/057316 JP2013057316W WO2013153909A1 WO 2013153909 A1 WO2013153909 A1 WO 2013153909A1 JP 2013057316 W JP2013057316 W JP 2013057316W WO 2013153909 A1 WO2013153909 A1 WO 2013153909A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
band gap
wide band
deposition film
width
Prior art date
Application number
PCT/JP2013/057316
Other languages
English (en)
French (fr)
Inventor
明将 木下
崇 辻
福田　憲司
Original Assignee
富士電機株式会社
独立行政法人産業技術総合研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社, 独立行政法人産業技術総合研究所 filed Critical 富士電機株式会社
Priority to US14/394,045 priority Critical patent/US9230958B2/en
Publication of WO2013153909A1 publication Critical patent/WO2013153909A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H01L27/0766—Vertical bipolar transistor in combination with diodes only with Schottky diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Definitions

  • the present invention relates to a device having a wide band gap semiconductor interface with a metal formed on a wide band gap semiconductor, wherein the wide band gap semiconductor has a part of the interface between the wide band gap semiconductor and the metal deposition film as a Schottky interface.
  • the present invention relates to an apparatus and a method of manufacturing the same.
  • a silicon single crystal is used as a material of a power semiconductor element for controlling a high withstand voltage and a large current.
  • power semiconductor devices There are several types of power semiconductor devices, and at present, they are used properly according to the application.
  • bipolar transistors and IGBTs Insulated Gate Bipolar Transistors
  • IGBTs Insulated Gate Bipolar Transistors
  • bipolar transistors and IGBTs can obtain a large current density, they can not switch at high speed, and bipolar transistors have a frequency of several kHz for IGBTs and several tens of kHz for IGBTs.
  • SiC silicon carbide
  • SiC is a material that is chemically very stable, has a wide band gap of 3 eV, and can be used extremely stably as a semiconductor even at high temperatures.
  • the maximum electric field strength is also larger than silicon by one digit or more. This also applies to gallium nitride (hereinafter GaN), another wide band gap semiconductor material.
  • GaN gallium nitride
  • Schottky barrier diodes with rectifying characteristics can be manufactured by depositing metal on the surface, as with silicon. From these reasons, it is possible to realize a high breakdown voltage, low on-resistance Schottky barrier diode using a wide band gap semiconductor as a substrate material.
  • a diode with ideal rectification characteristics has no current flow when a reverse voltage is applied and has no resistance to the application of a forward voltage.
  • a reverse voltage is applied to a diode generally manufactured, a small amount of current (leakage current) flows and it has some resistance (on-resistance) in the forward direction.
  • a Schottky interface for example, a Schottky barrier diode
  • the Schottky barrier height carrier height
  • the Schottky barrier height of the manufactured Schottky barrier diode is characterized by the electron affinity of the semiconductor and the work function of the metal Therefore, it is not always possible to manufacture a Schottky barrier diode optimum for the application.
  • JBS structure junction barrier Schottky structure
  • the JBS structure suppresses leakage current by depleting the first conductivity type semiconductor in the Schottky interface by sandwiching the Schottky electrode of the first conductivity type semiconductor between the second conductivity type semiconductor. Further, as the thickness of the depletion layer (the width of the depletion layer extending from the Schottky interface toward the semiconductor substrate) becomes wider, the leakage current can be suppressed.
  • the general JBS structure is a structure in which a first conductivity type semiconductor and a second conductivity type semiconductor forming a Schottky interface are alternately arranged on stripes (see, for example, Non-Patent Document 2). It is generally considered that the width is constant in the depth direction. However, if the width is constant in the depth direction, electric field concentration occurs in the deep part and the breakdown voltage decreases.
  • the JBS structure in which the second conductivity type regions are arranged in stripes as shown by a one-dimensional model, how the depletion layer spreads is determined by the impurity concentration of the first conductivity type semiconductor and the impurity concentration of the second conductivity type semiconductor (See Non-Patent Document 4, p. 93).
  • An object of the present invention is, in view of the above-mentioned subject, to be able to control leak current, without lowering ON resistance, in a JBS structure diode device which has a Schottky interface on a wide band gap semiconductor.
  • the wide band gap semiconductor device of the present invention has the following features.
  • a semiconductor deposition film formed of a wide band gap semiconductor of lower concentration than the semiconductor substrate of the first conductivity type is provided on the surface of the semiconductor substrate formed of a high concentration wide band gap semiconductor of the first conductivity type.
  • a metal deposition film is formed on the semiconductor deposition film.
  • a second conductivity type region is formed in the vicinity of the metal deposition film inside the semiconductor deposition film. Then, a plurality of the second conductivity type regions are arranged at predetermined intervals in the width direction on the semiconductor deposition film at least at a lower position in the depth direction of the metal deposition film, and the semiconductor deposition film is The width at the inner side in the depth direction is different from the width at the upper position.
  • the second conductivity type region is characterized in that it is arranged in a stripe shape in plan view.
  • the semiconductor deposited film is characterized in that it has a substantially rhombic shape in which an interval between the semiconductor deposited films is narrowed after being narrowed from the upper position to the lower position in the depth direction.
  • the impurity concentration distribution in the depth direction has an impurity concentration in the range of ⁇ 90% up to an arbitrary depth, and the impurity concentration is lowered according to the depth in a portion deeper than the arbitrary depth It is characterized by
  • the shortest portion has a width of 1 ⁇ m or more.
  • the semiconductor deposited film between the pair of second conductivity type regions is characterized in that the shortest portion has a width of 4 ⁇ m or less.
  • the semiconductor deposited film is silicon carbide.
  • the semiconductor deposited film is gallium nitride.
  • the height of the Schottky barrier formed at the interface between the metal deposition film and the semiconductor deposition film is 1.0 eV or more.
  • the height of the Schottky barrier formed at the interface between the metal deposition film and the semiconductor deposition film is 0.5 eV or more and less than 1.0 eV.
  • the wide band gap semiconductor manufacturing method of the present invention has the following features.
  • the wide gap semiconductor device is formed of a wide band gap semiconductor of lower concentration than the semiconductor substrate of the first conductivity type formed on the surface of the semiconductor substrate formed of the high concentration wide band gap semiconductor of the first conductivity type.
  • Semiconductor deposited film is formed on the semiconductor deposition film.
  • a second conductivity type region is formed in the vicinity of the metal deposition film inside the semiconductor deposition film.
  • a step of arranging a plurality of the second conductivity type regions at predetermined intervals in the width direction is performed on the semiconductor deposition film at least at a lower position in the depth direction of the metal deposition film.
  • the semiconductor deposited film is formed such that the width on the inner side in the depth direction is different from the width at the upper position in the depth direction.
  • the semiconductor deposited film is characterized in that the width on the inner side in the depth direction is formed wider than the width at the upper position in the depth direction.
  • the semiconductor deposited film is characterized in that the width on the inner side in the depth direction is narrower than the width at the upper position in the depth direction.
  • the semiconductor deposited film is formed in a substantially rhombic shape which is narrowed after being narrowed from the upper position to the lower position in the depth direction.
  • the leakage current can be suppressed while reducing the region of the second conductivity type semiconductor for reducing the on resistance.
  • the ON voltage can be suppressed.
  • the effect at the narrowest portion appears as a favorable characteristic by setting the distance between the semiconductor deposition films to a substantially rhombic shape in which the distance between the semiconductor deposition film narrows from the upper position in the depth direction to the lower portion and then widens.
  • it is a structure in which the distance between the semiconductor deposition film narrows once in the depth direction and widens as it gets deeper, where the concentration of the second conductivity type at the narrowest portion to the deep portion of the first conductivity type region becomes thin most Appear as good characteristics.
  • the width of the wide band gap semiconductor deposition film narrows once in the depth direction and widens as it gets deeper, and the on-voltage can be suppressed to a low value if the narrowest width of the first conductivity type region is 1 ⁇ m or more. .
  • the above effect can be expected by using silicon carbide (SiC) as the semiconductor deposition film.
  • the effect can be expected by using gallium nitride (GaN) as the semiconductor deposition film.
  • the Schottky barrier height needs to be high. If the Schottky barrier height is 1 eV or more, the operation as a high breakdown voltage JBS structure diode can be expected.
  • the Schottky barrier height needs to be an appropriate value. If the Schottky barrier height is 0.5 eV or more and less than 1 eV, for example, the operation as a power source JBS structure diode can be expected.
  • FIG. 1 is a cross-sectional view of a silicon carbide JBS diode according to a first embodiment of the present invention.
  • FIG. 2 is an enlarged cross-sectional view showing an example of the JBS structure of FIG.
  • FIG. 3 is a cross-sectional view showing the manufacturing process of the JBS structure diode according to the first embodiment of the present invention (part 1).
  • FIG. 4 is a cross-sectional view showing the manufacturing process of the JBS structure diode according to the first embodiment of the present invention (part 2).
  • FIG. 5 is a cross-sectional view showing the manufacturing process of the JBS structure diode according to the first embodiment of the present invention (part 3).
  • FIG. 6 is a cross-sectional view showing the manufacturing process of the JBS structure diode according to the first embodiment of the present invention (part 4).
  • FIG. 7 is a cross-sectional view showing the step of manufacturing the JBS structured diode according to the first embodiment of the present invention (No. 5).
  • FIG. 8 is a cross-sectional view showing the step of manufacturing the JBS structured diode according to the first embodiment of the present invention (part 6).
  • FIG. 9 is a chart showing the relationship between the width in the low concentration n-type substrate, the withstand voltage, and the on voltage with respect to the width of the n region of the surface portion of the JBS structure portion under the Schottky electrode.
  • FIG. 10 is a cross-sectional view of a silicon carbide JBS diode according to a second embodiment of the present invention.
  • n and p in the layer or region having n or p, it is meant that electrons or holes are majority carriers, respectively.
  • + and-attached to n and p mean that the impurity concentration is higher and the impurity concentration is lower than that of the layer or region to which it is not attached, respectively.
  • FIG. 1 is a cross-sectional view of a silicon carbide JBS diode according to a first embodiment of the present invention.
  • This silicon carbide JBS diode has a first conductive type (n-type) high concentration silicon carbide substrate 1 main surface (surface) with the (0001) plane with a thickness of 300 ⁇ m doped with high concentration nitrogen as the main surface.
  • a first conductivity type (n-type) silicon carbide epitaxial layer (wide band gap semiconductor deposited film) 2 doped with low concentration nitrogen is formed as a first region.
  • the silicon carbide substrate 1 and the silicon carbide epitaxial layer 2 are formed of a wide band gap semiconductor.
  • JBS junction barrier Schottky
  • p type second conductivity type impurity region 3 doped with high concentration aluminum by ion implantation for avoiding electric field concentration at the Schottky metal end.
  • JTE junction termination extension
  • the p-type impurity region 3 is provided adjacent to the inside of the p-type impurity region 5 and in contact with the metal deposition film (Schottky electrode) 9.
  • the p-type impurity region 4 is provided inside the width direction of the impurity region 3, is different in shape from the impurity region 3, and is in contact with the metal deposition film 9.
  • a plurality of impurity regions 4 are arranged at predetermined intervals in the width direction at lower positions in the depth direction of the metal deposition film 9. Impurity regions 3 and 4 are in contact with metal deposition film 9.
  • an oxide film 6 is formed as an interlayer insulating film, and is formed to cover a part of the impurity region 3 and the upper part of the impurity region 5 formed of the second conductivity type (p-type) semiconductor layer.
  • back surface electrode 7 is formed on the back surface of silicon carbide substrate 1 and is joined to high concentration n-type silicon carbide substrate 1 by ohmic junction 8.
  • Schottky electrode 9 is formed as a second region.
  • an electrode pad 10 formed of aluminum and an insulating layer 11 such as polyimide for preventing discharge are formed to be in contact with Schottky electrode 9, and a Schottky barrier diode is configured by the above-described portions. .
  • FIG. 2 is an enlarged cross-sectional view showing an example of the JBS structure of FIG.
  • An impurity region 4 of the second conductivity type is periodically arranged in the upper part of the silicon carbide epitaxial layer 2 of the first conductivity type.
  • the impurity region 4 of the second conductivity type shown in FIG. 2 is formed such that the width at the bottom (bottom width) is wide and the width at the top (top width) is narrow as viewed in the depth direction. is there.
  • silicon carbide epitaxial layer 2 has a width LB on the inner side of first concentration type low concentration silicon carbide epitaxial layer 2 narrower than the surface width LU in the depth direction of the first conductivity type. It has become.
  • the width LB on the inner side of the semiconductor deposited film 2 may be formed wider than the width LU of the surface (not shown).
  • the intermediate depth position between the surface width LU and the width LB inside the low concentration silicon carbide epitaxial layer 2 of the first conductivity type can also be made substantially wide rhombus (not shown). ).
  • p-type impurity regions 4 are formed in a stripe at predetermined intervals in n-type silicon carbide epitaxial layer 2.
  • the structure of a Schottky barrier diode in which an epitaxial layer is provided on silicon carbide on the main surface of a first conductivity type (n-type) high concentration silicon carbide substrate 1 having a (0001) plane as the main surface is described.
  • the present invention can be similarly applied to (000-1) plane substrates, for example, to wide band gap semiconductors such as gallium nitride (GaN).
  • titanium (Ti) can be used as a metal for forming the Schottky interface (Schottky electrode 9) of the Schottky barrier diode manufactured on the silicon carbide substrate 1.
  • it is a substance which forms not only titanium but a Schottky interface, it is applicable similarly.
  • the impurity region 3 formed in the p-type as the electric field relaxation structure and the impurity region 5 formed in the p-type have exemplified the JTE structure as a structural example, but the floating limiting ring (FLR) structure, the floating plate (FP) The same effect can be obtained with an electric field relaxation structure such as a structure).
  • the structure in which the p-type electric field relaxation region is formed in the n-type silicon carbide substrate 1 is exemplified as a structural example, the structure is different such as the structure in which the n-type electric field relaxation region is formed in the p-type silicon carbide substrate The same effect can be obtained with a structure using a conductivity type.
  • FIG. 3 Manufacturing process of JBS structure diode 3 to 8 are cross-sectional structural views showing manufacturing steps of the JBS structure diode according to the first embodiment of the present invention.
  • silicon carbide epitaxial layer 2 aluminum is implanted into the silicon carbide epitaxial layer 2 by ion implantation into the silicon carbide substrate 1 at a concentration of 3 ⁇ 10 19 cm ⁇ 3 , for example. Then, p-type impurity region 3 for termination structure is formed in the surface layer of silicon carbide epitaxial layer 2.
  • an ion implantation oxide film mask 15 for forming a JBS structure is formed on the front surface of silicon carbide substrate 1.
  • the ion implantation oxide film mask 15 has an opening 15 a corresponding to the portion where the impurity region 4 is to be formed. Further, in order to take advantage of the fact that the distribution of atoms by ion implantation spreads in the lateral direction, by forming a taper in the opening 15a of the oxide film mask 15 for ion implantation, it is possible to have a lateral spread in the depth direction. .
  • the opening 15a of the oxide film mask 15 for ion implantation to be in contact with the n-type silicon carbide epitaxial layer 2 has a width of 2.5 ⁇ m, and has a taper angle of 87 ° having a wide opening at the top.
  • aluminum is implanted into the silicon carbide epitaxial layer 2 by ion implantation using the oxide film mask 15 for ion implantation as a mask.
  • the acceleration energy and dose amount of aluminum as an impurity to be injected is implanted at 50keV with 100 keV.
  • impurity region 4 is formed with a box profile having a concentration of 3 ⁇ 10 19 cm ⁇ 3 at a depth of 0.5 ⁇ m.
  • the concentration distribution in the depth direction has a concentration in the range of arbitrary depth (for example, up to 0.5 .mu.m). +-. 90%, and the concentration is lowered according to the depth in a portion deeper than the arbitrary depth .
  • impurity region 4 is 3 ⁇ 10 19 from the surface of n-type silicon carbide epitaxial layer 2 to a depth of 0.5 ⁇ m.
  • a box profile with a concentration of cm -3 is obtained, and in areas deeper than 0.5 ⁇ m, an amount of aluminum that forms ap type is distributed to a depth of up to 1.0 ⁇ m while decreasing in exponential units.
  • a p-type impurity region 4 having a junction barrier Schottky (JBS) structure is formed.
  • the width L1 of the n-type region is 2.5 ⁇ m wide on the surface side of the n-type silicon carbide epitaxial layer 2, and the width of the n-type region narrows along the depth direction and the depth 0.5 ⁇ m
  • the width L2 is 1.5 ⁇ m at the position of n, the width of the n-type region is wider at a deeper region, and the p-type region disappears at a position of 1.0 ⁇ m in depth.
  • the cross section of the impurity region 4 is formed in a substantially rhombus shape.
  • the distance between the pair of impurity regions 4 in the silicon carbide epitaxial layer 2 is preferably such that the shortest portion has a width of 1 ⁇ m to 4 ⁇ m.
  • silicon is implanted into the silicon carbide epitaxial layer 2 by ion implantation at a concentration of 3 ⁇ 10 17 cm ⁇ 3 , and the surface layer of the silicon carbide epitaxial layer 2 is used for termination structure.
  • a p-type impurity region 5 is formed.
  • a thermal activation process is performed, for example, at 1650 ° C. for 240 seconds in an Ar atmosphere.
  • an oxide film 6 with a thickness of 0.5 ⁇ m is formed as an interlayer insulating film so as to cover a portion of impurity region 3 and the upper portion of impurity region 5 formed p-type.
  • nickel (Ni) is deposited to a thickness of 50 nm on the back surface of silicon carbide substrate 1 and heat treatment is performed at 1100 ° C. for 2 minutes in an Ar atmosphere to form back surface electrode (ohmic electrode) 7.
  • back surface electrode ohmic electrode
  • FIG. 9 is a chart showing the relationship between the width in the low concentration n-type substrate, the withstand voltage, and the on voltage (forward voltage) with respect to the width of the n region of the surface portion of the JBS structure portion under the Schottky electrode. .
  • the lower the voltage when depleting the region of the silicon carbide epitaxial layer 2 of the first conductivity type the lower the leak current.
  • the impurity regions 4 of the second conductivity type are arranged in stripes, as shown by the one-dimensional model, how the depletion layer spreads is the impurity concentration of the silicon carbide epitaxial layer 2 of the first conductivity type; 2 Determined by the impurity concentration of the conductivity type.
  • the width in the depth direction of the first conductivity type silicon carbide epitaxial layer 2 not constant but narrowing in the depth direction, electric field concentration can be alleviated.
  • the voltage for depleting the region of the first conductivity type silicon carbide epitaxial layer 2 having the same area is lowered, so that the effect of suppressing the leak current can be obtained.
  • the width in the depth direction of silicon carbide epitaxial layer 2 is increased, the withstand voltage is lowered but the effect of reducing the on resistance can be expected.
  • the bottom width LB of the impurity region 4 of the second conductivity type formed under the metal deposition film 9 is It is shown that the breakdown voltage increases as the top width LU of the second conductivity type impurity region 4 formed under the metal deposition film 9 becomes narrower, but the on voltage is suppressed.
  • the height (Schottky barrier height) of the Schottky barrier formed at the interface between the metal deposition film and the semiconductor deposition film needs to be high, and in this embodiment, If the Schottky barrier height is 1 eV or more, the operation as a high breakdown voltage JBS structure diode can be expected. In addition, when the Schottky barrier height is 0.5 eV or more and less than 1 eV, it has a withstand voltage to the extent that it can be used as a power supply, and it can be expected to operate as a power supply JBS structure diode.
  • the on-resistance can be reduced while suppressing the leak current of the high withstand voltage Schottky barrier diode of 1000 V or more, the chip area can be reduced and the product cost can be reduced.
  • a diode with a large rating can be manufactured, and application to an inverter such as an industrial motor or a Shinkansen vehicle requiring a large current becomes possible, which can contribute to high efficiency and miniaturization of the device.
  • FIG. 10 is a cross-sectional view of a silicon carbide JBS diode according to a second embodiment of the present invention.
  • the second embodiment is another example of the shape of the impurity region 4 formed of a p-type semiconductor layer for a junction barrier Schottky (JBS) structure, and the other structure is the same as that of the first embodiment. . Therefore, the same parts as those in the first embodiment are denoted by the same reference numerals.
  • the cross-sectional shape of impurity region 4 is inverted trapezoidal, and in n-type silicon carbide epitaxial layer 2, the width of the n-type region on the surface side is, for example, 2.5 .mu.m.
  • the width of the mold region narrows and the p-type region disappears at a position of 1.0 ⁇ m.
  • the withstand voltage of the JBS structure portion is lowered, the avalanche withstand voltage breakdown can be caused in the JBS structure portion under the Schottky electrode 9 with a withstand voltage lower than the withstand voltage structure portion of the impurity region 5.
  • the same effect as that of the first embodiment can be obtained.
  • each embodiment described above has been described using a cross-sectional view of a JBS structured diode having a certain termination structure.
  • the present invention is a device having a Schottky interface formed on a wide band gap semiconductor, a structure within the scope of the present invention, for example, DMT (Depletion Mode Thyristor) using a Schottky barrier.
  • the present invention is similarly applicable to a device or a device using a Schottky junction such as a diode having a TMBS (Trench MOS Barrier Schottky) structure.
  • the wide band gap semiconductor device concerning the present invention and its manufacturing method are useful to power semiconductor devices used for inverters, such as an industrial motor which requires a large current, and a Shinkansen vehicle.
  • First conductivity type silicon carbide substrate wide band gap semiconductor substrate
  • First conductivity type silicon carbide epitaxial layer semiconductor deposition film
  • impurity region of second conductivity type impurity region of second conductivity type
  • impurity region of second conductivity type 6 oxide film
  • back surface electrode ohmic electrode
  • Schottky electrode metal deposition film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　第１導電型の高濃度のワイドバンドギャップ半導体により形成される炭化珪素基板（１）表面上に第１導電型の低濃度のワイドバンドギャップ半導体により形成される炭化珪素エピタキシャル層（２）を形成し、炭化珪素エピタキシャル層（２）上にショットキー電極（９）を形成し、ショットキー電極（９）と、炭化珪素エピタキシャル層（２）の界面がショットキー界面とされる。ショットキー電極（９）の深さ方向下部位置の炭化珪素エピタキシャル層（２）には、幅方向に所定間隔毎に複数の第２導電型の不純物領域（４）を配置する。この不純物領域（４）の形状により、炭化珪素エピタキシャル層（２）は、深さ方向の上部位置の幅に対して、深さ方向の内部側の幅が異なり、オン抵抗を下げないでリーク電流を抑える。

Description

ワイドバンドギャップ半導体装置およびその製造方法
　この発明は、ワイドバンドギャップ半導体上に形成された金属とのワイドバンドギャップ半導体界面を有する装置において、ワイドバンドギャップ半導体と金属堆積膜の界面の一部がショットキー界面とされたワイドバンドギャップ半導体装置およびその製造方法に関するものである。
　高耐圧、大電流を制御するパワー半導体素子の材料としては、従来、シリコン単結晶が用いられている。パワー半導体素子にはいくつかの種類があり、用途に合わせてそれらが使い分けられているのが現状である。例えば、バイポーラトランジスタやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）は、電流密度は多く取れるものの高速でのスイッチングができず、バイポーラトランジスタは数ｋＨｚが、ＩＧＢＴでは数十ｋＨｚ程度の周波数がその使用限界である。
　一方、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）は、大電流は取れないものの、数ＭＨｚまでの高速で使用できる。市場では大電流と高速性を兼ね備えたパワーデバイスへの要求が強く、ＩＧＢＴやパワーＭＯＳＦＥＴはその改良に力が注がれ、現在では、ほぼ材料限界に近いところまで開発が進んでいる。パワー半導体素子の観点からの材料検討も行われ、炭化珪素（以下ＳｉＣと略す）が次世代のパワー半導体素子として、低オン電圧、高速・高温特性に優れた素子であることから、注目を集めている（例えば、下記非特許文献１参照。）。
　ＳｉＣは化学的に非常に安定な材料であり、バンドギャップが３ｅＶと広く、高温でも半導体として極めて安定的に使用できる。また、最大電界強度もシリコンより１桁以上大きい。これは、またもう一つのワイドバンドギャップ半導体材料の窒化ガリウム（以下ＧａＮ）にもあてはまる。
　ワイドバンドギャップ半導体には、シリコンと同様に、金属を表面に堆積させることにより整流特性のあるショットキーバリアダイオードを製造できる。これらの理由から、ワイドバンドギャップ半導体を基板材料とした高耐圧で低オン抵抗のショットキーバリアダイオードが実現できる。
「Ｏｐｔｉｍｕｍ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ　ｆｏｒ　Ｈｉｇｈ－Ｐｏｗｅｒ　Ｅｌｅｃｔｒｏｎｉｃｓ」，ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ（Ｖｏｌ．３６，ｐ．１８１１，１９８９） 「１２００－Ｖ　ＪＢＳ　Ｄｉｏｄｅ　ｗｉｔｈ　Ｌｏｗ　Ｔｈｒｅｓｈｏｌｄ　Ｖｏｌｔａｇｅ　ａｎｄ　Ｌｏｗ　Ｌｅａｋａｇｅ　Ｃｕｒｒｅｎｔ」，Ｍａｔｅｒｉａｌｓ　Ｓｃｉｅｎｃｅ　Ｆｏｒｕｍ　Ｖｏｌｓ．６００－６０３（２００９），ｐｐ９３９－９４２ 「６．１．２　ＪＢＳ　Ｒｅｃｔｉｆｉｅｒ　Ｓｔｒｕｃｔｕｒｅ：Ｒｅｖｅｒｓｅ　Ｌｅａｋａｇｅ　Ｍｏｄｅｌ」，Ｓｉｌｉｃｏｎ　Ｃａｒｂｉｄｅ　Ｐｏｗｅｒ　Ｄｉｖｉｃｅｓ：Ｂ．Ｊａｙａｎｔ　Ｂａｌｉｇａ，ｐ１０８ 「４．３　ＤＥＰＬＥＴＩＯＮ　ＲＥＧＩＯＮ」，ＳＥＭＩＣＯＮＤＵＣＴＯＲ　ＤＥＶＩＣＥＳ：Ｓ．Ｍ．Ｓｚｅ，ｐ９３－９９
　理想的な整流特性を有するダイオードは、逆方向電圧を印加したときに電流は流れず、順方向電圧の印加に対しては抵抗を有しない。しかし、一般的に製造されるダイオードは逆方向電圧を印加すると微量の電流（リーク電流）が流れ、順方向にはいくらかの抵抗（オン抵抗）を有する。ショットキー界面を有する装置、例えばショットキーバリアダイオードはショットキーバリアハイト（障壁高さ）が大きいとリーク電流を抑えて耐圧を上げることができるが、オン抵抗が大きくなる。
　逆に、ショットキーバリアハイトが小さいとオン抵抗が小さくなるが、リーク電流が大きくなる。このように、逆方向電気特性のリーク電流と順方向電気特性のオン抵抗にはトレードオフの関係がある。これらの理由から、ショットキーバリアダイオード製造には用途に応じた金属が選択されるが、製造されたショットキーバリアダイオードのショットキーバリアハイトは、半導体の電子親和力と金属の仕事関数によって特徴付けられるため、必ずしも用途に最適なショットキーバリアダイオードを製造することができない。
　前述したように、ワイドバンドギャップ半導体ショットキーバリアダイオードであってもショットキーバリアハイトが低ければリーク電流が多くなる。この問題を解決する手段としてジャンクションバリアショットキー構造（以下ＪＢＳ構造と略す）を採用したダイオードが利用されている。ＪＢＳ構造は、第１導電型半導体のショットキー電極を第２導電型の半導体で挟むことによりショットキー界面部の第１導電型半導体を空乏化することによりリーク電流を抑えている。また、空乏層の厚さ（ショットキー界面から半導体基板方向に広がった空乏層の幅）が広くなればなるほどリーク電流は抑えられる。
　一般的なＪＢＳ構造は、ショットキー界面を形成している第１導電型半導体と第２導電型半導体を交互にストライプ上に配置した構造（例えば、非特許文献２参照。）になっており、深さ方向に対して一定の幅であることが一般的とされる。しかし、深さ方向に一定の幅であると、深い部分で電界集中が起こり耐圧の低下が起こる。
　また、ＪＢＳ構造では第１導電型の領域を空乏化するときの電圧が低いほどリーク電流は低くなる（非特許文献３、ｐ．１０８参照）。第２導電型領域をストライプ状に配置したＪＢＳ構造では、一次元モデルで示されるように空乏層の広がり方が第１導電型半導体の不純物濃度と、第２導電型半導体の不純物濃度によって決まってしまう（非特許文献４、ｐ．９３参照）。
　本発明は、上記課題に鑑み、ワイドバンドギャップ半導体上のショットキー界面を有するＪＢＳ構造ダイオード装置において、オン抵抗を下げずにリーク電流を抑えることができることを目的とする。
　上記目的を達成するため、本発明のワイドバンドギャップ半導体装置は、つぎの特徴を有する。第１導電型の高濃度のワイドバンドギャップ半導体により形成される半導体基板表面上に第１導電型の前記半導体基板よりも低濃度のワイドバンドギャップ半導体により形成される半導体堆積膜を有する。前記半導体堆積膜上に金属堆積膜が形成されている。前記半導体堆積膜の内部で前記金属堆積膜の付近に第２導電型領域が形成されている。そして、少なくとも前記金属堆積膜の深さ方向の下部位置の前記半導体堆積膜に、幅方向に所定間隔毎に複数の前記第２導電型領域を配置し、前記半導体堆積膜は、深さ方向の上部位置の幅に対して、深さ方向の内部側の幅が異なる。
　また、前記第２導電型領域は、平面からみてストライプ状に配置されていることを特徴とする。
　また、前記半導体堆積膜の間隔は、深さ方向の上部位置から下部への深さにしたがい狭まった後に広くなる略菱形の形状とされたことを特徴とする。
　また、前記第２導電型領域は、深さ方向の不純物濃度分布が、任意の深さまで±９０％の範囲の不純物濃度とし、任意の深さより深い部分では深さにしたがって不純物濃度を低くしたことを特徴とする。
　また、一対の前記第２導電型領域間の前記半導体堆積膜の間隔は、最短部が１μｍ以上の幅を有することを特徴とする。
　また、一対の前記第２導電型領域間の前記半導体堆積膜の間隔は、最短部が４μｍ以下の幅を有することを特徴とする。
　また、前記半導体堆積膜が炭化珪素であることを特徴とする。
　また、前記半導体堆積膜が窒化ガリウムであることを特徴とする。
　また、上記構成において、前記金属堆積膜と前記半導体堆積膜との界面に形成されるショットキー障壁の高さが１．０ｅＶ以上であることを特徴とする。
　また、上記構成において、前記金属堆積膜と前記半導体堆積膜との界面に形成されるショットキー障壁の高さが０．５ｅＶ以上１．０ｅＶ未満であることを特徴とする。
　また、本発明のワイドバンドギャップ半導体製造方法は、つぎの特徴を有する。ワイドギャップ半導体装置は、第１導電型の高濃度のワイドバンドギャップ半導体により形成される半導体基板表面上に形成された第１導電型の前記半導体基板よりも低濃度のワイドバンドギャップ半導体により形成される半導体堆積膜を有する。また、前記半導体堆積膜上に金属堆積膜が形成されている。前記半導体堆積膜の内部で前記金属堆積膜の付近に第２導電型領域が形成されている。そして、少なくとも前記金属堆積膜の深さ方向の下部位置の前記半導体堆積膜に、幅方向に所定間隔毎に複数の前記第２導電型領域を配置する工程を行う。さらに、前記半導体堆積膜を、深さ方向の上部位置の幅に対して、深さ方向の内部側の幅が異なるように形成する工程を行う。
　また、前記半導体堆積膜を、深さ方向の上部位置の幅に対して、深さ方向の内部側の幅を広く形成したことを特徴とする。
　また、前記半導体堆積膜を、深さ方向の上部位置の幅に対して、深さ方向の内部側の幅を狭く形成したことを特徴とする。
　また、前記半導体堆積膜を、深さ方向の上部位置から下部への深さにしたがい狭まった後に広くなる略菱形の形状に形成することを特徴とする。
　上記構成によれば、ワイドバンドギャップ半導体基板上のショットキー界面を有するＪＢＳ構造ダイオード装置において、オン抵抗を低減させる第２導電型半導体の領域を低減させつつ、リーク電流を抑えることができる。
　そして、半導体堆積膜の間隔は、最短部が１μｍ以上の幅を有するとオン電圧を抑えることができる。また、半導体堆積膜の間隔が、深さ方向の上部位置から下部にしたがい狭まった後に広くなる略菱形の形状とすることで、最も狭まった箇所での効果が良好な特性として現れる。また、半導体堆積膜の間隔が深さ方向に一度狭まり、さらに深くなるにつれて広がる構造で、最も第１導電型の領域の狭い深さから深い部分での第２導電型の濃度が薄くなる箇所での効果が良好な特性として現れる。また、ワイドバンドギャップ半導体堆積膜の間隔が深さ方向に一度狭まり、さらに深くなるにつれて広がる構造で、最も第１導電型の領域の狭い幅は１μｍ以上であるとオン電圧を低く抑えることができる。
　また、半導体堆積膜として炭化珪素（ＳｉＣ）を利用すると上記効果が期待できる。また、半導体堆積膜として窒化ガリウム（ＧａＮ）を利用しても効果が期待できる。
　また、高耐圧ＪＢＳ構造ダイオードを作製するためには、ショットキーバリアハイトは高い必要がある。ショットキーバリアハイトは１ｅＶ以上あれば高耐圧ＪＢＳ構造ダイオードとしての動作が期待できる。
　また、電源で利用する程度の耐圧を持つＪＢＳ構造ダイオードを作製するためにはショットキーバリアハイトは適度の値である必要がある。ショットキーバリアハイトは０．５ｅＶ以上１ｅＶ未満であれば、例えば電源用ＪＢＳ構造ダイオードとしての動作が期待できる。
　本発明によれば、ワイドバンドギャップ半導体上のショットキー界面を有するＪＢＳ構造ダイオード装置において、オン抵抗を下げずにリーク電流を抑えることができるという効果を奏する。
図１は、本発明の第１実施形態にかかる炭化珪素ＪＢＳダイオードの断面構造図である。 図２は、図１のＪＢＳ構造の一例を示す断面拡大図である。 図３は、本発明の第１実施形態にかかるＪＢＳ構造ダイオードの製造工程を示す断面構造図である（その１）。 図４は、本発明の第１実施形態にかかるＪＢＳ構造ダイオードの製造工程を示す断面構造図である（その２）。 図５は、本発明の第１実施形態にかかるＪＢＳ構造ダイオードの製造工程を示す断面構造図である（その３）。 図６は、本発明の第１実施形態にかかるＪＢＳ構造ダイオードの製造工程を示す断面構造図である（その４）。 図７は、本発明の第１実施形態にかかるＪＢＳ構造ダイオードの製造工程を示す断面構造図である（その５）。 図８は、本発明の第１実施形態にかかるＪＢＳ構造ダイオードの製造工程を示す断面構造図である（その６）。 図９は、ショットキー電極下のＪＢＳ構造部分の表面部のｎ領域の幅に対して、低濃度ｎ型基板内の幅と耐圧、オン電圧の関係を示した図表である。 図１０は、本発明の第２実施形態にかかる炭化珪素ＪＢＳダイオードの断面構造図である。
　以下に添付図面を参照して、この発明にかかるワイドバンドギャップ半導体装置およびその製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。
（第１実施形態）
　図１は、本発明の第１実施形態にかかる炭化珪素ＪＢＳダイオードの断面構造図である。この炭化珪素ＪＢＳダイオードは、高濃度の窒素がドーピングされた厚さ３００μｍの（０００１）面を主面とする第１導電型（ｎ型）の高濃度の炭化珪素基板１主面（表面）上に、低濃度の窒素がドーピングされた第１導電型（ｎ型）の炭化珪素エピタキシャル層（ワイドバンドギャップ半導体堆積膜）２が第１の領域として形成される。これら炭化珪素基板１と、炭化珪素エピタキシャル層２は、ワイドバンドギャップ半導体により形成される。
　また、ショットキーメタル端の電界集中を避けるための高濃度のアルミニウムがイオン注入によりドーピングされた第２導電型（ｐ型）の不純物領域３と、ジャンクションバリアショットキー（ＪＢＳ）構造を形成するためのアルミニウムがイオン注入によりドーピングされた第２導電型（ｐ型）の不純物領域４と、終端部でさらに電界を分散させるためのアルミニウムがイオン注入によりドーピングされたｐ型の不純物領域５とが炭化珪素エピタキシャル層２の内部に形成されており、Ｊｕｎｃｔｉｏｎ　Ｔｅｒｍｉｎａｔｉｏｎ　Ｅｘｔｅｎｓｉｏｎ（ＪＴＥ）構造となっている。
　ｐ型の不純物領域３は、ｐ型不純物領域５の内側に隣接して設けられ、金属堆積膜（ショットキー電極）９に接する。また、ｐ型の不純物領域４は、不純物領域３の幅方向の内部に設けられ、不純物領域３と形状が異なり、金属堆積膜９に接する。金属堆積膜９の深さ方向の下部位置には、不純物領域４が幅方向に所定間隔毎に複数配置される。不純物領域３，４は、金属堆積膜９に接する。
　また、層間絶縁膜として酸化膜６が形成され、不純物領域３の一部と第２導電型（ｐ型）半導体層で形成された不純物領域５の上部を覆うように形成されている。また、炭化珪素基板１の裏面に裏面電極７が形成され、高濃度のｎ型の炭化珪素基板１とオーミック接合８により接合している。ｎ型の炭化珪素エピタキシャル層２上のショットキー界面には、ショットキー電極９が第２の領域として形成される。そして、ショットキー電極９に接するようにアルミニウムで形成された電極パッド１０と、放電防止のためのポリイミド等の絶縁層１１が形成されており、以上の各部によるショットキーバリアダイオードが構成されている。
　図２は、図１のＪＢＳ構造の一例を示す断面拡大図である。第１導電型の炭化珪素エピタキシャル層２の上部には、第２導電型の不純物領域４が周期的に配置されている。図２に記載の第２導電型の不純物領域４は、深さ方向でみて下部の幅（ボトム幅）が広く、上部の幅（トップ幅）が狭く形成されており、断面は略台形状である。これにより、炭化珪素エピタキシャル層２は、第１電導型の深さ方向に対し、表面の幅ＬＵよりも、第１導電型の低濃度の炭化珪素エピタキシャル層２内部側の幅ＬＢの方が狭くなっている。
　これに限らず、表面の幅ＬＵよりも、半導体堆積膜２内部側の幅ＬＢの方を広く形成した逆台形状としてもよい（不図示）。また、表面の幅ＬＵと、第１導電型の低濃度の炭化珪素エピタキシャル層２内部側の幅ＬＢとの中間の深さ位置が最も幅広とされた略菱形状にすることもできる（不図示）。半導体装置の平面からみると、ｎ型の炭化珪素エピタキシャル層２にｐ型の不純物領域４が所定間隔毎にストライプ状に形成される。
　本実施形態では、（０００１）面を主面とする第１導電型（ｎ型）の高濃度の炭化珪素基板１主面上に炭化珪素にエピタキシャル層を設けたショットキーバリアダイオードの構造について説明したが、（０００－１）面基板にも同様に適用でき、例えば、窒化ガリウム（ＧａＮ）などのワイドバンドギャップ半導体にも同様に適用できる。また、炭化珪素基板１上に製造されたショットキーバリアダイオードのショットキー界面（ショットキー電極９）を形成する金属としてチタン（Ｔｉ）を用いることができる。また、チタンに限らずショットキー界面を形成する物質であれば同様に適用できる。
　また、電界緩和構造としてｐ型で形成された不純物領域３、ｐ型で形成された不純物領域５は、ＪＴＥ構造を構造例としてあげたが、フローティングリミッティングリング（ＦＬＲ）構造、フローティングプレート（ＦＰ）構造等のような電界緩和構造でも同様の効果を得ることができる。また、ｎ型の炭化珪素基板１にｐ型の電界緩和領域を形成した構造を構造例としてあげたが、ｐ型の炭化珪素基板にｎ型の電界緩和領域を形成した構造等のような異なる導電型を利用した構造でも同様の効果を得ることができる。
（ＪＢＳ構造ダイオードの製造工程）
　図３～８は、本発明の第１実施形態にかかるＪＢＳ構造ダイオードの製造工程を示す断面構造図である。はじめに、図３に示すように、１×１０18ｃｍ-3の窒素がドーピングされた厚さ３００μｍのエピタキシャル層のｎ型の炭化珪素基板１表面上に、１．８×１０16ｃｍ-3の窒素がドーピングされた厚さ６μｍの低濃度のｎ型の炭化珪素エピタキシャル層（ｎ型ドリフト層）２を堆積する。
　つぎに、図４に示すように、炭化珪素基板１に、イオン注入により炭化珪素エピタキシャル層２に、例えばアルミニウムを３×１０19ｃｍ-3の濃度でアルミニウムを注入する。そして、炭化珪素エピタキシャル層２の表面層に終端構造用のｐ型不純物領域３を形成する。
　つぎに、図５に示すように、炭化珪素基板１のおもて面に、ＪＢＳ構造を形成するためのイオン注入用酸化膜マスク１５を形成する。イオン注入用酸化膜マスク１５は、不純物領域４を形成する箇所に対応する開口部１５ａを有する。また、イオン注入による原子の分布が横方向に広がることを利用するために、イオン注入用酸化膜マスク１５の開口部１５ａにテーパーを形成することにより深さ方向の横の広がりを持たすことができる。例えば、ｎ型の炭化珪素エピタキシャル層２に接触するイオン注入用酸化膜マスク１５の開口部１５ａは、幅を２．５μｍとし、上部が広く開口された８７°のテーパー角を持つ形状にする。このイオン注入用酸化膜マスク１５をマスクとして、炭化珪素エピタキシャル層２に、イオン注入により例えばアルミニウムを注入する。
　例えば、注入する不純物としてのアルミニウムの加速エネルギーとドーズ量について、はじめに、３００ｋｅＶで５×１０14個／ｃｍ2、その後、２００ｋｅＶで３×１０14個／ｃｍ2、１５０ｋｅＶで３×１０14個／ｃｍ2、１００ｋｅＶで２×１０14個／ｃｍ2、５０ｋｅＶで３×１０14個／ｃｍ2注入する。これにより、不純物領域４は、深さ０．５μｍにおいて３×１０19ｃｍ-3の濃度のボックスプロファイルで形成される。この不純物領域４は、深さ方向の濃度分布が、任意の深さ（例えば、０．５μｍまで）±９０％の範囲の濃度とし、任意の深さより深い部分では深さにしたがって濃度を低くする。
　また、イオン注入を行う角度を（０００１）面に垂直な方向から傾けてイオンを注入することにより、イオン注入時のランダムな散乱とチャンネリング効果により注入深さと濃度を調整することができる。例えば、（０００１）面に垂直な方向から１０°傾けて前記条件でアルミニウムを注入すると、不純物領域４は、ｎ型の炭化珪素エピタキシャル層２の表面から深さ０．５μｍまでは３×１０19ｃｍ-3の濃度のボックスプロファイルとなり、０．５μｍより深い部分では指数単位で減少しながら１．０μｍまでの深さまでｐ型を形成する量のアルミニウムが分布する。
　結果として、ジャンクションバリアショットキー（ＪＢＳ）構造のｐ型で形成された不純物領域４が形成される。図６に示すように、ｎ型の炭化珪素エピタキシャル層２の表面側でｎ型領域の幅Ｌ１は幅２．５μｍとなり、深さ方向にしたがいｎ型領域の幅は狭くなり深さ０．５μｍの位置では幅Ｌ２は１．５μｍとなる、さらに深い領域ではｎ型領域の幅は広くなり深さ１．０μｍの位置でｐ型領域は無くなる。図６に示す例では、不純物領域４の断面が略菱形状に形成されている。一対の不純物領域４間の炭化珪素エピタキシャル層２の間隔は、最短部が１μｍ以上、４μｍ以下の幅とすることが望ましい。
　つぎに、図７に示すように、炭化珪素エピタキシャル層２に、イオン注入により、例えばアルミニウムを３×１０17ｃｍ-3の濃度で注入し、炭化珪素エピタキシャル層２の表面層に終端構造用のｐ型の不純物領域５を形成する。その後、注入されたアルミニウムを活性化するために、Ａｒ雰囲気中において、例えば、１６５０℃で２４０秒間の熱活性化処理を行う。
　つぎに、図８に示すように、層間絶縁膜として、例えば、０．５μｍ厚の酸化膜６を不純物領域３の一部とｐ型で形成された不純物領域５の上部を覆うように形成する。また、炭化珪素基板１の裏面に、例えば、ニッケル（Ｎｉ）を５０ｎｍの厚さで堆積し、Ａｒ雰囲気中で１１００℃で２分間熱処理を行うことにより、裏面電極（オーミック電極）７が形成され、高濃度のｎ型の炭化珪素基板１とオーミック接合により接合する。
　また、ｎ型の炭化珪素エピタキシャル層２上に、例えばチタン（Ｔｉ）を１００ｎｍの厚さで堆積し、Ａｒ雰囲気中で５００℃で５分間の熱処理を行うことによりショットキー電極９を形成する。最後に、アルミニウム（Ａｌ）で形成された、例えば５μｍの厚さの電極パッド１０と、放電防止のための、例えば８μｍの厚さのポリイミドでできた絶縁層１１を形成することにより、ショットキーバリアダイオードが出来上がる。
　図９は、ショットキー電極下のＪＢＳ構造部分の表面部のｎ領域の幅に対して、低濃度ｎ型基板内の幅と耐圧、オン電圧（順方向電圧）の関係を示した図表である。ＪＢＳ構造では、一般的に第１導電型の炭化珪素エピタキシャル層２の領域を空乏化するときの電圧が低いほどリーク電流は低くなる。また、第２導電型の不純物領域４をストライプ状に配置したＪＢＳ構造では、一次元モデルで示されるように空乏層の広がり方が第１導電型の炭化珪素エピタキシャル層２の不純物濃度と、第２導電型の不純物濃度によって決まる。
　そして、第１導電型の炭化珪素エピタキシャル層２の深さ方向の幅を一定ではなく、深さ方向にしたがい狭くなる構造にすることにより、電界集中を緩和させることができる。このため、同じ面積の第１導電型の炭化珪素エピタキシャル層２の領域を空乏化するための電圧が低くなるため、リーク電流が抑えられる効果が得られる。また、炭化珪素エピタキシャル層２の深さ方向の幅を広くする構造にした場合には、耐圧は下がるがオン抵抗を低減する効果が期待できる。
　図９に示すシミュレーションのように、金属堆積膜９の下に形成された第１導電型の炭化珪素エピタキシャル層２の領域のトップ幅ＬＵを２μｍとし、ボトム幅ＬＢを変化させたときの耐圧と順方向に４００Ａ／ｃｍ2の電流を流したときの電圧（オン電圧）との関係を計算した結果、金属堆積膜９の下に形成された第２導電型の不純物領域４のボトム幅ＬＢが金属堆積膜９の下に形成された第２導電型の不純物領域４のトップ幅ＬＵよりも狭くなると耐圧は上がるが、オン電圧は抑えられることが示されている。
　高耐圧ＪＢＳ構造ダイオードを得るためには、前記金属堆積膜と前記半導体堆積膜との界面に形成されるショットキー障壁の高さ（ショットキーバリアハイト）は高い必要があり、この実施の形態におけるショットキーバリアハイトは１ｅＶ以上あれば高耐圧ＪＢＳ構造ダイオードとしての動作が期待できる。また、ショットキーバリアハイトが０．５ｅＶ以上１ｅＶ未満であれば、電源で利用する程度の耐圧を持ち、電源用ＪＢＳ構造ダイオードとしての動作が期待できる。
　また、１０００Ｖ以上の高耐圧ショットキーバリアダイオードのリーク電流を抑えつつ、オン抵抗を下げることができるため、チップ面積を小さくし、製品単価を下げることができる。また、定格の大きいダイオードの製造が可能となり、大電流を必要とする産業用電動機や新幹線車両などのインバータへの適用が可能になり、装置の高効率・小型化に寄与できる。
（第２実施形態）
　つぎに、本発明の第２実施形態について説明する。図１０は、本発明の第２実施形態にかかる炭化珪素ＪＢＳダイオードの断面構造図である。この第２実施形態は、ジャンクションバリアショットキー（ＪＢＳ）構造のためのｐ型半導体層からなる不純物領域４の形状の他の例であり、その他の構造に関しては、第１実施形態と同様である。このため、第１実施形態と同一箇所には同一符号を付してある。
　図１０において、不純物領域４の断面形状は、逆台形状とされ、ｎ型の炭化珪素エピタキシャル層２は、表面側のｎ型領域の幅は、例えば２．５μｍとなり、深さ方向にしたがいｎ型領域の幅は狭くなり１．０μｍの位置でｐ型領域は無くなる。
　このような形状では、ＪＢＳ構造部分の耐圧は低下するが、アバランシェ耐圧破壊を不純物領域５の耐圧構造部分より低い耐圧でショットキー電極９の下のＪＢＳ構造部で起こすことができるため、アバランシェ耐量を上げることができる効果を有する。このように、第２実施形態においても、第１実施形態同様の効果を得ることができる。
　以上説明した各実施形態では、ある終端構造を持つＪＢＳ構造のダイオードの断面図を用いて説明した。そして、本発明は、ワイドバンドギャップ半導体上に形成されたショットキー界面が存在する装置であれば、本発明の趣旨を逸脱しない範囲の構造、例えばショットキーバリアを利用するＤＭＴ（Ｄｅｐｌｅｔｉｏｎ　Ｍｏｄｅ　Ｔｈｙｒｉｓｔｏｒ）構造や、ＴＭＢＳ（Ｔｒｅｎｃｈ　ＭＯＳ　Ｂａｒｒｉｅｒ　Ｓｃｈｏｔｔｋｙ）構造を持つダイオードのようなショットキー接合を利用する装置についても同様に適用できる
。
　以上のように、本発明にかかるワイドバンドギャップ半導体装置およびその製造方法は、大電流を必要とする産業用電動機や新幹線車両などのインバータなどに使用されるパワー半導体装置に有用である。
　１　第１導電型の炭化珪素基板（ワイドバンドギャップ半導体基板）
　２　第１導電型の炭化珪素エピタキシャル層（半導体堆積膜）
　３　第２導電型の不純物領域
　４　第２導電型の不純物領域
　５　第２導電型の不純物領域
　６　酸化膜
　７　裏面電極（オーミック電極）
　９　ショットキー電極（金属堆積膜）
　１０　電極パッド
　１１　絶縁層
　ＬＢ　ボトム幅
　ＬＵ　トップ幅

Claims (14)

  1. 　第１導電型の高濃度のワイドバンドギャップ半導体により形成される半導体基板と、前記半導体基板表面上に形成された、第１導電型の前記半導体基板よりも低濃度のワイドバンドギャップ半導体により形成される半導体堆積膜と、前記半導体堆積膜上に形成された金属堆積膜と、前記半導体堆積膜の内部で前記金属堆積膜の付近に第２導電型領域が形成されているワイドバンドギャップ半導体装置において、
    　少なくとも前記金属堆積膜の深さ方向の下部位置の前記半導体堆積膜に、幅方向に所定間隔毎に複数の前記第２導電型領域を配置し、
    　前記半導体堆積膜は、深さ方向の上部位置の幅に対して、深さ方向の内部側の幅が異なることを特徴とするワイドバンドギャップ半導体装置。
  2. 　前記第２導電型領域は、平面からみてストライプ状に配置されていることを特徴とする請求項１に記載のワイドバンドギャップ半導体装置。
  3. 　前記半導体堆積膜の間隔は、深さ方向の上部位置から下部への深さにしたがい狭まった後に広くなる略菱形の形状とされたことを特徴とする請求項１に記載のワイドバンドギャップ半導体装置。
  4. 　前記第２導電型領域は、深さ方向の不純物濃度分布が、任意の深さまで±９０％の範囲の不純物濃度とし、任意の深さより深い部分では深さにしたがって不純物濃度を低くしたことを特徴とする請求項１に記載のワイドバンドギャップ半導体装置。
  5. 　一対の前記第２導電型領域間の前記半導体堆積膜の間隔は、最短部が１μｍ以上の幅を有することを特徴とする請求項１に記載のワイドバンドギャップ半導体装置。
  6. 　一対の前記第２導電型領域間の前記半導体堆積膜の間隔は、最短部が４μｍ以下の幅を有することを特徴とする請求項１に記載のワイドバンドギャップ半導体装置。
  7. 　前記半導体堆積膜が炭化珪素であることを特徴とする請求項１に記載のワイドバンドギャップ半導体装置。
  8. 　前記半導体堆積膜が窒化ガリウムであることを特徴とする請求項１に記載のワイドバンドギャップ半導体装置。
  9. 　前記金属堆積膜と前記半導体堆積膜との界面に形成されるショットキー障壁の高さが１．０ｅＶ以上であることを特徴とする請求項１～８のいずれか一つに記載のワイドバンドギャップ半導体装置。
  10. 　前記金属堆積膜と前記半導体堆積膜との界面に形成されるショットキー障壁の高さが０．５ｅＶ以上１．０ｅＶ未満であることを特徴とする請求項１～８のいずれか一つに記載のワイドバンドギャップ半導体装置。
  11. 　第１導電型の高濃度のワイドバンドギャップ半導体により形成される半導体基板と、前記半導体基板表面上に形成された、第１導電型の前記半導体基板よりも低濃度のワイドバンドギャップ半導体により形成される半導体堆積膜と、前記半導体堆積膜上に形成された金属堆積膜と、前記半導体堆積膜の内部で前記金属堆積膜の付近に第２導電型領域が形成されているワイドバンドギャップ半導体装置において、
    　少なくとも前記金属堆積膜の深さ方向の下部位置の前記半導体堆積膜に、幅方向に所定間隔毎に複数の前記第２導電型領域を配置する工程と、
    　前記半導体堆積膜を、深さ方向の上部位置の幅に対して、深さ方向の内部側の幅が異なるように形成する工程と、
    　を含むことを特徴とするワイドバンドギャップ半導体製造方法。
  12. 　前記半導体堆積膜を、深さ方向の上部位置の幅に対して、深さ方向の内部側の幅を広く形成することを特徴とする請求項１１に記載のワイドバンドギャップ半導体製造方法。
  13. 　前記半導体堆積膜を、深さ方向の上部位置の幅に対して、深さ方向の内部側の幅を狭く形成することを特徴とする請求項１１に記載のワイドバンドギャップ半導体製造方法。
  14. 　前記半導体堆積膜を、深さ方向の上部位置から下部への深さにしたがい狭まった後に広くなる略菱形の形状に形成することを特徴とする請求項１１に記載のワイドバンドギャップ半導体製造方法。
PCT/JP2013/057316 2012-04-12 2013-03-14 ワイドバンドギャップ半導体装置およびその製造方法 WO2013153909A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/394,045 US9230958B2 (en) 2012-04-12 2013-03-14 Wide band gap semiconductor apparatus and fabrication method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012091460A JP6053103B2 (ja) 2012-04-12 2012-04-12 ワイドバンドギャップ半導体装置およびその製造方法
JP2012-091460 2012-04-12

Publications (1)

Publication Number Publication Date
WO2013153909A1 true WO2013153909A1 (ja) 2013-10-17

Family

ID=49327483

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/057316 WO2013153909A1 (ja) 2012-04-12 2013-03-14 ワイドバンドギャップ半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US9230958B2 (ja)
JP (1) JP6053103B2 (ja)
WO (1) WO2013153909A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115117146A (zh) * 2022-05-12 2022-09-27 厦门紫硅半导体科技有限公司 一种具有低导通压降的SiC基肖特基器件及其制备方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6222771B2 (ja) * 2013-11-22 2017-11-01 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
US9461039B2 (en) * 2015-02-15 2016-10-04 Tower Semiconductor Ltd. Die including a Schottky diode
JP6758569B2 (ja) * 2015-03-20 2020-09-23 株式会社タムラ製作所 高耐圧ショットキーバリアダイオード
JP6479615B2 (ja) * 2015-09-14 2019-03-06 株式会社東芝 半導体装置の製造方法
JP6524002B2 (ja) * 2016-03-16 2019-06-05 株式会社東芝 半導体装置
TWI648858B (zh) * 2016-06-14 2019-01-21 黃知澍 Ga-face III族/氮化物磊晶結構及其主動元件與其製作方法
CN106711190A (zh) * 2017-01-24 2017-05-24 深圳基本半导体有限公司 一种具有高性能的半导体器件及制造方法
TWI783003B (zh) * 2017-07-08 2022-11-11 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置
JP6626929B1 (ja) * 2018-06-29 2019-12-25 京セラ株式会社 半導体デバイス及び電気装置
US10707340B2 (en) * 2018-09-07 2020-07-07 Semiconductor Components Industries, Llc Low turn-on voltage silicon carbide rectifiers
JP7295047B2 (ja) * 2020-01-22 2023-06-20 株式会社東芝 半導体装置
CN117497408B (zh) * 2023-12-28 2024-04-19 深圳天狼芯半导体有限公司 一种hk-igbt及其制备方法、芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233515A (ja) * 1996-12-19 1998-09-02 Toshiba Corp ショットキーバリア半導体装置とその製造方法
JPH10321879A (ja) * 1997-05-22 1998-12-04 Hitachi Ltd 炭化けい素ダイオード
JP2002314099A (ja) * 2001-04-09 2002-10-25 Denso Corp ショットキーダイオード及びその製造方法
JP2002359378A (ja) * 2001-03-28 2002-12-13 Toshiba Corp 半導体装置及びその製造方法
JP2003051601A (ja) * 2001-08-03 2003-02-21 Fuji Electric Co Ltd 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397102B2 (en) * 2005-04-20 2008-07-08 Taurus Micropower, Inc. Junction barrier schottky with low forward drop and improved reverse block voltage
JP4356767B2 (ja) * 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US7791175B2 (en) * 2007-12-20 2010-09-07 Mosaid Technologies Incorporated Method for stacking serially-connected integrated circuits and multi-chip device made from same
JP2009159184A (ja) * 2007-12-26 2009-07-16 Hitachi Ltd フリーホイールダイオードとを有する回路装置、及び、ダイオードを用いた回路装置とそれを用いた電力変換器
JP5326405B2 (ja) * 2008-07-30 2013-10-30 株式会社デンソー ワイドバンドギャップ半導体装置
JP5567830B2 (ja) * 2009-12-22 2014-08-06 トヨタ自動車株式会社 半導体装置の製造方法
US20140048901A1 (en) * 2011-09-26 2014-02-20 Mitsubishi Electric Cororation Rectifier of alternating-current generator for vehicle
JP2013232564A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 半導体装置および半導体装置の製造方法
TW201411702A (zh) * 2012-08-02 2014-03-16 Gtat Corp 薄層上之磊晶生長

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233515A (ja) * 1996-12-19 1998-09-02 Toshiba Corp ショットキーバリア半導体装置とその製造方法
JPH10321879A (ja) * 1997-05-22 1998-12-04 Hitachi Ltd 炭化けい素ダイオード
JP2002359378A (ja) * 2001-03-28 2002-12-13 Toshiba Corp 半導体装置及びその製造方法
JP2002314099A (ja) * 2001-04-09 2002-10-25 Denso Corp ショットキーダイオード及びその製造方法
JP2003051601A (ja) * 2001-08-03 2003-02-21 Fuji Electric Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115117146A (zh) * 2022-05-12 2022-09-27 厦门紫硅半导体科技有限公司 一种具有低导通压降的SiC基肖特基器件及其制备方法

Also Published As

Publication number Publication date
US9230958B2 (en) 2016-01-05
JP6053103B2 (ja) 2016-12-27
JP2013222731A (ja) 2013-10-28
US20150129894A1 (en) 2015-05-14

Similar Documents

Publication Publication Date Title
WO2013153909A1 (ja) ワイドバンドギャップ半導体装置およびその製造方法
KR101309674B1 (ko) 절연 게이트형 바이폴라 트랜지스터와 그 제조방법
US9793392B2 (en) Semiconductor device
JP5818099B2 (ja) 半導体装置
JPWO2018225600A1 (ja) 半導体装置および電力変換装置
US8841683B2 (en) Semiconductor rectifier device
US10418445B2 (en) Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device
US10090417B2 (en) Silicon carbide semiconductor device and fabrication method of silicon carbide semiconductor device
US20130140584A1 (en) Semiconductor device
JP2019071313A (ja) 半導体装置
JP6194779B2 (ja) 半導体装置および半導体装置の製造方法
US9362392B2 (en) Vertical high-voltage semiconductor device and fabrication method thereof
JP7263740B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2014056942A (ja) 電力用半導体装置
KR20140023942A (ko) 우묵한 종단 구조 및 우묵한 종단 구조를 포함하는 전자 장치를 제조하는 방법
US20200083369A1 (en) Semiconductor device
US10263105B2 (en) High voltage semiconductor device
WO2013121532A1 (ja) ワイドバンドギャップ半導体装置
US20090273031A1 (en) Semiconductor device
JP2015207780A (ja) ワイドバンドギャップ半導体装置
US9722018B2 (en) Vertical high voltage semiconductor apparatus and fabrication method of vertical high voltage semiconductor apparatus
JP2023101772A (ja) 半導体装置および半導体装置の製造方法
US9450051B2 (en) High voltage semiconductor apparatus
JP2019096794A (ja) 半導体装置
JP6399161B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13775326

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14394045

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13775326

Country of ref document: EP

Kind code of ref document: A1