JP2001077379A - ショットキーバリア半導体装置 - Google Patents

ショットキーバリア半導体装置

Info

Publication number
JP2001077379A
JP2001077379A JP25070499A JP25070499A JP2001077379A JP 2001077379 A JP2001077379 A JP 2001077379A JP 25070499 A JP25070499 A JP 25070499A JP 25070499 A JP25070499 A JP 25070499A JP 2001077379 A JP2001077379 A JP 2001077379A
Authority
JP
Japan
Prior art keywords
schottky barrier
semiconductor device
schottky
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25070499A
Other languages
English (en)
Inventor
Seiichi Miyagawa
誠一 宮川
Takanobu Kobayashi
隆信 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Inter Electronics Corp
Original Assignee
Nihon Inter Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Inter Electronics Corp filed Critical Nihon Inter Electronics Corp
Priority to JP25070499A priority Critical patent/JP2001077379A/ja
Publication of JP2001077379A publication Critical patent/JP2001077379A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 シリコン基板上に金属層が設けられショット
キー接合構造が形成されたショットキーバリア半導体装
置において、製品ごとにほぼ一定のバリアハイトが得ら
れ、安定した順方向特性、逆方向特性が得られるショッ
トキーバリア半導体装置を提供する。 【解決手段】 シリコンからなるエピ層3の表面3bに
金属層4が設けられショットキー接合構造が形成された
ショットキーバリアダイオード1において、エピ層3の
表面が(100)面である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、シリコンからな
る一導電型半導体基板の表面に金属層が設けられショッ
トキー接合構造が形成されたショットキーバリア半導体
装置に関する。
【0002】
【従来の技術】一導電型半導体基板上に金属層が設けら
れショットキー接合構造が形成されたショットキーバリ
ア半導体装置は、スイッチング特性が高速で、PN接合
を利用した場合よりも順方向電圧(VF)が低く消費電
力が小さい優れた性質により、整流素子などに利用され
ている。これら順方向電圧や逆方向電流は金属層と半導
体基板間の障壁であるバリアハイト(ショットキー障壁
値)によって左右され、バリアハイトが高いほど順方向
電圧は高くなり、逆方向電流は低くなる。
【0003】ショットキーバリア半導体装置では半導体
基板としてシリコン基板が多く使われており、バルク結
晶から得られた所定濃度の不純物を含有するシリコン基
板の(111)面に、さらにシリコンのエピタキシャル
層を形成し、そのエピタキシャル層の(111)面に、
金属層を設けた構造が最も一般的である。このようなシ
リコン基板を用いたショットキーバリア半導体装置にお
いて、前記バリアハイトは、理論的には、シリコン基
板の導電型(n型かp型か)、シリコン基板の結晶
軸、ショットキー接合構造を形成する金属によって決
まる。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
技術で実際に製造されるショットキーバリア半導体装置
では、エピタキシャル層と金属層との間にシリコン酸化
物やシリサイドが生成してしまう等の理由により、必ず
しも理論値通りの値にはならず製品ごとにバリアハイト
がばらついてしまっていた。このバリアハイトのばらつ
きによって、順方向特性および逆方向特性が変わり、シ
ョットキーバリア半導体装置の主特性が製品ごとに安定
せず重大な問題であったこのような問題を防ぐために、
金属層を形成する前のエピタキシャル層表面を酸やアル
カリ水溶液で前処理する等の工夫がなされてはいるが、
要求される品質に対して十分な程、バリアハイトが安定
するような方法は開発されていない。
【0005】特に、上記シリコン基板を用いたショット
キーバリア半導体装置は、最近では、電池で駆動される
携帯用パソコン等の小型電子機器に搭載されるようにな
り、以前にも増して安定した性能が求められている。こ
れら携帯用の電子機器は3Vの電圧で駆動されることが
多く、この3Vで駆動する回路に組み込まれるショット
キーバリア半導体装置としては、バリアハイトが0.6
ev前後の値であると順方向特性と逆方向特性のバラン
スがとれることから好ましいとされている。
【0006】勿論、この0.6ev付近でもバリアハイ
トが製品ごとに安定していることは重要である。図6に
は、バリアハイトが0.6ev付近の値をとるときの、
バリアハイトと順方向電圧の関係(図6(a))と、バ
リアハイトと逆方向電流の関係(図6(b))を示し
た。図6(a)、(b)の各グラフは、半導体基板がN
型のシリコン基板であって、その不純物濃度が1×10
16cm-3であり、Tj値(ショットキー接合温度)が室
温(RT)または100℃とした場合の、理論値をプロ
ットしたものである。
【0007】図6から明らかなように、バリアハイトに
対して順方向電圧は直線的に変動し、逆方向電流は指数
関数的に変動する。特に、バリアハイトが0.6evよ
りも小さい領域では、バリアハイトがわずかに変動する
と、順方向電圧が比例して変動することに加えて、逆方
向電流の絶対値が大きく変動してしまうので、この領域
では特に逆方向特性の安定のためにバリアハイトの安定
が重要である。
【0008】この発明は、上記実状に鑑みてなされたも
ので、シリコン基板上に金属層が設けられショットキー
接合構造が形成されたショットキーバリア半導体装置に
おいて、製品ごとにほぼ一定のバリアハイトが得られ、
安定した順方向特性、逆方向特性が得られるショットキ
ーバリア半導体装置を提供することを目的としている。
【0009】
【課題を解決するための手段】上記課題を解決するた
め、本発明の請求項1に記載の発明は、シリコンからな
る一導電型半導体基板の表面に金属層が設けられショッ
トキー接合構造が形成されたショットキーバリア半導体
装置において、前記一導電型半導体基板の表面の少なく
とも一部が(100)面であることを特徴とする。
【0010】請求項1に記載の発明によれば、ショット
キーバリア半導体装置において、ショットキー接合構造
が形成される半導体基板の表面の少なくとも一部が(1
00)面であることによって、結果として、製品毎にほ
ぼ一定のバリアハイトが得られるようになり、安定した
順方向特性、逆方向特性が得られるショットキーバリア
半導体装置となる。
【0011】請求項1に記載のショットキーバリア半導
体装置において、「少なくとも一部が(100)面であ
る」とは、半導体基板表面の全てが(100)面でなく
てもよいということであり、たとえば請求項2に記載の
発明のように、一導電型半導体基板の表面に規則的な凹
凸が形成されている場合に、その凹凸面の一部が(10
0)面であってもよいということである。請求項2に記
載の発明によれば、請求項1記載の発明の効果に加え
て、ショットキー接合を形成する半導体基板表面の表面
積が大きくなることから、順方向電圧が下がり、エピ層
の表面形状が平坦である同じ大きさのショットキーバリ
ア半導体装置よりもより大きな順方向電流が流せるの
で、デバイスとして有用である。ここで、「規則的な凹
凸」とは、たとえばサンドブラスト等で機械的に表面を
荒らす等によって形成されるランダムな「荒れ」ではな
く、断面形状において凸部と凹部が規則的に繰り返され
ているようなものを言う。
【0012】請求項3に記載の発明は、請求項1または
2に記載のショットキーバリア半導体装置において、一
導電型半導体基板の表面の一部に、一導電型半導体基板
の導電型とは逆の導電型を有する逆半導体領域が形成さ
れていることを特徴とする。ここで、逆半導体領域は、
一導電型半導体基板がN型であればP型であり、一導電
型半導体基板がN型であればP型である。
【0013】また、請求項4に記載の発明は、請求項1
または2に記載のショットキーバリア半導体装置におい
て、一導電型半導体基板の表面の一部に酸化膜が設けら
れ、一導電型半導体基板と酸化膜と金属層によりMOS
(Metal Oxide Semiconductor)構造が形成されている
ことを特徴とする。
【0014】請求項3あるいは4に記載の発明によれ
ば、請求項1または2に記載の発明の効果に加えて、逆
方向電圧が印加されたときに、MOS構造や逆半導体領
域の周囲に空乏層が形成され、逆方向電流(リーク電
流)が通過しにくくなることから、逆方向特性が向上す
る。
【0015】請求項1〜4のいずれか記載のショットキ
ーバリア半導体装置において、請求項5に記載の発明の
ようにバリアハイトの値が0.55〜0.70eVであ
ってもよい。より好ましくは0.58〜0.62eVで
ある。請求項5に記載の発明によれば、0.55〜0.
70eVの範囲のバリアハイトを有するショットキーバ
リア半導体装置は、すでに述べたような携帯用の小型電
子機器に搭載されるタイプのものであるから、この範囲
のバリアハイトが安定したショットキーバリア半導体装
置は工業的に非常に有用である。
【0016】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら説明する。図1は、本発明の
ショットキーバリア半導体装置の一例としてのショット
キーバリアダイオードの一例である。図1のショットキ
ーバリアダイオード1は、シリコン基板2、エピタキシ
ャル層(以下、エピ層)3、金属層4、ガードリング
5,5、酸化膜6,6、電極7,8とからなる。
【0017】シリコン基板2は、シリコンのバルク結晶
から、(100)面に対して平行に切り出されたもの
で、不純物としてヒ素あるいはアンチモン等を所定の濃
度(1×1019cm-3)含有したN型の半導体基板であ
り、厚さが200〜300μm程度である。このシリコ
ン基板2は(100)面に対して平行に切り出されたも
のであるから、シリコン基板2の上面(エピ層3との境
界面)は(100)面である。
【0018】エピ層3(一導電型半導体基板)は、エピ
タキシャル成長によってシリコン基板2上に形成したシ
リコン薄膜で、たとえば数μm〜数十μmの膜厚を有
し、不純物を所定の濃度、たとえば5×1015〜1×1
16cm-3含有するN型半導体基板である。エピ層3
は、シリコン基板2の(100)面にエピタキシャル成
長して形成されるものであるから、エピ層3も(10
0)面に平行に成長し、その表面3b(100)面であ
る。
【0019】金属層4は、たとえば、チタン、バナジウ
ム、クロム、モリブデン、タングステン、パラジウム、
白金等の各種金属から選択されて、真空蒸着やスパッタ
リングなどの方法でエピ層3の表面3b上に形成された
もので、バリアメタルとして機能する。この金属層4と
前記エピ層3によりショットキー接合構造が形成され
る。
【0020】ガードリング5,5は、金属層4の縁部に
おける逆方向電圧に対する耐圧特性が中心部より低下す
る現象を防ぐために、金属層4の周囲に設けられたP型
半導体領域である。酸化膜6,6は、シリコン酸化膜か
らなり、絶縁膜および保護膜としての役目を果たす。電
極7はたとえば銀またはアルミニウムからなるアノード
側の電極であり、電極8はたとえばニッケルや金などか
らなるカソード側の電極である。したがって、ショット
キーバリアダイオード1では、図1中の上から下に電流
が流れるよう電圧をかける場合に順方向特性、逆向きに
電圧をかける場合に逆方向特性となる。
【0021】上記構成を有するショットキーバリアダイ
オード1であって、金属層4をバナジウムまたはモリブ
デンから形成したものを作製した。エピ層3の抵抗につ
いて、0.5Ωcmと0.9Ωcmの2種類作製した。
そして、これら作製したショットキーバリアダイオード
の順方向・逆方向特性を求め、これらの値から、周知の
理論式よりバリアハイトの値を求め、図2の表にまとめ
た。
【0022】図2の表中、2回目の欄に結果が記載され
ているものは、再現性を確認するため全く同じ製法でシ
ョットキーバリアダイオードを作製したものである。ま
た、従来品と比較するため、図1と全く同様の構造を有
するショットキーバリアダイオードであって、シリコン
基板およびエピ層の表面が(111)面であるものを作
製し、同様にバリアハイトを求めその結果を図2の表に
示した。図1では本発明に関する結果は実施例として、
従来品に関する結果は比較例として示している。
【0023】まず、図2の結果について以下に考察す
る。エピ層の抵抗が0.5Ωcmのとき、結晶面が(1
00)のダイオードでは、1回目も2回目もバリアハイ
トが0.58eVで同じ値であるのに対し、結晶面が
(111)のダイオードでは1回目が0.52eV、2
回目が0.56eVであり、0.04eV異なる。ま
た、エピ層の抵抗が0.9Ωcmのとき、結晶面が(1
00)のダイオードでは、1回目の2回目も0.58e
Vで同じ値であるのに対し、結晶面が(111)のダイ
オードでは、1回目が0.54eV、2回目が0.56
eVであり、0.02eV異なる。
【0024】これらの結果から、従来品の結晶面が(1
11)である場合には製品ごとにバリアハイト値が異な
り再現性に乏しいが、(100)である場合には、1回
目も2回目も同じ値であり安定したバリアハイトが得ら
れ再現性が高いことが分かる。比較例2のようにバリア
ハイトが0.54eVから0.56eVまで変動したと
き、実際のデータとして、順方向電圧が21mV上昇
し、逆方向電流が約1/2になった。このようにバリア
ハイトが変動すると、ショットキーバリアダイオードと
しての性能が変動し、特にこの結果では逆方向特性が目
立って変動し、製品としては好ましくない。
【0025】バナジウム、モリブデンの両方の結果か
ら、全く同じ条件であれば結晶面(100)の方が結晶
面(111)よりもバリアハイトの値は若干高くなって
いる。バリアハイトが高くなればその分順方向特性は低
下するが、エピ層を薄くし抵抗を小さくするといった工
夫により、ショットキーバリアダイオード全体としてバ
リアハイトの上昇による順方向特性低下分をキャンセル
することができることから、大きな問題ではない。工業
的には、バリアハイトの値が安定することの方が重要で
ある。
【0026】また、たとえば、実施例1と実施例2、実
施例3と実施例4を比較して明らかなように、結晶面が
(100)のダイオードでは、エピ層の抵抗が変わって
もバリアハイトの値が変わらない。これに対して結晶面
(111)のダイオードでは、エピ層の抵抗が変わると
バリアハイトが変動してしまう。バリアハイトの値は、
前述のように理論的にはエピ層の抵抗値とは関係なく、
このことから、結晶面(100)のときにはより理論値
に近い値が得られていると考えられる。
【0027】以上のショットキーバリアダイオード1に
よれば、ショットキー接合構造が形成されるエピ層3の
表面3bの結晶面が(100)面であることによって、
結果として、製品毎にほぼ一定のバリアハイトが得られ
るようになり、安定した順方向特性、逆方向特性が得ら
れる。特に、逆方向電流はバリアハイトが小さくなるに
したがって大きくなり指数関数的に変動するので、本発
明はバリアハイトが低めほど有用である。
【0028】次に上記ショットキーバリアダイオード1
の変形例を示す。 <変形例1>図3は、本発明のショットキーバリア半導
体装置の第2の例としてショットキーバリアダイオード
10を示したものである。図3において、ショットキー
バリアダイオード1と全く同様の部分については図1と
同一の符号を付して説明は省略する。ショットキーバリ
アダイオード10において、ショットキーバリアダイオ
ード1と異なる点は、エピ層3の表面に凹部3a、3
a、3aを設け、その凹部3a、3a、3aに酸化膜
9,9,9を形成したところにある。この状態のエピ層
3の上面に金属層4を形成することによって、各凹部3
aにMOS(Metal OxideSemiconductor)構造が形成さ
れる。エピ層3の凹部3a,3a,3aが形成された部
分以外の表面3bと、金属層4とによりショットキー接
合構造が形成される。
【0029】<変形例2>図4は、本発明のショットキ
ーバリア半導体装置の第3の例としてショットキーバリ
アダイオード20を示したものである。図4において、
ショットキーバリアダイオード1と全く同様の部分につ
いては図1と同一の符号を付して説明は省略する。ショ
ットキーバリアダイオード20において、ショットキー
バリアダイオード1と異なる点は、エピ層3の表面上部
に、N型のエピ層3とは逆の導電型を有するP型領域
(逆半導体領域)21,21,21を設けたところにあ
る。エピ層3のP型領域21,21,21が形成された
部分以外の表面3bと、金属層4とによりショットキー
接合構造が形成される。
【0030】上記ショットキーバリアダイオード10、
20によれば、ショットキーバリアダイオード1と同様
の作用・効果が得られる上に、逆方向電圧が印加された
ときに、エピ層3の各凹部3aに形成されたMOS構造
やP型領域21,21,21の周囲に、空乏層が形成さ
れ、逆方向電流(リーク電流)が通過しにくくなること
から、逆方向特性が向上する。
【0031】ところで、ショットキーバリアダイオード
1,10,20では、いずれもショットキー接合を形成
する面そのものは平坦であり、ショットキーバリアダイ
オードを形成する各層の主面に平行、言い換えれば電圧
が印加される方向に対してほぼ直交するようになってい
るが、本発明はこれに限定されない。
【0032】たとえば、ショットキー接合を形成するエ
ピ層を図5のような形状に形成してもよい。図5
(a)、(b)は、ショットキー接合を形成するエピ層
の上面(ショットキー接合面)の断面形状を示したもの
である。符号30はショットキーバリアダイオードを形
成する各層の主面に平行な平行面30である。各平行面
30の周りには斜面31,32が形成され、エピ層の上
面にはこれらの面により規則的な凹凸が形成されてい
る。平行面30は結晶面(100)で、斜面31,32
は結晶面(111)である。また、図5(b)に示すよ
うに、斜面の上下に主面と平行な平行面40、43をそ
なえた形状に形成してもよい。平行面40,43は結晶
面(100)であり、斜面41,42は結晶面(11
1)である。
【0033】これらの規則的な凹凸は、エピタキシャル
成長工程後の平坦なエピ層の表面を、規則的に開口が形
成されたマスク(図示せず)を用いて異方性エッチング
することにより形成される。マスク開口の寸法を狭くし
てエッチングすれば、図5(a)の状態になり、マスク
開口の寸法を広くするか、浅めのエッチングを行えば図
5(b)の状態になる。さらに、マスクの各開口の径は
数ミクロン〜数十ミクロン程度であり、この範囲内であ
って異方性エッチングによりエピ層が貫通してしまわな
いサイズが選択される。
【0034】本発明のショットキーバリアダイオードに
おいて、図5のようにエピ層の上面に規則的な凹凸を設
けることによって、すでに述べた本発明のショットキー
バリアダイオードが有する作用・効果に加えて、エピ層
の表面積が大きくなり順方向電圧が下がることから、エ
ピ層表面が平坦な同じ大きさのダイオードよりも、大き
な順方向電流が流せるので、デバイスとして有用であ
る。
【0035】なお、本発明は上記の実施例に限らず、た
とえば、エピ層表面に図5に示すような規則的な凹凸が
形成されるとともに、図3、図4に示すようなMOS構
造やP型領域が形成されていてもよい。
【0036】
【発明の効果】請求項1に記載の発明によれば、ショッ
トキーバリア半導体装置において、ショットキー接合構
造が形成される半導体基板の表面の少なくとも一部が
(100)面であることによって、結果として、製品毎
にほぼ一定のバリアハイトが得られるようになり、安定
した順方向特性、逆方向特性が得られるショットキーバ
リア半導体装置となる。
【0037】請求項2に記載の発明によれば、請求項1
記載の発明の効果に加えて、ショットキー接合を形成す
る半導体基板の表面の表面積が大きくなることから、順
方向電圧が下がり、エピ層表面が平坦な同じ大きさのシ
ョットキーバリア半導体装置よりもより大きな順方向電
流が流せるので、デバイスとして有用である。
【0038】請求項3あるいは4に記載の発明によれ
ば、請求項1または2記載の発明の効果に加えて、逆方
向電圧が印加されたときにMOS構造や逆半導体領域の
周囲に空乏層が形成され、逆方向電流(リーク電流)が
通過しにくくなることから、逆方向特性が向上する。
【0039】請求項5に記載の発明によれば、0.55
〜0.70eVの範囲のバリアハイトを有するショット
キーバリア半導体装置は、すでに述べたような携帯用の
小型電子機器に搭載されるタイプのものであるから、こ
の範囲のバリアハイトが安定したショットキーバリア半
導体装置は工業的に非常に有用である。
【図面の簡単な説明】
【図1】本発明のショットキーバリア半導体装置の一例
としてのショットキーバリアダイオードの断面図であ
る。
【図2】図1のショットキーバリアダイオードのバリア
ハイトを示す図表である。
【図3】本発明のショットキーバリア半導体装置の第2
の例としてのショットキーバリアダイオードの断面図で
ある。
【図4】本発明のショットキーバリア半導体装置の第3
の例としてのショットキーバリアダイオードの断面図で
ある。
【図5】本発明のショットキーバリアダイオードのエピ
層表面形状の他の例を示す一部断面図である。
【図6】ショットキーバリア半導体装置のバリアハイト
の違いによる物性変化を示すグラフであり、(a)は順
方向電圧を示し、(b)は逆方向電流を示すものであ
る。
【符号の説明】
1,10,20 ショットキーバリアダイオード(シ
ョットキーバリア半導体装置) 2 シリコン基板 3 エピタキシャル層(一導電型半導体基板) 3a 凹部 3b 表面 4 金属層 5 ガードリング 6 酸化膜 7、8 電極 9 酸化膜 21 P型領域
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M104 AA01 BB02 BB05 BB06 BB07 BB08 BB09 BB13 BB14 BB16 BB18 CC03 FF06 FF31 FF35 GG03 HH17

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 シリコンからなる一導電型半導体基板の
    表面に金属層が設けられショットキー接合構造が形成さ
    れたショットキーバリア半導体装置において、 前記一導電型半導体基板の表面の少なくとも一部が(1
    00)面であることを特徴とするショットキーバリア半
    導体装置。
  2. 【請求項2】 一導電型半導体基板の表面に規則的な凹
    凸が形成されていることを特徴とする請求項1に記載の
    ショットキーバリア半導体装置。
  3. 【請求項3】 一導電型半導体基板の表面の一部に、前
    記一導電型半導体基板の導電型とは逆の導電型を有する
    逆半導体領域が形成されていることを特徴とする請求項
    1または2に記載のショットキーバリア半導体装置。
  4. 【請求項4】 一導電型半導体基板の表面の一部に酸化
    膜が設けられ、前記一導電型半導体基板と酸化膜と金属
    層によりMOS構造が形成されていることを特徴とする
    請求項1または2に記載のショットキーバリア半導体装
    置。
  5. 【請求項5】 バリアハイトの値が、0.55〜0.7
    0eVであることを特徴とする請求項1〜4のいずれか
    記載のショットキーバリア半導体装置。
JP25070499A 1999-09-03 1999-09-03 ショットキーバリア半導体装置 Pending JP2001077379A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25070499A JP2001077379A (ja) 1999-09-03 1999-09-03 ショットキーバリア半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25070499A JP2001077379A (ja) 1999-09-03 1999-09-03 ショットキーバリア半導体装置

Publications (1)

Publication Number Publication Date
JP2001077379A true JP2001077379A (ja) 2001-03-23

Family

ID=17211813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25070499A Pending JP2001077379A (ja) 1999-09-03 1999-09-03 ショットキーバリア半導体装置

Country Status (1)

Country Link
JP (1) JP2001077379A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006505955A (ja) * 2002-11-06 2006-02-16 インターナショナル レクティファイアー コーポレイション チップスケールのショットキーデバイス
JP2007243061A (ja) * 2006-03-10 2007-09-20 Matsushita Electric Ind Co Ltd ショットキーバリアダイオード及びその製造方法
EP4060751A1 (en) * 2021-03-15 2022-09-21 Kabushiki Kaisha Toshiba Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS562625A (en) * 1979-06-20 1981-01-12 Shindengen Electric Mfg Co Ltd Manufacture of epitaxial wafer
JPH0563184A (ja) * 1991-09-03 1993-03-12 Shindengen Electric Mfg Co Ltd 整流用半導体装置
JPH0661177A (ja) * 1992-05-19 1994-03-04 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH07226521A (ja) * 1994-02-10 1995-08-22 Shindengen Electric Mfg Co Ltd 整流用半導体装置
JPH08512430A (ja) * 1993-07-06 1996-12-24 ノース カロライナ ステート ユニバーシティ Mosトレンチを有するショットキー障壁整流装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS562625A (en) * 1979-06-20 1981-01-12 Shindengen Electric Mfg Co Ltd Manufacture of epitaxial wafer
JPH0563184A (ja) * 1991-09-03 1993-03-12 Shindengen Electric Mfg Co Ltd 整流用半導体装置
JPH0661177A (ja) * 1992-05-19 1994-03-04 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH08512430A (ja) * 1993-07-06 1996-12-24 ノース カロライナ ステート ユニバーシティ Mosトレンチを有するショットキー障壁整流装置
JPH07226521A (ja) * 1994-02-10 1995-08-22 Shindengen Electric Mfg Co Ltd 整流用半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006505955A (ja) * 2002-11-06 2006-02-16 インターナショナル レクティファイアー コーポレイション チップスケールのショットキーデバイス
US8921969B2 (en) 2002-11-06 2014-12-30 Siliconix Technology C. V. Chip-scale Schottky device
JP2007243061A (ja) * 2006-03-10 2007-09-20 Matsushita Electric Ind Co Ltd ショットキーバリアダイオード及びその製造方法
EP4060751A1 (en) * 2021-03-15 2022-09-21 Kabushiki Kaisha Toshiba Semiconductor device
US11830920B2 (en) 2021-03-15 2023-11-28 Kabushiki Kaisha Toshiba Semiconductor device

Similar Documents

Publication Publication Date Title
US5278431A (en) Diamond rectifying contact with undoped diamond layer
US7564072B2 (en) Semiconductor device having junction termination extension
US4607270A (en) Schottky barrier diode with guard ring
US20060214268A1 (en) SiC semiconductor device
US5345100A (en) Semiconductor rectifier having high breakdown voltage and high speed operation
US3560809A (en) Variable capacitance rectifying junction diode
US20020030199A1 (en) Reverse conducting thyristor
KR100491851B1 (ko) 반도체장치 및 그 제조방법
JP2001077379A (ja) ショットキーバリア半導体装置
JP2005135972A (ja) 半導体装置の製造方法
JP2000261006A (ja) ショットキー接合形成用半導体基板、それを使用した半導体素子、およびショットキーバリアダイオード
JP2002009303A (ja) 半導体装置
GB2589057A (en) Bipolar semiconductor device and method for manufacturing such a semiconductor device
JP4322183B2 (ja) ショットキーバリアダイオード
US20090029518A1 (en) Method of fabricating schottky barrier diode
JP3210146B2 (ja) 半導体装置
JP3951657B2 (ja) 半導体素子
US20240120394A1 (en) Semiconductor device and method for manufacturing the same
JP3620344B2 (ja) ショットキバリアダイオード及びその製造方法
JP2009111112A (ja) 可変容量ダイオード
US20230361169A1 (en) Method for stabilizing breakdown voltages of floating guard ring
JP4207493B2 (ja) 半導体素子の製造方法
JP2007227711A (ja) 半導体バルク抵抗素子
JP2000058873A (ja) ショットキーバリア半導体装置
JP2005333147A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070912

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071009