JP4207493B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP4207493B2 JP4207493B2 JP2002231965A JP2002231965A JP4207493B2 JP 4207493 B2 JP4207493 B2 JP 4207493B2 JP 2002231965 A JP2002231965 A JP 2002231965A JP 2002231965 A JP2002231965 A JP 2002231965A JP 4207493 B2 JP4207493 B2 JP 4207493B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor substrate
- substrate
- region
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の製造方法に関し、詳しくは、半導体基板の厚さ方向に電流が流れるダイオード、絶縁ゲート型電界効果トランジスタなどの半導体素子の製造方法に関する。
【０００２】
【従来の技術】
ダイオードや絶縁ゲート型電界効果トランジスタなどの半導体素子は、半導体基板の上面と下面とにそれぞれ電極が形成され、半導体基板の厚さ方向に電流が流れるように構成されている。このような半導体素子では、半導体基板の下面側に、相対的に不純物濃度の高い半導体領域（例えば、カソード領域、ドレイン領域）が形成されるが、この半導体領域は、動作電圧の低減や放熱性の向上などを図るために、薄く形成することが好ましい。
【０００３】
このような半導体領域を形成する方法としては、不純物拡散方法やエピタキシャル成長方法などがある。不純物拡散方法により半導体領域を形成すると、エピタキシャル成長方法により半導体領域を形成する場合に比較して、半導体領域の不純物濃度を高くすることができる。したがって、半導体基板の下面側に形成する、相対的に不純物濃度の高い半導体領域は、エピタキシャル成長方法よりも、不純物拡散方法によって形成することが好ましい。
【０００４】
このように、半導体素子の製造方法においては、半導体領域を薄く形成するとともに、不純物拡散方法を用いて半導体領域の不純物濃度を高くすることが望まれている。
【０００５】
図７に、不純物拡散方法により半導体領域（カソード領域）を形成するとともに、この半導体領域を薄く形成する、半導体素子（ダイオード）の製造方法を説明するための製造手順を示す。
【０００６】
まず、図７（ａ）に示すように、ｎ型の半導体基板２１の上面側にｐ型の不純物を拡散してアノード領域（ｐ型拡散領域）２２を形成し、半導体基板２１の下面側にｎ型の不純物を拡散してカソード領域（ｎ＋型拡散領域）２３を形成する。
【０００７】
次に、図７（ｂ）に示すように、カソード領域２３の下側（半導体基板２１の下側）を切削して除去し、カソード領域２３の厚さを薄くする。ここで、半導体基板２１の下側を切削すると、半導体基板２１の下面側に、半導体基板２１の強度を劣化させる破砕層が形成されてしまうので、半導体基板２１の下面側に化学エッチングを施してこの破砕層を除去することが好ましい。
【０００８】
続いて、図７（ｃ）に示すように、半導体基板２１の下面に金属膜を被着し、カソード領域２３に電気的に接続されたカソード電極２４を半導体基板２１の下面側に形成する。また、半導体基板２１の上面に、半導体基板２１のｎ型半導体層の上面とアノード領域２２の外周側を被覆する絶縁膜２５を形成し、半導体基板２１の上面に金属膜を被着してアノード領域２２に電気的に接続されたアノード電極２６を半導体基板２１の上面側に形成する。このように形成された半導体素子は、不純物拡散方法によりカソード領域２３を形成するとともに、カソード領域２３を薄くすることができる。
【０００９】
【発明が解決しようとする課題】
ところで、半導体素子の高耐圧化を図るため、アノード領域２２の外周側に、アノード領域２２を包囲するように環状に形成されたフィールドリミティングリング（ＦＬＲ）を有する半導体素子が用いられることがある。このようなＦＬＲを有する半導体素子では、例えば、耐圧の低下が生じないように、ＦＬＲの下方に位置するカソード領域２３の厚さを薄くして、ＦＬＲとカソード領域２３との距離を長くし、カソード領域２３の厚さを変化させる場合がある。
【００１０】
しかしながら、前述の半導体素子の製造方法では、カソード領域２３の厚さの変化に対応した所定の位置に、アノード領域２２及びＦＬＲを形成することは困難であり、アノード領域２２及びＦＬＲとカソード領域２３とが所定の位置関係を有するように精度よく形成することが困難であった。
【００１１】
また、前述の半導体素子の製造方法では、カソード領域２３を薄くするために、カソード領域２３のうち、不純物濃度が高い表面（下面）の領域が除去されるので、カソード領域２３の不純物濃度が低くなってしまう。このため、動作電圧を低減化することが困難であった。さらに、不純物拡散方法によりカソード領域２３の不純物濃度を高めた利点が損なわれてしまう。
【００１２】
さらに、不純物拡散方法によって形成されたカソード領域２３では、半導体基板２１の不純物濃度は、その厚さ方向で一定ではなく、濃度勾配が生じている。このため、カソード領域２３を除去する厚さを高精度で制御しないと、除去後のカソード領域２３の表面不純物濃度にばらつきが生じ、デバイス特性に変動が生じてしまう。このため、不純物濃度の高い半導体領域を薄く形成することは困難であった。
【００１３】
本発明は、上記問題に鑑みてなされたものであり、半導体基板の一方の主面及び他方の主面に精度よく半導体領域を形成することができる半導体素子の製造方法を提供することを目的とする。
本発明は、不純物濃度の高い半導体領域を薄く形成することができる半導体素子の製造方法を提供することを目的とする。
また、本発明は、動作電圧を低減し、かつ放熱性を向上させることができる半導体素子の製造方法を提供することを目的とする。
さらに、本発明は、半導体領域の表面不純物濃度がばらつきにくい半導体素子の製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点にかかる半導体素子の製造方法は、第１導電型の半導体基板の一方の主面に第１導電型の不純物を拡散し、半導体基板の一方の主面に該半導体基板よりも不純物濃度が高い第１導電型の第１半導体領域を形成する第１半導体領域形成工程と、前記半導体基板の一方の主面に凹部を形成する凹部形成工程と、前記第１半導体領域形成工程及び前記凹部形成工程により第１半導体領域と凹部とが形成された半導体基板の一方の主面に、該半導体基板を支持する支持基板を固着する支持基板固着工程と、前記支持基板固着工程で支持基板が固着された半導体基板を、その他方の主面側から所定の厚さに切削して、前記半導体基板を薄くするとともに、前記凹部を前記他方の主面に露出させる薄厚化工程と、前記薄厚化工程で凹部が露出された半導体基板の他方の主面に第２導電型の不純物を拡散し、半導体基板の他方の主面に第２導電型の第２半導体領域を形成する第２半導体領域形成工程と、前記第２半導体領域形成工程で第２半導体領域が形成された半導体基板から、該半導体基板に固着された前記支持基板を除去する支持基板除去工程と、前記支持基板除去工程で支持基板が除去された半導体基板の一方の主面及び他方の主面に、それぞれ電極を形成する電極形成工程と、を備え、前記第１半導体領域形成工程では、前記半導体基板の一方の主面に拡散する不純物の拡散深さを、前記第２半導体領域に対応する領域で深くして、厚さの異なる領域を有する第１半導体領域を形成する、ことを特徴とする。
【００１６】
本発明の第２の観点にかかる半導体素子の製造方法は、第１導電型の半導体基板の一方の主面に第１導電型の不純物を拡散し、半導体基板の一方の主面に該半導体基板よりも不純物濃度が高い第１導電型の第１半導体領域を形成する第１半導体領域形成工程と、前記半導体基板の他方の主面に凹部を形成する凹部形成工程と、前記第１半導体領域形成工程及び前記凹部形成工程により第１半導体領域と凹部とが形成された半導体基板の一方の主面に、該半導体基板を支持する支持基板を固着する支持基板固着工程と、前記支持基板固着工程で支持基板が固着された半導体基板を、その他方の主面側から前記凹部が残存する厚さに切削して、前記半導体基板を薄くする薄厚化工程と、前記薄厚化工程で凹部が残存した半導体基板の他方の主面に第２導電型の不純物を拡散し、半導体基板の他方の主面に第２導電型の第２半導体領域を形成する第２半導体領域形成工程と、前記第２半導体領域形成工程で第２半導体領域が形成された半導体基板から、該半導体基板に固着された前記支持基板を除去する支持基板除去工程と、前記支持基板除去工程で支持基板が除去された半導体基板の一方の主面及び他方の主面に、それぞれ電極を形成する電極形成工程と、を備え、前記第１半導体領域形成工程では、前記半導体基板の一方の主面に拡散する不純物の拡散深さを、前記第２半導体領域に対応する領域で深くして、厚さの異なる領域を有する第１半導体領域を形成する、ことを特徴とする。
【００２０】
前記第２半導体領域形成工程と前記支持基板除去工程との間、または、前記第２半導体領域形成工程と同時に、前記半導体基板の他方の主面に、前記第２半導体領域を包囲するように環状に第２導電型の不純物を拡散し、半導体基板の他方の主面にフィールドリミティングリングを形成するフィールドリミティングリング形成工程を、さらに備え、前記第１半導体領域形成工程では、前記半導体基板の一方の主面に拡散する不純物の拡散深さを、前記第２半導体領域に対応する領域で深く、前記フィールドリミティングリングに対応する領域で浅くして、厚さの異なる領域を有する第１半導体領域を形成してもよい。
【００２４】
前記支持基板には、例えば、シリコン酸化膜が形成されている。そして、前記支持基板固着工程では、前記シリコン酸化膜を介して、前記半導体基板に前記支持基板を固着することが好ましい。
【００２５】
【発明の実施の形態】
以下、本発明の半導体素子の製造方法について、フィールドリミティングリング（ＦＬＲ）を有する高耐圧用のダイオードを製造する場合を例にして説明する。
【００２６】
（第１の実施の形態）
本実施の形態のダイオードの構成について説明する。
図１にダイオードの断面図を示す。図１に示すように、ダイオード１は、半導体基板２と、絶縁膜３と上部電極４と、下部電極５と、を備えている。
【００２７】
半導体基板２は、シリコン単結晶基板から構成された、第１導電型、例えば、ｎ型の半導体基板に、ｎ型（第１導電型）の不純物が拡散されたｎ＋型半導体層６と、所定の領域に第２導電型、例えば、ｐ型の不純物が拡散されたｐ型半導体領域７及びＦＬＲ８が形成されたｎ型半導体層９とから構成されている。
【００２８】
ｎ＋型半導体層６は、半導体基板２の一方の主面、例えば、下面に形成されている。ｎ＋型半導体層６は、ダイオード１のカソード領域を構成する。ｎ＋型半導体層６は、動作電圧の低減及び放熱性の向上などを図ることが可能な厚さ、例えば、５μｍ〜１５μｍに形成されている。
【００２９】
ｎ＋型半導体層６は、不純物拡散方法を用いてｎ型の不純物（例えば、リン）を拡散することにより形成されている。このため、ｎ＋型半導体層６は、その不純物濃度が半導体基板２の下面側で相対的に高く、半導体基板２の下面から離間するにつれて濃度が低下するという濃度勾配を有する。本実施の形態では、ｎ＋型半導体層６の表面不純物濃度（ｎ＋型半導体層６の下面での不純物濃度）を５×１０１８ｃｍ−３〜５×１０２０ｃｍ−３に設定した。
【００３０】
また、ｎ＋型半導体層６は、半導体基板２の他方の主面、例えば、上面に形成する半導体領域（ｐ型半導体領域７、ＦＬＲ８）に応じて、厚さの異なる領域を有している。すなわち、ｐ型半導体領域７に対応する第１ｎ＋型半導体領域６ａと、ＦＬＲ８に対応する第２ｎ＋型半導体領域６ｂとを有している。
【００３１】
第１ｎ＋型半導体領域６ａは、ｐ型半導体領域７の下方（ｐ型半導体領域７に対向する位置）に設けられ、その厚さが第２ｎ＋型半導体領域６ｂよりも厚く形成されている。これは、第１ｎ＋型半導体領域６ａが電流の主通路を構成するので、抵抗が比較的大きいｎ型半導体層９の厚みを薄くするために、第１ｎ＋型半導体領域６ａを第２ｎ＋型半導体領域６ｂよりも厚く形成したものである。
【００３２】
第２ｎ＋型半導体領域６ｂは、ＦＬＲ８の下方（ＦＬＲ８に対向する位置）に設けられ、その厚さが第１ｎ＋型半導体領域６ａよりも薄く形成されている。これは、ＦＬＲ８とｎ型半導体層９との界面に形成されるｐｎ接合に逆バイアスが印加されたときに、ｐｎ接合から延びる空乏層がｎ＋型半導体層６（第２ｎ＋型半導体領域６ｂ）に到達して耐圧の低下が生じないように、第１ｎ＋型半導体領域６ａよりも薄く形成したものである。
【００３３】
このような第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６ｂは、半導体基板２の下面側から拡散するｎ型の不純物の拡散深さを変化させることにより、所定の厚さに形成されている。本実施の形態では、第１ｎ＋型半導体領域６ａの厚さを約５０μｍ、第２ｎ＋型半導体領域６ｂの厚さを約１０μｍに形成した。
【００３４】
ｐ型半導体領域７は、半導体基板２の他方の主面、例えば、上面の所定の領域に形成されている。ｐ型半導体領域７は、ｐ型の不純物（例えば、ボロン）を半導体基板２の上面の所定の領域に選択拡散させることにより、半導体基板２の上面の所定の領域に形成されている。このｐ型半導体領域７は、ダイオード１のアノード領域を構成する。本実施の形態では、ｐ型半導体領域７の厚さ（拡散深さ）を約１５μｍとした。
【００３５】
ＦＬＲ８は、ｎ型半導体層９の上面に、ｐ型半導体領域７を包囲するように環状に形成されている。ＦＬＲ８は、ｐ型半導体領域７と同じｐ型の不純物（例えば、ボロン）を、ｎ型半導体層９の上面のｐ型半導体領域７を包囲するように環状に選択拡散させることにより形成される。ＦＬＲ８は、ｎ型半導体層９とｐ型半導体領域７との間のｐｎ接合により形成される空乏層をＦＬＲ８の外周側にまで広げ、ダイオード１の高耐圧化を図ることができる。本実施の形態では、ＦＬＲ８の厚さ（拡散深さ）を約１５μｍとした。また、図１に示すように、本実施の形態では、２つのＦＬＲ８が形成されているが、ＦＬＲ８の数を多くするほど、ダイオード１を高耐圧化させることができるので、ダイオード１に必要な耐圧に応じてＦＬＲ８を所定数形成することが好ましい。
【００３６】
絶縁膜３は、半導体基板２の上面の外周側、詳しくは、ＦＬＲ８及びｎ型半導体層９の上面と、ｐ型半導体領域７の上面の外周側とを被覆するように形成されている。本実施の形態では、絶縁膜３にシリコン酸化膜が用いられている。
【００３７】
上部電極４は、半導体基板２（ｐ型半導体領域７）の上面に形成されている。上部電極４は、金属膜からなるアノード電極を構成し、ｐ型半導体領域７（アノード領域）に電気的に接続されている。
【００３８】
下部電極５は、半導体基板２（ｎ＋型半導体層６）の下面に形成されている。下部電極５は、金属膜からなるカソード電極を構成し、ｎ＋型半導体層６（カソード領域）に電気的に接続されている。
【００３９】
次に、以上のように構成されたダイオード１の製造方法について説明する。
【００４０】
まず、不純物拡散処理などの種々のプロセスを施すにあたって十分な強度が得られる所定の厚さ、例えば、約４００μｍの厚さに形成された、ｎ型の半導体基板２を準備する。次に、図２（ａ）に示すように、この半導体基板２の下面に、ｎ型の不純物（例えば、リン）を不純物拡散方法、例えば、一般的な熱拡散方法を用いて拡散させ、半導体基板２よりも不純物濃度が高いｎ＋型半導体層６を形成する（第１半導体領域形成工程）。
【００４１】
ここで、半導体基板２の上面に形成されるｐ型半導体領域７に対応する領域のｎ型の不純物の拡散時間を長く設定することにより、第１ｎ＋型半導体領域６ａと第２ｎ＋型半導体領域６ｂとの厚さの異なる２つの領域を有するｎ＋型半導体層６を形成する。このｎ＋型半導体層６（第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６ｂ）は、動作電圧の低減及び放熱性の向上などを図ることが可能な厚さに形成され、第１ｎ＋型半導体領域６ａの厚さが約５０μｍ、第２ｎ＋型半導体領域６ｂの厚さが約１０μｍに形成されている。これにより、半導体基板２は、ｎ型半導体層９と、第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６ｂを有するｎ＋型半導体層６と、から構成される。
【００４２】
続いて、図２（ｂ）に示すように、半導体基板２の下面の所定の領域に選択的にエッチングを施し、半導体基板２の下面から上面に向かう凹部１０を形成する（凹部形成工程）。この凹部１０は、ｎ型半導体層９の上面に形成されるｐ型半導体領域７及びＦＬＲ８の外周側に位置するように形成されている。また、凹部１０の底面（上端）は、半導体基板２（ｎ型半導体層９）の上面まで達しておらず、半導体基板２の厚みのほぼ中央まで形成されている。このように、凹部１０がｎ型半導体層９の上面まで達していないので、凹部１０の幅を比較的小さくすることができる。この凹部１０は、ｎ型半導体層９の上面にｐ型半導体領域７及びＦＬＲ８を形成する際の位置決めとしての機能を有する。
【００４３】
次に、図３（ａ）に示すような支持基板１１を用意する。この支持基板１１は、半導体基板２の機械的強度を補強するための支持部材として機能する。この支持基板１１は、後述する半導体基板２の上面にｐ型の不純物を選択拡散させるにあたって、半導体基板２に固着された状態で十分な強度が得られるような所定の厚さ、例えば、２００μｍ〜４００μｍに形成されている。本実施の形態では、支持基板１１の厚さを約３００μｍとした。
【００４４】
また、支持基板１１は、例えば、単結晶シリコン基板から構成されており、その上面には、例えば、熱酸化によって形成されたシリコン酸化膜１２が形成されている。この支持基板１１を構成する材料は、単結晶シリコン基板以外であってもよい。すなわち、支持基板１１は、後述するように、最終的には除去されるので、半導体基板２と良好に固着して半導体基板２を支持（補強）できる材料で構成されていればよく、例えば、電気的特性が良好に得られない材料から構成されていてもよい。
【００４５】
続いて、図３（ｂ）に示すように、半導体基板２の下面（ｎ＋型半導体層６の下面）と、支持基板１１の上面（シリコン酸化膜１２の上面）とを、一般的な半導体ウエハ張り合わせ技術を使用して固着する（支持基板固着工程）。これにより、半導体基板２の下面と支持基板１１の上面とがシリコン酸化膜１２を介して固着される。
【００４６】
次に、図３（ｃ）に示すように、半導体基板２と支持基板１１とが固着された状態で、半導体基板２が所定の厚さ、例えば、約半分の厚さのように、不純物拡散処理などの種々のプロセスを施すにあたって半導体基板２のみでは十分な強度が得られないような厚さであって、凹部１０がｎ型半導体層９の上面に露出される厚さに、半導体基板２のｎ型半導体層９を切削除去する。これにより、半導体基板２を薄くするとともに、凹部１０をｎ型半導体層９の上面に露出する（薄厚化工程）。
【００４７】
このように、半導体基板２のｎ型半導体層９を切削除去することにより、半導体基板２の厚さを薄厚化することができる。また、ｎ型半導体層９を切削除去することにより、ｎ型半導体層９の上面に凹部１０が露出され、この凹部１０がｎ型半導体層９の上面にｐ型半導体領域７及びＦＬＲ８を形成する際の位置決めとして機能する。本実施の形態では、半導体基板２のｎ型半導体層９を約２００μｍ切削して、支持基板１１の上面に形成されたシリコン酸化膜１２の上面に、厚さ約１００μｍの半導体基板２を残存させた。
【００４８】
また、半導体基板２の厚さを薄厚化するのに、半導体基板２のｎ型半導体層９を切削除去しているので、厚さ方向に濃度勾配を有するｎ＋型半導体層６（カソード領域）を切削除去する場合（従来の場合）に比較して、切削除去する厚さを高精度で制御しなくてもよくなる。このため、薄厚化工程（半導体基板２の切削除去）を容易にすることができる。
【００４９】
続いて、図４（ａ）に示すように、半導体基板２（ｎ型半導体層９）の上面の所定の領域に不純物拡散処理、例えば、周知の熱拡散方法によって、ｐ型の不純物を選択拡散させて、半導体基板２（ｎ型半導体層９）の上面の所定の領域にｐ型半導体領域７を形成する（第２半導体領域形成工程）。
【００５０】
また、ｐ型半導体領域７と同じｐ型の不純物（例えば、ボロン）を、ｐ型半導体領域７を包囲するように環状に選択拡散させて、半導体基板２（ｎ型半導体層９）の上面にＦＬＲ８を形成する（フィールドリミティングリング形成工程）。この工程は、例えば、第２半導体領域形成工程で、同じｐ型の不純物（例えば、ボロン）を拡散することにより同時に形成してもよい。
【００５１】
ここで、ｐ型半導体領域７及びＦＬＲ８が形成されるｎ型半導体層９の上面には凹部１０が露出されているので、露出された凹部１０からｐ型半導体領域７及びＦＬＲ８を形成する領域を決定することができる。このように、決定された領域にｐ型半導体領域７及びＦＬＲ８を形成することにより、ｐ型半導体領域７及びＦＬＲ８を第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６ｂに対して正確な位置に精度よく形成することができる。
【００５２】
また、半導体基板２のみでは不純物拡散処理を施すのに十分な強度が得られないが、半導体基板２と支持基板１１とが固着された状態で不純物拡散処理を施しているので、不純物拡散処理を施すのに十分な強度が得られる。このため、半導体基板２を薄くしても、半導体基板２（ｎ型半導体層９）の上面の所定の領域にｐ型半導体領域７及びＦＬＲ８を形成することができる。
【００５３】
次に、図４（ｂ）に示すように、支持基板１１を切削除去し、シリコン酸化膜１２の下面を露出させる（支持基板除去工程）。なお、支持基板１１の除去する方法は、半導体基板２に固着された支持基板１１を半導体基板２から除去できる方法であればよく、例えば、エッチング処理により支持基板１１を除去してもよい。続いて、図４（ｃ）に示すように、シリコン酸化膜１２をエッチング処理により除去して、ｎ＋型半導体層６を露出させる。
【００５４】
本実施の形態では、シリコン酸化膜１２を介して、半導体基板２（ｎ＋型半導体層６）の下面と支持基板１１の上面とが固着しているので、支持基板１１を切削除去しても、半導体基板２の下面まで切削されにくくなる。このため、半導体基板２の下面に、半導体基板２の強度を劣化させるような破砕層が形成されにくくなる。また、支持基板１１の切削除去を高精度で制御しなくてもよくなり、支持基板除去工程（支持基板１１の切削除去）を容易にすることができる。
【００５５】
続いて、半導体基板２の上面に、ｎ型半導体層９及びＦＬＲ８の上面と、ｐ型半導体領域７の上面の外周側とを覆うように、絶縁膜３を形成した後、ｐ型半導体領域７の上面に金属膜を蒸着させて、ｐ型半導体領域７に電気的に接続された上部電極４（アノード電極）を形成する。また、ｎ＋型半導体層６の下面に金属膜を蒸着させて、ｎ＋型半導体層６に電気的に接続された下部電極５（カソード電極）を形成する。
このようにして、図１に示すようなダイオード１が製造される。
【００５６】
以上説明したように、本実施の形態によれば、凹部１０が露出されたｎ型半導体層９の上面にｐ型半導体領域７及びＦＬＲ８を形成しているので、露出された凹部１０からｐ型半導体領域７及びＦＬＲ８を形成する領域を決定することができる。このように、決定された領域にｐ型半導体領域７及びＦＬＲ８を形成することにより、ｐ型半導体領域７及びＦＬＲ８を第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６ｂに対して正確な位置に精度よく形成することができる。したがって、半導体基板の上面及び下面に精度よく半導体領域を形成することができる。
【００５７】
本実施の形態によれば、半導体基板２のｎ＋型半導体層６が切削されないので、ｎ＋型半導体層６の表面不純物濃度をばらつきにくくすることができる。また、任意の不純物濃度及び厚さを有するｎ＋型半導体層６が製造しやすくなる。
【００５８】
本実施の形態によれば、ｎ＋型半導体層６が動作電圧の低減及び放熱性の向上などを図ることが可能な厚さに形成されているので、動作電圧の低減及び放熱性の向上などを図ることができる。
【００５９】
本実施の形態によれば、半導体基板２のｎ型半導体層９が切削除去され、ｎ＋型半導体層６は切削されないので、厚さ方向に濃度勾配を有するｎ＋型半導体層６（カソード領域）を切削除去する場合（従来の場合）に比較して、切削除去する厚さを高精度で制御しなくてもよくなる。このため、薄厚化工程（半導体基板２の切削除去）を容易にすることができる。
【００６０】
本実施の形態によれば、シリコン酸化膜１２を介して、半導体基板２（ｎ＋型半導体層６）の下面と支持基板１１の上面とが固着しているので、支持基板１１を切削除去しても、半導体基板２の下面まで切削されにくくなる。
【００６１】
（第２の実施の形態）
第２の実施の形態では、第１の実施の形態と同様のダイオード１を、凹部１０に替えて凹部１３を形成して製造した点が第１の実施の形態と異なっている。以下、第２の実施の形態の半導体素子（ダイオード１）の製造方法について説明する。
【００６２】
まず、第１の実施の形態と同様に、所定の厚さ、例えば、約４００μｍの厚さに形成された、ｎ型の半導体基板２を準備する。次に、図５（ａ）に示すように、この半導体基板２の下面に、ｎ型の不純物（例えば、リン）を不純物拡散方法、例えば、一般的な熱拡散方法を用いて拡散させ、半導体基板２よりも不純物濃度が高いｎ＋型半導体層６を形成する（第１半導体領域形成工程）。ｎ＋型半導体層６（第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６ｂ）は、動作電圧の低減及び放熱性の向上などを図ることが可能な厚さに形成され、例えば、第１ｎ＋型半導体領域６ａの厚さが約５０μｍ、第２ｎ＋型半導体領域６ｂの厚さが約１０μｍに形成されている。
【００６３】
また、半導体基板２の上面の所定の領域に選択的にエッチングを施し、半導体基板２の上面から下面に向かう凹部１３を形成する（凹部形成工程）。凹部１３の底面（下端）は、第２ｎ＋型半導体領域６ｂまで達しておらず、半導体基板２の厚みのほぼ中央まで形成されている。このように、凹部１３が第２ｎ＋型半導体領域６ｂまで達していないので、凹部１３の幅を比較的小さくすることができる。この凹部１３は、ｎ型半導体層９の上面にｐ型半導体領域７及びＦＬＲ８を形成する際の位置決めとしての機能を有する。
【００６４】
ここで、ｎ＋型半導体層６は、半導体基板２の上面に形成されるｐ型半導体領域７の位置に応じて、例えば、ｎ型の不純物の拡散時間を変化することにより、第１ｎ＋型半導体領域６ａと第２ｎ＋型半導体領域６ｂとの厚さの異なる２つの領域が形成される。また、凹部１３は、ｎ型半導体層９の上面に形成されるｐ型半導体領域７及びＦＬＲ８の外周側に位置するように、半導体基板２の上面の所定の領域に形成される。このように、半導体基板２の下面にｎ＋型半導体層６（第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６ｂ）を形成し、半導体基板２の上面に凹部１３を形成することから、両者の位置関係を精度良く定めることが必要になる。本実施の形態では、一般的な両面露光技術を用いて、半導体基板２の上面及び下面の両面を同時に露光し、ｎ＋型半導体層６と凹部１３との相対的な位置関係を精度良く定めている。
【００６５】
次に、第１の実施の形態と同様に、図３（ａ）に示す支持基板１１を用意する。この支持基板１１は、半導体基板２の上面にｐ型の不純物を選択拡散させるにあたって、半導体基板２に固着された状態で十分な強度が得られるような所定の厚さ、例えば、２００μｍ〜４００μｍに形成されている。本実施の形態では、支持基板１１の厚さを約３００μｍとした。また、支持基板１１は、例えば、単結晶シリコン基板から構成されており、その上面には、例えば、熱酸化によって形成されたシリコン酸化膜１２が形成されている。
【００６６】
続いて、図５（ｂ）に示すように、半導体基板２の下面（ｎ＋型半導体層６の下面）と、支持基板１１の上面（シリコン酸化膜１２の上面）とを、一般的な半導体ウエハ張り合わせ技術を使用して固着する（支持基板固着工程）。
【００６７】
次に、図５（ｃ）に示すように、半導体基板２と支持基板１１とが固着された状態で、半導体基板２が所定の厚さ、例えば、約半分の厚さのように、不純物拡散処理などの種々のプロセスを施すにあたって半導体基板２のみでは十分な強度が得られないような厚さであって、かつ、凹部１３の底面側がｎ型半導体層９の上面に残存する厚さに、半導体基板２のｎ型半導体層９を切削除去する。（薄厚化工程）。
【００６８】
このように、半導体基板２のｎ型半導体層９を切削除去することにより、半導体基板２の厚さを薄厚化することができる。また、ｎ型半導体層９を切削除去しても、ｎ型半導体層９の上面に凹部１３の底面側が残存し、この凹部１３がｎ型半導体層９の上面にｐ型半導体領域７及びＦＬＲ８を形成する際の位置決めとして機能する。本実施の形態では、半導体基板２のｎ型半導体層９を約２００μｍ切削して、支持基板１１の上面に形成されたシリコン酸化膜１２の上面に、厚さ約１００μｍの半導体基板２を残存させた。
【００６９】
また、半導体基板２を薄厚化するのに、半導体基板２のｎ型半導体層９を切削除去しているので、従来の場合に比較して、切削除去する厚さを高精度で制御しなくてもよくなる。このため、薄厚化工程（半導体基板２の切削除去）を容易にすることができる。
【００７０】
続いて、図６（ａ）に示すように、半導体基板２の上面の所定の領域に不純物拡散処理、例えば、周知の熱拡散方法によって、ｐ型の不純物を選択拡散させて、半導体基板２の上面の所定の領域にｐ型半導体領域７を形成する（第２半導体領域形成工程）。また、ｐ型半導体領域７と同じｐ型の不純物を、ｐ型半導体領域７を包囲するように環状に選択拡散させて、半導体基板２の上面にＦＬＲ８を形成する（フィールドリミティングリング形成工程）。
【００７１】
ここで、ｐ型半導体領域７及びＦＬＲ８が形成されるｎ型半導体層９の上面には凹部１３が存在しているので、凹部１３からｐ型半導体領域７及びＦＬＲ８を形成する領域を決定することができる。このように、決定された領域にｐ型半導体領域７及びＦＬＲ８を形成することにより、ｐ型半導体領域７及びＦＬＲ８を第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６ｂに対して正確な位置に精度よく形成することができる。
【００７２】
また、半導体基板２と支持基板１１とが固着された状態で不純物拡散処理を施しているので、不純物拡散処理を施すのに十分な強度が得られる。このため、半導体基板２を薄くしても、半導体基板２（ｎ型半導体層９）の上面の所定の領域にｐ型半導体領域７及びＦＬＲ８を形成することができる。
【００７３】
次に、図６（ｂ）に示すように、支持基板１１を切削除去し、シリコン酸化膜１２の下面を露出させた後（支持基板除去工程）、図６（ｃ）に示すように、シリコン酸化膜１２をエッチング処理により除去して、ｎ＋型半導体層６を露出させる。
【００７４】
続いて、半導体基板２の上面に、ｎ型半導体層９及びＦＬＲ８の上面と、ｐ型半導体領域７の上面の外周側とを覆うように、絶縁膜３を形成した後、ｐ型半導体領域７の上面に金属膜を蒸着させて、ｐ型半導体領域７に電気的に接続された上部電極４（アノード電極）を形成する。また、ｎ＋型半導体層６の下面に金属膜を蒸着させて、ｎ＋型半導体層６に電気的に接続された下部電極５（カソード電極）を形成する。
このようにして、図１に示すようなダイオード１が製造される。
【００７５】
以上説明したように、本実施の形態によれば、凹部１３が残存するｎ型半導体層９の上面にｐ型半導体領域７及びＦＬＲ８を形成しているので、凹部１３からｐ型半導体領域７及びＦＬＲ８を形成する領域を決定することができる。このため、ｐ型半導体領域７及びＦＬＲ８を第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６ｂに対して正確な位置に精度よく形成することができる。したがって、半導体基板の上面及び下面に精度よく半導体領域を形成することができる。
【００７６】
本実施の形態によれば、両面露光技術を用いてｎ＋型半導体層６と凹部１３とを形成しているので、ｎ＋型半導体層６と凹部１３との相対的な位置関係を精度良く定めることができる。このため、ｐ型半導体領域７及びＦＬＲ８を第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６ｂに対して正確な位置に精度よく形成することができる。したがって、半導体基板の上面及び下面に、さらに精度よく半導体領域を形成することができる。
【００７７】
本実施の形態によれば、第１の実施の形態と同様に、ｎ＋型半導体層６の表面不純物濃度をばらつきにくくすることができる。また、任意の不純物濃度及び厚さを有するｎ＋型半導体層６が製造しやすくなる。さらに、動作電圧の低減及び放熱性の向上などを図ることができる。
【００７８】
なお、本発明は、上記の実施の形態に限らず、種々の変形、応用が可能である。以下、本発明に適用可能な他の実施の形態について説明する。
【００７９】
上記実施の形態では、第１の実施の形態において、半導体基板２の下面にｎ＋型半導体層６を形成した後、凹部１０を形成した場合を例に本発明を説明したが、例えば、半導体基板２の下面に凹部１０を形成した後、ｎ＋型半導体層６を形成してもよい。この場合にも、半導体基板の上面及び下面に精度よく半導体領域を形成することができる。
【００８０】
上記実施の形態では、第２の実施の形態において、両面露光技術を用いてｎ＋型半導体層６及び凹部１３を形成した場合を例に本発明を説明したが、両面露光技術を用いずに、例えば、半導体基板２の下面にｎ＋型半導体層６を形成した後、半導体基板２の上面に凹部１３を形成してもよい。また、半導体基板２の上面に凹部１３を形成した後、半導体基板２の下面にｎ＋型半導体層６を形成してもよい。これらの場合にも、半導体基板２の上面に凹部１３が形成されているので、半導体基板の上面及び下面に精度よく半導体領域を形成することができる。
【００８１】
上記実施の形態では、凹部１０及び凹部１３の底面が半導体基板２の厚みのほぼ中央まで形成されている場合を例に本発明を説明したが、凹部１０及び凹部１３は、半導体基板２が切削除去された状態で、ｎ型半導体層９の上面に存在し、ｐ型半導体領域７及びＦＬＲ８を形成する際の位置決めとして機能するものであればよく、所定の形状、数等で本発明に適用することができる。例えば、第１の実施の形態において、凹部１０を半導体基板２の上面まで形成してもよい。
【００８２】
上記実施の形態では、ｎ型半導体層９の上面に形成されるｐ型半導体領域７及びＦＬＲ８に応じて、第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６ｂを有するｎ＋型半導体層６を形成した場合を例に本発明を説明したが、例えば、ｎ＋型半導体層６の厚さが均一であってもよい。この場合にも、半導体基板の上面及び下面に精度よく半導体領域を形成することができる。
【００８３】
上記実施の形態では、ＦＬＲ８を有する高耐圧用のダイオード１の場合を例に本発明を説明したが、本発明はこれに限定されるものではなく、ＦＬＲ８を有しないｎ型半導体層９の上面にｐ型半導体領域７が形成されたダイオードであってもよい。
【００８４】
上記実施の形態では、シリコン酸化膜１２を介して、半導体基板２の下面と支持基板１１の上面とが固着している場合を例に本発明を説明したが、例えば、シリコン酸化膜１２を形成せずに、半導体基板２の下面と支持基板１１の上面とを直接固着してもよい。ただし、支持基板除去工程で、半導体基板２の下面に、半導体基板２の強度を劣化させるような破砕層が形成されないように、半導体基板２近傍では、例えば、エッチング処理によって除去することが好ましい。
【００８５】
上記実施の形態では、薄厚化工程において、半導体基板２のｎ型半導体層９を、半導体基板２のみでは不純物拡散処理を施すにあたって十分な強度が得られないような厚さまで切削除去した場合を例に本発明を説明したが、本発明はこれに限定されるものではない。ただし、半導体基板２に支持基板１１を固着することから、薄厚化工程において、半導体基板２のみでは不純物拡散処理を施すにあたって十分な強度が得られないような厚さまで切削除去することが好ましい。
【００８６】
上記実施の形態では、ｎ＋型半導体層６が動作電圧の低減及び放熱性の向上を図ることが可能な厚さに形成した場合を例に本発明を説明したが、本発明はこれに限定されるものではなく、例えば、放熱性を向上しないような厚さであってもよい。この場合にも、ｎ＋型半導体層６の表面不純物濃度をばらつきにくくすることができる。
【００８７】
上記実施の形態では、第１導電型をｎ型とし、半導体基板２に半導体基板を用いた場合を例に本発明を説明したが、第１導電型をｐ型として各部材の導電型を反転してもよい。また、上記実施の形態では、ダイオード１を製造する場合を例に本発明を説明したが、半導体素子としては半導体基板の厚さ方向に電流が流れるものであればよく、例えば、絶縁ゲート型電界効果トランジスタであってもよい。
【００８８】
【発明の効果】
以上説明したように、本発明によれば、半導体基板の一方の主面及び他方の主面に精度よく半導体領域を形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のダイオードの断面図である。
【図２】第１の実施の形態のダイオードの製造工程を示す図である。
【図３】第１の実施の形態のダイオードの製造工程を示す図である。
【図４】第１の実施の形態のダイオードの製造工程を示す図である。
【図５】第２の実施の形態のダイオードの製造工程を示す図である。
【図６】第２の実施の形態のダイオードの製造工程を示す図である。
【図７】従来のダイオードの製造工程を示す図である。
【符号の説明】
１ ダイオード
２ 半導体基板
３ 絶縁膜
４ 上部電極
５ 下部電極
６ ｎ＋型半導体層
６ａ 第１ｎ＋型半導体領域
６ｂ 第２ｎ＋型半導体領域
７ ｐ型半導体領域
８ フィールドリミティングリング（ＦＬＲ）
９ ｎ型半導体層
１０ 凹部
１１ 支持基板
１２ シリコン酸化膜
１３ 凹部
【発明の属する技術分野】
本発明は、半導体素子の製造方法に関し、詳しくは、半導体基板の厚さ方向に電流が流れるダイオード、絶縁ゲート型電界効果トランジスタなどの半導体素子の製造方法に関する。
【０００２】
【従来の技術】
ダイオードや絶縁ゲート型電界効果トランジスタなどの半導体素子は、半導体基板の上面と下面とにそれぞれ電極が形成され、半導体基板の厚さ方向に電流が流れるように構成されている。このような半導体素子では、半導体基板の下面側に、相対的に不純物濃度の高い半導体領域（例えば、カソード領域、ドレイン領域）が形成されるが、この半導体領域は、動作電圧の低減や放熱性の向上などを図るために、薄く形成することが好ましい。
【０００３】
このような半導体領域を形成する方法としては、不純物拡散方法やエピタキシャル成長方法などがある。不純物拡散方法により半導体領域を形成すると、エピタキシャル成長方法により半導体領域を形成する場合に比較して、半導体領域の不純物濃度を高くすることができる。したがって、半導体基板の下面側に形成する、相対的に不純物濃度の高い半導体領域は、エピタキシャル成長方法よりも、不純物拡散方法によって形成することが好ましい。
【０００４】
このように、半導体素子の製造方法においては、半導体領域を薄く形成するとともに、不純物拡散方法を用いて半導体領域の不純物濃度を高くすることが望まれている。
【０００５】
図７に、不純物拡散方法により半導体領域（カソード領域）を形成するとともに、この半導体領域を薄く形成する、半導体素子（ダイオード）の製造方法を説明するための製造手順を示す。
【０００６】
まず、図７（ａ）に示すように、ｎ型の半導体基板２１の上面側にｐ型の不純物を拡散してアノード領域（ｐ型拡散領域）２２を形成し、半導体基板２１の下面側にｎ型の不純物を拡散してカソード領域（ｎ＋型拡散領域）２３を形成する。
【０００７】
次に、図７（ｂ）に示すように、カソード領域２３の下側（半導体基板２１の下側）を切削して除去し、カソード領域２３の厚さを薄くする。ここで、半導体基板２１の下側を切削すると、半導体基板２１の下面側に、半導体基板２１の強度を劣化させる破砕層が形成されてしまうので、半導体基板２１の下面側に化学エッチングを施してこの破砕層を除去することが好ましい。
【０００８】
続いて、図７（ｃ）に示すように、半導体基板２１の下面に金属膜を被着し、カソード領域２３に電気的に接続されたカソード電極２４を半導体基板２１の下面側に形成する。また、半導体基板２１の上面に、半導体基板２１のｎ型半導体層の上面とアノード領域２２の外周側を被覆する絶縁膜２５を形成し、半導体基板２１の上面に金属膜を被着してアノード領域２２に電気的に接続されたアノード電極２６を半導体基板２１の上面側に形成する。このように形成された半導体素子は、不純物拡散方法によりカソード領域２３を形成するとともに、カソード領域２３を薄くすることができる。
【０００９】
【発明が解決しようとする課題】
ところで、半導体素子の高耐圧化を図るため、アノード領域２２の外周側に、アノード領域２２を包囲するように環状に形成されたフィールドリミティングリング（ＦＬＲ）を有する半導体素子が用いられることがある。このようなＦＬＲを有する半導体素子では、例えば、耐圧の低下が生じないように、ＦＬＲの下方に位置するカソード領域２３の厚さを薄くして、ＦＬＲとカソード領域２３との距離を長くし、カソード領域２３の厚さを変化させる場合がある。
【００１０】
しかしながら、前述の半導体素子の製造方法では、カソード領域２３の厚さの変化に対応した所定の位置に、アノード領域２２及びＦＬＲを形成することは困難であり、アノード領域２２及びＦＬＲとカソード領域２３とが所定の位置関係を有するように精度よく形成することが困難であった。
【００１１】
また、前述の半導体素子の製造方法では、カソード領域２３を薄くするために、カソード領域２３のうち、不純物濃度が高い表面（下面）の領域が除去されるので、カソード領域２３の不純物濃度が低くなってしまう。このため、動作電圧を低減化することが困難であった。さらに、不純物拡散方法によりカソード領域２３の不純物濃度を高めた利点が損なわれてしまう。
【００１２】
さらに、不純物拡散方法によって形成されたカソード領域２３では、半導体基板２１の不純物濃度は、その厚さ方向で一定ではなく、濃度勾配が生じている。このため、カソード領域２３を除去する厚さを高精度で制御しないと、除去後のカソード領域２３の表面不純物濃度にばらつきが生じ、デバイス特性に変動が生じてしまう。このため、不純物濃度の高い半導体領域を薄く形成することは困難であった。
【００１３】
本発明は、上記問題に鑑みてなされたものであり、半導体基板の一方の主面及び他方の主面に精度よく半導体領域を形成することができる半導体素子の製造方法を提供することを目的とする。
本発明は、不純物濃度の高い半導体領域を薄く形成することができる半導体素子の製造方法を提供することを目的とする。
また、本発明は、動作電圧を低減し、かつ放熱性を向上させることができる半導体素子の製造方法を提供することを目的とする。
さらに、本発明は、半導体領域の表面不純物濃度がばらつきにくい半導体素子の製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点にかかる半導体素子の製造方法は、第１導電型の半導体基板の一方の主面に第１導電型の不純物を拡散し、半導体基板の一方の主面に該半導体基板よりも不純物濃度が高い第１導電型の第１半導体領域を形成する第１半導体領域形成工程と、前記半導体基板の一方の主面に凹部を形成する凹部形成工程と、前記第１半導体領域形成工程及び前記凹部形成工程により第１半導体領域と凹部とが形成された半導体基板の一方の主面に、該半導体基板を支持する支持基板を固着する支持基板固着工程と、前記支持基板固着工程で支持基板が固着された半導体基板を、その他方の主面側から所定の厚さに切削して、前記半導体基板を薄くするとともに、前記凹部を前記他方の主面に露出させる薄厚化工程と、前記薄厚化工程で凹部が露出された半導体基板の他方の主面に第２導電型の不純物を拡散し、半導体基板の他方の主面に第２導電型の第２半導体領域を形成する第２半導体領域形成工程と、前記第２半導体領域形成工程で第２半導体領域が形成された半導体基板から、該半導体基板に固着された前記支持基板を除去する支持基板除去工程と、前記支持基板除去工程で支持基板が除去された半導体基板の一方の主面及び他方の主面に、それぞれ電極を形成する電極形成工程と、を備え、前記第１半導体領域形成工程では、前記半導体基板の一方の主面に拡散する不純物の拡散深さを、前記第２半導体領域に対応する領域で深くして、厚さの異なる領域を有する第１半導体領域を形成する、ことを特徴とする。
【００１６】
本発明の第２の観点にかかる半導体素子の製造方法は、第１導電型の半導体基板の一方の主面に第１導電型の不純物を拡散し、半導体基板の一方の主面に該半導体基板よりも不純物濃度が高い第１導電型の第１半導体領域を形成する第１半導体領域形成工程と、前記半導体基板の他方の主面に凹部を形成する凹部形成工程と、前記第１半導体領域形成工程及び前記凹部形成工程により第１半導体領域と凹部とが形成された半導体基板の一方の主面に、該半導体基板を支持する支持基板を固着する支持基板固着工程と、前記支持基板固着工程で支持基板が固着された半導体基板を、その他方の主面側から前記凹部が残存する厚さに切削して、前記半導体基板を薄くする薄厚化工程と、前記薄厚化工程で凹部が残存した半導体基板の他方の主面に第２導電型の不純物を拡散し、半導体基板の他方の主面に第２導電型の第２半導体領域を形成する第２半導体領域形成工程と、前記第２半導体領域形成工程で第２半導体領域が形成された半導体基板から、該半導体基板に固着された前記支持基板を除去する支持基板除去工程と、前記支持基板除去工程で支持基板が除去された半導体基板の一方の主面及び他方の主面に、それぞれ電極を形成する電極形成工程と、を備え、前記第１半導体領域形成工程では、前記半導体基板の一方の主面に拡散する不純物の拡散深さを、前記第２半導体領域に対応する領域で深くして、厚さの異なる領域を有する第１半導体領域を形成する、ことを特徴とする。
【００２０】
前記第２半導体領域形成工程と前記支持基板除去工程との間、または、前記第２半導体領域形成工程と同時に、前記半導体基板の他方の主面に、前記第２半導体領域を包囲するように環状に第２導電型の不純物を拡散し、半導体基板の他方の主面にフィールドリミティングリングを形成するフィールドリミティングリング形成工程を、さらに備え、前記第１半導体領域形成工程では、前記半導体基板の一方の主面に拡散する不純物の拡散深さを、前記第２半導体領域に対応する領域で深く、前記フィールドリミティングリングに対応する領域で浅くして、厚さの異なる領域を有する第１半導体領域を形成してもよい。
【００２４】
前記支持基板には、例えば、シリコン酸化膜が形成されている。そして、前記支持基板固着工程では、前記シリコン酸化膜を介して、前記半導体基板に前記支持基板を固着することが好ましい。
【００２５】
【発明の実施の形態】
以下、本発明の半導体素子の製造方法について、フィールドリミティングリング（ＦＬＲ）を有する高耐圧用のダイオードを製造する場合を例にして説明する。
【００２６】
（第１の実施の形態）
本実施の形態のダイオードの構成について説明する。
図１にダイオードの断面図を示す。図１に示すように、ダイオード１は、半導体基板２と、絶縁膜３と上部電極４と、下部電極５と、を備えている。
【００２７】
半導体基板２は、シリコン単結晶基板から構成された、第１導電型、例えば、ｎ型の半導体基板に、ｎ型（第１導電型）の不純物が拡散されたｎ＋型半導体層６と、所定の領域に第２導電型、例えば、ｐ型の不純物が拡散されたｐ型半導体領域７及びＦＬＲ８が形成されたｎ型半導体層９とから構成されている。
【００２８】
ｎ＋型半導体層６は、半導体基板２の一方の主面、例えば、下面に形成されている。ｎ＋型半導体層６は、ダイオード１のカソード領域を構成する。ｎ＋型半導体層６は、動作電圧の低減及び放熱性の向上などを図ることが可能な厚さ、例えば、５μｍ〜１５μｍに形成されている。
【００２９】
ｎ＋型半導体層６は、不純物拡散方法を用いてｎ型の不純物（例えば、リン）を拡散することにより形成されている。このため、ｎ＋型半導体層６は、その不純物濃度が半導体基板２の下面側で相対的に高く、半導体基板２の下面から離間するにつれて濃度が低下するという濃度勾配を有する。本実施の形態では、ｎ＋型半導体層６の表面不純物濃度（ｎ＋型半導体層６の下面での不純物濃度）を５×１０１８ｃｍ−３〜５×１０２０ｃｍ−３に設定した。
【００３０】
また、ｎ＋型半導体層６は、半導体基板２の他方の主面、例えば、上面に形成する半導体領域（ｐ型半導体領域７、ＦＬＲ８）に応じて、厚さの異なる領域を有している。すなわち、ｐ型半導体領域７に対応する第１ｎ＋型半導体領域６ａと、ＦＬＲ８に対応する第２ｎ＋型半導体領域６ｂとを有している。
【００３１】
第１ｎ＋型半導体領域６ａは、ｐ型半導体領域７の下方（ｐ型半導体領域７に対向する位置）に設けられ、その厚さが第２ｎ＋型半導体領域６ｂよりも厚く形成されている。これは、第１ｎ＋型半導体領域６ａが電流の主通路を構成するので、抵抗が比較的大きいｎ型半導体層９の厚みを薄くするために、第１ｎ＋型半導体領域６ａを第２ｎ＋型半導体領域６ｂよりも厚く形成したものである。
【００３２】
第２ｎ＋型半導体領域６ｂは、ＦＬＲ８の下方（ＦＬＲ８に対向する位置）に設けられ、その厚さが第１ｎ＋型半導体領域６ａよりも薄く形成されている。これは、ＦＬＲ８とｎ型半導体層９との界面に形成されるｐｎ接合に逆バイアスが印加されたときに、ｐｎ接合から延びる空乏層がｎ＋型半導体層６（第２ｎ＋型半導体領域６ｂ）に到達して耐圧の低下が生じないように、第１ｎ＋型半導体領域６ａよりも薄く形成したものである。
【００３３】
このような第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６ｂは、半導体基板２の下面側から拡散するｎ型の不純物の拡散深さを変化させることにより、所定の厚さに形成されている。本実施の形態では、第１ｎ＋型半導体領域６ａの厚さを約５０μｍ、第２ｎ＋型半導体領域６ｂの厚さを約１０μｍに形成した。
【００３４】
ｐ型半導体領域７は、半導体基板２の他方の主面、例えば、上面の所定の領域に形成されている。ｐ型半導体領域７は、ｐ型の不純物（例えば、ボロン）を半導体基板２の上面の所定の領域に選択拡散させることにより、半導体基板２の上面の所定の領域に形成されている。このｐ型半導体領域７は、ダイオード１のアノード領域を構成する。本実施の形態では、ｐ型半導体領域７の厚さ（拡散深さ）を約１５μｍとした。
【００３５】
ＦＬＲ８は、ｎ型半導体層９の上面に、ｐ型半導体領域７を包囲するように環状に形成されている。ＦＬＲ８は、ｐ型半導体領域７と同じｐ型の不純物（例えば、ボロン）を、ｎ型半導体層９の上面のｐ型半導体領域７を包囲するように環状に選択拡散させることにより形成される。ＦＬＲ８は、ｎ型半導体層９とｐ型半導体領域７との間のｐｎ接合により形成される空乏層をＦＬＲ８の外周側にまで広げ、ダイオード１の高耐圧化を図ることができる。本実施の形態では、ＦＬＲ８の厚さ（拡散深さ）を約１５μｍとした。また、図１に示すように、本実施の形態では、２つのＦＬＲ８が形成されているが、ＦＬＲ８の数を多くするほど、ダイオード１を高耐圧化させることができるので、ダイオード１に必要な耐圧に応じてＦＬＲ８を所定数形成することが好ましい。
【００３６】
絶縁膜３は、半導体基板２の上面の外周側、詳しくは、ＦＬＲ８及びｎ型半導体層９の上面と、ｐ型半導体領域７の上面の外周側とを被覆するように形成されている。本実施の形態では、絶縁膜３にシリコン酸化膜が用いられている。
【００３７】
上部電極４は、半導体基板２（ｐ型半導体領域７）の上面に形成されている。上部電極４は、金属膜からなるアノード電極を構成し、ｐ型半導体領域７（アノード領域）に電気的に接続されている。
【００３８】
下部電極５は、半導体基板２（ｎ＋型半導体層６）の下面に形成されている。下部電極５は、金属膜からなるカソード電極を構成し、ｎ＋型半導体層６（カソード領域）に電気的に接続されている。
【００３９】
次に、以上のように構成されたダイオード１の製造方法について説明する。
【００４０】
まず、不純物拡散処理などの種々のプロセスを施すにあたって十分な強度が得られる所定の厚さ、例えば、約４００μｍの厚さに形成された、ｎ型の半導体基板２を準備する。次に、図２（ａ）に示すように、この半導体基板２の下面に、ｎ型の不純物（例えば、リン）を不純物拡散方法、例えば、一般的な熱拡散方法を用いて拡散させ、半導体基板２よりも不純物濃度が高いｎ＋型半導体層６を形成する（第１半導体領域形成工程）。
【００４１】
ここで、半導体基板２の上面に形成されるｐ型半導体領域７に対応する領域のｎ型の不純物の拡散時間を長く設定することにより、第１ｎ＋型半導体領域６ａと第２ｎ＋型半導体領域６ｂとの厚さの異なる２つの領域を有するｎ＋型半導体層６を形成する。このｎ＋型半導体層６（第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６ｂ）は、動作電圧の低減及び放熱性の向上などを図ることが可能な厚さに形成され、第１ｎ＋型半導体領域６ａの厚さが約５０μｍ、第２ｎ＋型半導体領域６ｂの厚さが約１０μｍに形成されている。これにより、半導体基板２は、ｎ型半導体層９と、第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６ｂを有するｎ＋型半導体層６と、から構成される。
【００４２】
続いて、図２（ｂ）に示すように、半導体基板２の下面の所定の領域に選択的にエッチングを施し、半導体基板２の下面から上面に向かう凹部１０を形成する（凹部形成工程）。この凹部１０は、ｎ型半導体層９の上面に形成されるｐ型半導体領域７及びＦＬＲ８の外周側に位置するように形成されている。また、凹部１０の底面（上端）は、半導体基板２（ｎ型半導体層９）の上面まで達しておらず、半導体基板２の厚みのほぼ中央まで形成されている。このように、凹部１０がｎ型半導体層９の上面まで達していないので、凹部１０の幅を比較的小さくすることができる。この凹部１０は、ｎ型半導体層９の上面にｐ型半導体領域７及びＦＬＲ８を形成する際の位置決めとしての機能を有する。
【００４３】
次に、図３（ａ）に示すような支持基板１１を用意する。この支持基板１１は、半導体基板２の機械的強度を補強するための支持部材として機能する。この支持基板１１は、後述する半導体基板２の上面にｐ型の不純物を選択拡散させるにあたって、半導体基板２に固着された状態で十分な強度が得られるような所定の厚さ、例えば、２００μｍ〜４００μｍに形成されている。本実施の形態では、支持基板１１の厚さを約３００μｍとした。
【００４４】
また、支持基板１１は、例えば、単結晶シリコン基板から構成されており、その上面には、例えば、熱酸化によって形成されたシリコン酸化膜１２が形成されている。この支持基板１１を構成する材料は、単結晶シリコン基板以外であってもよい。すなわち、支持基板１１は、後述するように、最終的には除去されるので、半導体基板２と良好に固着して半導体基板２を支持（補強）できる材料で構成されていればよく、例えば、電気的特性が良好に得られない材料から構成されていてもよい。
【００４５】
続いて、図３（ｂ）に示すように、半導体基板２の下面（ｎ＋型半導体層６の下面）と、支持基板１１の上面（シリコン酸化膜１２の上面）とを、一般的な半導体ウエハ張り合わせ技術を使用して固着する（支持基板固着工程）。これにより、半導体基板２の下面と支持基板１１の上面とがシリコン酸化膜１２を介して固着される。
【００４６】
次に、図３（ｃ）に示すように、半導体基板２と支持基板１１とが固着された状態で、半導体基板２が所定の厚さ、例えば、約半分の厚さのように、不純物拡散処理などの種々のプロセスを施すにあたって半導体基板２のみでは十分な強度が得られないような厚さであって、凹部１０がｎ型半導体層９の上面に露出される厚さに、半導体基板２のｎ型半導体層９を切削除去する。これにより、半導体基板２を薄くするとともに、凹部１０をｎ型半導体層９の上面に露出する（薄厚化工程）。
【００４７】
このように、半導体基板２のｎ型半導体層９を切削除去することにより、半導体基板２の厚さを薄厚化することができる。また、ｎ型半導体層９を切削除去することにより、ｎ型半導体層９の上面に凹部１０が露出され、この凹部１０がｎ型半導体層９の上面にｐ型半導体領域７及びＦＬＲ８を形成する際の位置決めとして機能する。本実施の形態では、半導体基板２のｎ型半導体層９を約２００μｍ切削して、支持基板１１の上面に形成されたシリコン酸化膜１２の上面に、厚さ約１００μｍの半導体基板２を残存させた。
【００４８】
また、半導体基板２の厚さを薄厚化するのに、半導体基板２のｎ型半導体層９を切削除去しているので、厚さ方向に濃度勾配を有するｎ＋型半導体層６（カソード領域）を切削除去する場合（従来の場合）に比較して、切削除去する厚さを高精度で制御しなくてもよくなる。このため、薄厚化工程（半導体基板２の切削除去）を容易にすることができる。
【００４９】
続いて、図４（ａ）に示すように、半導体基板２（ｎ型半導体層９）の上面の所定の領域に不純物拡散処理、例えば、周知の熱拡散方法によって、ｐ型の不純物を選択拡散させて、半導体基板２（ｎ型半導体層９）の上面の所定の領域にｐ型半導体領域７を形成する（第２半導体領域形成工程）。
【００５０】
また、ｐ型半導体領域７と同じｐ型の不純物（例えば、ボロン）を、ｐ型半導体領域７を包囲するように環状に選択拡散させて、半導体基板２（ｎ型半導体層９）の上面にＦＬＲ８を形成する（フィールドリミティングリング形成工程）。この工程は、例えば、第２半導体領域形成工程で、同じｐ型の不純物（例えば、ボロン）を拡散することにより同時に形成してもよい。
【００５１】
ここで、ｐ型半導体領域７及びＦＬＲ８が形成されるｎ型半導体層９の上面には凹部１０が露出されているので、露出された凹部１０からｐ型半導体領域７及びＦＬＲ８を形成する領域を決定することができる。このように、決定された領域にｐ型半導体領域７及びＦＬＲ８を形成することにより、ｐ型半導体領域７及びＦＬＲ８を第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６ｂに対して正確な位置に精度よく形成することができる。
【００５２】
また、半導体基板２のみでは不純物拡散処理を施すのに十分な強度が得られないが、半導体基板２と支持基板１１とが固着された状態で不純物拡散処理を施しているので、不純物拡散処理を施すのに十分な強度が得られる。このため、半導体基板２を薄くしても、半導体基板２（ｎ型半導体層９）の上面の所定の領域にｐ型半導体領域７及びＦＬＲ８を形成することができる。
【００５３】
次に、図４（ｂ）に示すように、支持基板１１を切削除去し、シリコン酸化膜１２の下面を露出させる（支持基板除去工程）。なお、支持基板１１の除去する方法は、半導体基板２に固着された支持基板１１を半導体基板２から除去できる方法であればよく、例えば、エッチング処理により支持基板１１を除去してもよい。続いて、図４（ｃ）に示すように、シリコン酸化膜１２をエッチング処理により除去して、ｎ＋型半導体層６を露出させる。
【００５４】
本実施の形態では、シリコン酸化膜１２を介して、半導体基板２（ｎ＋型半導体層６）の下面と支持基板１１の上面とが固着しているので、支持基板１１を切削除去しても、半導体基板２の下面まで切削されにくくなる。このため、半導体基板２の下面に、半導体基板２の強度を劣化させるような破砕層が形成されにくくなる。また、支持基板１１の切削除去を高精度で制御しなくてもよくなり、支持基板除去工程（支持基板１１の切削除去）を容易にすることができる。
【００５５】
続いて、半導体基板２の上面に、ｎ型半導体層９及びＦＬＲ８の上面と、ｐ型半導体領域７の上面の外周側とを覆うように、絶縁膜３を形成した後、ｐ型半導体領域７の上面に金属膜を蒸着させて、ｐ型半導体領域７に電気的に接続された上部電極４（アノード電極）を形成する。また、ｎ＋型半導体層６の下面に金属膜を蒸着させて、ｎ＋型半導体層６に電気的に接続された下部電極５（カソード電極）を形成する。
このようにして、図１に示すようなダイオード１が製造される。
【００５６】
以上説明したように、本実施の形態によれば、凹部１０が露出されたｎ型半導体層９の上面にｐ型半導体領域７及びＦＬＲ８を形成しているので、露出された凹部１０からｐ型半導体領域７及びＦＬＲ８を形成する領域を決定することができる。このように、決定された領域にｐ型半導体領域７及びＦＬＲ８を形成することにより、ｐ型半導体領域７及びＦＬＲ８を第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６ｂに対して正確な位置に精度よく形成することができる。したがって、半導体基板の上面及び下面に精度よく半導体領域を形成することができる。
【００５７】
本実施の形態によれば、半導体基板２のｎ＋型半導体層６が切削されないので、ｎ＋型半導体層６の表面不純物濃度をばらつきにくくすることができる。また、任意の不純物濃度及び厚さを有するｎ＋型半導体層６が製造しやすくなる。
【００５８】
本実施の形態によれば、ｎ＋型半導体層６が動作電圧の低減及び放熱性の向上などを図ることが可能な厚さに形成されているので、動作電圧の低減及び放熱性の向上などを図ることができる。
【００５９】
本実施の形態によれば、半導体基板２のｎ型半導体層９が切削除去され、ｎ＋型半導体層６は切削されないので、厚さ方向に濃度勾配を有するｎ＋型半導体層６（カソード領域）を切削除去する場合（従来の場合）に比較して、切削除去する厚さを高精度で制御しなくてもよくなる。このため、薄厚化工程（半導体基板２の切削除去）を容易にすることができる。
【００６０】
本実施の形態によれば、シリコン酸化膜１２を介して、半導体基板２（ｎ＋型半導体層６）の下面と支持基板１１の上面とが固着しているので、支持基板１１を切削除去しても、半導体基板２の下面まで切削されにくくなる。
【００６１】
（第２の実施の形態）
第２の実施の形態では、第１の実施の形態と同様のダイオード１を、凹部１０に替えて凹部１３を形成して製造した点が第１の実施の形態と異なっている。以下、第２の実施の形態の半導体素子（ダイオード１）の製造方法について説明する。
【００６２】
まず、第１の実施の形態と同様に、所定の厚さ、例えば、約４００μｍの厚さに形成された、ｎ型の半導体基板２を準備する。次に、図５（ａ）に示すように、この半導体基板２の下面に、ｎ型の不純物（例えば、リン）を不純物拡散方法、例えば、一般的な熱拡散方法を用いて拡散させ、半導体基板２よりも不純物濃度が高いｎ＋型半導体層６を形成する（第１半導体領域形成工程）。ｎ＋型半導体層６（第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６ｂ）は、動作電圧の低減及び放熱性の向上などを図ることが可能な厚さに形成され、例えば、第１ｎ＋型半導体領域６ａの厚さが約５０μｍ、第２ｎ＋型半導体領域６ｂの厚さが約１０μｍに形成されている。
【００６３】
また、半導体基板２の上面の所定の領域に選択的にエッチングを施し、半導体基板２の上面から下面に向かう凹部１３を形成する（凹部形成工程）。凹部１３の底面（下端）は、第２ｎ＋型半導体領域６ｂまで達しておらず、半導体基板２の厚みのほぼ中央まで形成されている。このように、凹部１３が第２ｎ＋型半導体領域６ｂまで達していないので、凹部１３の幅を比較的小さくすることができる。この凹部１３は、ｎ型半導体層９の上面にｐ型半導体領域７及びＦＬＲ８を形成する際の位置決めとしての機能を有する。
【００６４】
ここで、ｎ＋型半導体層６は、半導体基板２の上面に形成されるｐ型半導体領域７の位置に応じて、例えば、ｎ型の不純物の拡散時間を変化することにより、第１ｎ＋型半導体領域６ａと第２ｎ＋型半導体領域６ｂとの厚さの異なる２つの領域が形成される。また、凹部１３は、ｎ型半導体層９の上面に形成されるｐ型半導体領域７及びＦＬＲ８の外周側に位置するように、半導体基板２の上面の所定の領域に形成される。このように、半導体基板２の下面にｎ＋型半導体層６（第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６ｂ）を形成し、半導体基板２の上面に凹部１３を形成することから、両者の位置関係を精度良く定めることが必要になる。本実施の形態では、一般的な両面露光技術を用いて、半導体基板２の上面及び下面の両面を同時に露光し、ｎ＋型半導体層６と凹部１３との相対的な位置関係を精度良く定めている。
【００６５】
次に、第１の実施の形態と同様に、図３（ａ）に示す支持基板１１を用意する。この支持基板１１は、半導体基板２の上面にｐ型の不純物を選択拡散させるにあたって、半導体基板２に固着された状態で十分な強度が得られるような所定の厚さ、例えば、２００μｍ〜４００μｍに形成されている。本実施の形態では、支持基板１１の厚さを約３００μｍとした。また、支持基板１１は、例えば、単結晶シリコン基板から構成されており、その上面には、例えば、熱酸化によって形成されたシリコン酸化膜１２が形成されている。
【００６６】
続いて、図５（ｂ）に示すように、半導体基板２の下面（ｎ＋型半導体層６の下面）と、支持基板１１の上面（シリコン酸化膜１２の上面）とを、一般的な半導体ウエハ張り合わせ技術を使用して固着する（支持基板固着工程）。
【００６７】
次に、図５（ｃ）に示すように、半導体基板２と支持基板１１とが固着された状態で、半導体基板２が所定の厚さ、例えば、約半分の厚さのように、不純物拡散処理などの種々のプロセスを施すにあたって半導体基板２のみでは十分な強度が得られないような厚さであって、かつ、凹部１３の底面側がｎ型半導体層９の上面に残存する厚さに、半導体基板２のｎ型半導体層９を切削除去する。（薄厚化工程）。
【００６８】
このように、半導体基板２のｎ型半導体層９を切削除去することにより、半導体基板２の厚さを薄厚化することができる。また、ｎ型半導体層９を切削除去しても、ｎ型半導体層９の上面に凹部１３の底面側が残存し、この凹部１３がｎ型半導体層９の上面にｐ型半導体領域７及びＦＬＲ８を形成する際の位置決めとして機能する。本実施の形態では、半導体基板２のｎ型半導体層９を約２００μｍ切削して、支持基板１１の上面に形成されたシリコン酸化膜１２の上面に、厚さ約１００μｍの半導体基板２を残存させた。
【００６９】
また、半導体基板２を薄厚化するのに、半導体基板２のｎ型半導体層９を切削除去しているので、従来の場合に比較して、切削除去する厚さを高精度で制御しなくてもよくなる。このため、薄厚化工程（半導体基板２の切削除去）を容易にすることができる。
【００７０】
続いて、図６（ａ）に示すように、半導体基板２の上面の所定の領域に不純物拡散処理、例えば、周知の熱拡散方法によって、ｐ型の不純物を選択拡散させて、半導体基板２の上面の所定の領域にｐ型半導体領域７を形成する（第２半導体領域形成工程）。また、ｐ型半導体領域７と同じｐ型の不純物を、ｐ型半導体領域７を包囲するように環状に選択拡散させて、半導体基板２の上面にＦＬＲ８を形成する（フィールドリミティングリング形成工程）。
【００７１】
ここで、ｐ型半導体領域７及びＦＬＲ８が形成されるｎ型半導体層９の上面には凹部１３が存在しているので、凹部１３からｐ型半導体領域７及びＦＬＲ８を形成する領域を決定することができる。このように、決定された領域にｐ型半導体領域７及びＦＬＲ８を形成することにより、ｐ型半導体領域７及びＦＬＲ８を第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６ｂに対して正確な位置に精度よく形成することができる。
【００７２】
また、半導体基板２と支持基板１１とが固着された状態で不純物拡散処理を施しているので、不純物拡散処理を施すのに十分な強度が得られる。このため、半導体基板２を薄くしても、半導体基板２（ｎ型半導体層９）の上面の所定の領域にｐ型半導体領域７及びＦＬＲ８を形成することができる。
【００７３】
次に、図６（ｂ）に示すように、支持基板１１を切削除去し、シリコン酸化膜１２の下面を露出させた後（支持基板除去工程）、図６（ｃ）に示すように、シリコン酸化膜１２をエッチング処理により除去して、ｎ＋型半導体層６を露出させる。
【００７４】
続いて、半導体基板２の上面に、ｎ型半導体層９及びＦＬＲ８の上面と、ｐ型半導体領域７の上面の外周側とを覆うように、絶縁膜３を形成した後、ｐ型半導体領域７の上面に金属膜を蒸着させて、ｐ型半導体領域７に電気的に接続された上部電極４（アノード電極）を形成する。また、ｎ＋型半導体層６の下面に金属膜を蒸着させて、ｎ＋型半導体層６に電気的に接続された下部電極５（カソード電極）を形成する。
このようにして、図１に示すようなダイオード１が製造される。
【００７５】
以上説明したように、本実施の形態によれば、凹部１３が残存するｎ型半導体層９の上面にｐ型半導体領域７及びＦＬＲ８を形成しているので、凹部１３からｐ型半導体領域７及びＦＬＲ８を形成する領域を決定することができる。このため、ｐ型半導体領域７及びＦＬＲ８を第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６ｂに対して正確な位置に精度よく形成することができる。したがって、半導体基板の上面及び下面に精度よく半導体領域を形成することができる。
【００７６】
本実施の形態によれば、両面露光技術を用いてｎ＋型半導体層６と凹部１３とを形成しているので、ｎ＋型半導体層６と凹部１３との相対的な位置関係を精度良く定めることができる。このため、ｐ型半導体領域７及びＦＬＲ８を第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６ｂに対して正確な位置に精度よく形成することができる。したがって、半導体基板の上面及び下面に、さらに精度よく半導体領域を形成することができる。
【００７７】
本実施の形態によれば、第１の実施の形態と同様に、ｎ＋型半導体層６の表面不純物濃度をばらつきにくくすることができる。また、任意の不純物濃度及び厚さを有するｎ＋型半導体層６が製造しやすくなる。さらに、動作電圧の低減及び放熱性の向上などを図ることができる。
【００７８】
なお、本発明は、上記の実施の形態に限らず、種々の変形、応用が可能である。以下、本発明に適用可能な他の実施の形態について説明する。
【００７９】
上記実施の形態では、第１の実施の形態において、半導体基板２の下面にｎ＋型半導体層６を形成した後、凹部１０を形成した場合を例に本発明を説明したが、例えば、半導体基板２の下面に凹部１０を形成した後、ｎ＋型半導体層６を形成してもよい。この場合にも、半導体基板の上面及び下面に精度よく半導体領域を形成することができる。
【００８０】
上記実施の形態では、第２の実施の形態において、両面露光技術を用いてｎ＋型半導体層６及び凹部１３を形成した場合を例に本発明を説明したが、両面露光技術を用いずに、例えば、半導体基板２の下面にｎ＋型半導体層６を形成した後、半導体基板２の上面に凹部１３を形成してもよい。また、半導体基板２の上面に凹部１３を形成した後、半導体基板２の下面にｎ＋型半導体層６を形成してもよい。これらの場合にも、半導体基板２の上面に凹部１３が形成されているので、半導体基板の上面及び下面に精度よく半導体領域を形成することができる。
【００８１】
上記実施の形態では、凹部１０及び凹部１３の底面が半導体基板２の厚みのほぼ中央まで形成されている場合を例に本発明を説明したが、凹部１０及び凹部１３は、半導体基板２が切削除去された状態で、ｎ型半導体層９の上面に存在し、ｐ型半導体領域７及びＦＬＲ８を形成する際の位置決めとして機能するものであればよく、所定の形状、数等で本発明に適用することができる。例えば、第１の実施の形態において、凹部１０を半導体基板２の上面まで形成してもよい。
【００８２】
上記実施の形態では、ｎ型半導体層９の上面に形成されるｐ型半導体領域７及びＦＬＲ８に応じて、第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６ｂを有するｎ＋型半導体層６を形成した場合を例に本発明を説明したが、例えば、ｎ＋型半導体層６の厚さが均一であってもよい。この場合にも、半導体基板の上面及び下面に精度よく半導体領域を形成することができる。
【００８３】
上記実施の形態では、ＦＬＲ８を有する高耐圧用のダイオード１の場合を例に本発明を説明したが、本発明はこれに限定されるものではなく、ＦＬＲ８を有しないｎ型半導体層９の上面にｐ型半導体領域７が形成されたダイオードであってもよい。
【００８４】
上記実施の形態では、シリコン酸化膜１２を介して、半導体基板２の下面と支持基板１１の上面とが固着している場合を例に本発明を説明したが、例えば、シリコン酸化膜１２を形成せずに、半導体基板２の下面と支持基板１１の上面とを直接固着してもよい。ただし、支持基板除去工程で、半導体基板２の下面に、半導体基板２の強度を劣化させるような破砕層が形成されないように、半導体基板２近傍では、例えば、エッチング処理によって除去することが好ましい。
【００８５】
上記実施の形態では、薄厚化工程において、半導体基板２のｎ型半導体層９を、半導体基板２のみでは不純物拡散処理を施すにあたって十分な強度が得られないような厚さまで切削除去した場合を例に本発明を説明したが、本発明はこれに限定されるものではない。ただし、半導体基板２に支持基板１１を固着することから、薄厚化工程において、半導体基板２のみでは不純物拡散処理を施すにあたって十分な強度が得られないような厚さまで切削除去することが好ましい。
【００８６】
上記実施の形態では、ｎ＋型半導体層６が動作電圧の低減及び放熱性の向上を図ることが可能な厚さに形成した場合を例に本発明を説明したが、本発明はこれに限定されるものではなく、例えば、放熱性を向上しないような厚さであってもよい。この場合にも、ｎ＋型半導体層６の表面不純物濃度をばらつきにくくすることができる。
【００８７】
上記実施の形態では、第１導電型をｎ型とし、半導体基板２に半導体基板を用いた場合を例に本発明を説明したが、第１導電型をｐ型として各部材の導電型を反転してもよい。また、上記実施の形態では、ダイオード１を製造する場合を例に本発明を説明したが、半導体素子としては半導体基板の厚さ方向に電流が流れるものであればよく、例えば、絶縁ゲート型電界効果トランジスタであってもよい。
【００８８】
【発明の効果】
以上説明したように、本発明によれば、半導体基板の一方の主面及び他方の主面に精度よく半導体領域を形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のダイオードの断面図である。
【図２】第１の実施の形態のダイオードの製造工程を示す図である。
【図３】第１の実施の形態のダイオードの製造工程を示す図である。
【図４】第１の実施の形態のダイオードの製造工程を示す図である。
【図５】第２の実施の形態のダイオードの製造工程を示す図である。
【図６】第２の実施の形態のダイオードの製造工程を示す図である。
【図７】従来のダイオードの製造工程を示す図である。
【符号の説明】
１ ダイオード
２ 半導体基板
３ 絶縁膜
４ 上部電極
５ 下部電極
６ ｎ＋型半導体層
６ａ 第１ｎ＋型半導体領域
６ｂ 第２ｎ＋型半導体領域
７ ｐ型半導体領域
８ フィールドリミティングリング（ＦＬＲ）
９ ｎ型半導体層
１０ 凹部
１１ 支持基板
１２ シリコン酸化膜
１３ 凹部
Claims (4)
- 第１導電型の半導体基板の一方の主面に第１導電型の不純物を拡散し、半導体基板の一方の主面に該半導体基板よりも不純物濃度が高い第１導電型の第１半導体領域を形成する第１半導体領域形成工程と、
前記半導体基板の一方の主面に凹部を形成する凹部形成工程と、
前記第１半導体領域形成工程及び前記凹部形成工程により第１半導体領域と凹部とが形成された半導体基板の一方の主面に、該半導体基板を支持する支持基板を固着する支持基板固着工程と、
前記支持基板固着工程で支持基板が固着された半導体基板を、その他方の主面側から所定の厚さに切削して、前記半導体基板を薄くするとともに、前記凹部を前記他方の主面に露出させる薄厚化工程と、
前記薄厚化工程で凹部が露出された半導体基板の他方の主面に第２導電型の不純物を拡散し、半導体基板の他方の主面に第２導電型の第２半導体領域を形成する第２半導体領域形成工程と、
前記第２半導体領域形成工程で第２半導体領域が形成された半導体基板から、該半導体基板に固着された前記支持基板を除去する支持基板除去工程と、
前記支持基板除去工程で支持基板が除去された半導体基板の一方の主面及び他方の主面に、それぞれ電極を形成する電極形成工程と、
を備え、
前記第１半導体領域形成工程では、前記半導体基板の一方の主面に拡散する不純物の拡散深さを、前記第２半導体領域に対応する領域で深くして、厚さの異なる領域を有する第１半導体領域を形成する、ことを特徴とする半導体素子の製造方法。 - 第１導電型の半導体基板の一方の主面に第１導電型の不純物を拡散し、半導体基板の一方の主面に該半導体基板よりも不純物濃度が高い第１導電型の第１半導体領域を形成する第１半導体領域形成工程と、
前記半導体基板の他方の主面に凹部を形成する凹部形成工程と、
前記第１半導体領域形成工程及び前記凹部形成工程により第１半導体領域と凹部とが形成された半導体基板の一方の主面に、該半導体基板を支持する支持基板を固着する支持基板固着工程と、
前記支持基板固着工程で支持基板が固着された半導体基板を、その他方の主面側から前記凹部が残存する厚さに切削して、前記半導体基板を薄くする薄厚化工程と、
前記薄厚化工程で凹部が残存した半導体基板の他方の主面に第２導電型の不純物を拡散し、半導体基板の他方の主面に第２導電型の第２半導体領域を形成する第２半導体領域形成工程と、
前記第２半導体領域形成工程で第２半導体領域が形成された半導体基板から、該半導体基板に固着された前記支持基板を除去する支持基板除去工程と、
前記支持基板除去工程で支持基板が除去された半導体基板の一方の主面及び他方の主面に、それぞれ電極を形成する電極形成工程と、
を備え、
前記第１半導体領域形成工程では、前記半導体基板の一方の主面に拡散する不純物の拡散深さを、前記第２半導体領域に対応する領域で深くして、厚さの異なる領域を有する第１半導体領域を形成する、ことを特徴とする半導体素子の製造方法。 - 前記第２半導体領域形成工程と前記支持基板除去工程との間、または、前記第２半導体領域形成工程と同時に、前記半導体基板の他方の主面に、前記第２半導体領域を包囲するように環状に第２導電型の不純物を拡散し、半導体基板の他方の主面にフィールドリミティングリングを形成するフィールドリミティングリング形成工程を、さらに備え、
前記第１半導体領域形成工程では、前記半導体基板の一方の主面に拡散する不純物の拡 散深さを、前記第２半導体領域に対応する領域で深く、前記フィールドリミティングリングに対応する領域で浅くして、厚さの異なる領域を有する第１半導体領域を形成する、ことを特徴とする請求項１または２に記載の半導体素子の製造方法。 - 前記支持基板にはシリコン酸化膜が形成され、
前記支持基板固着工程では、前記シリコン酸化膜を介して、前記半導体基板に前記支持基板を固着する、ことを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002231965A JP4207493B2 (ja) | 2001-10-24 | 2002-08-08 | 半導体素子の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-326623 | 2001-10-24 | ||
| JP2001326623 | 2001-10-24 | ||
| JP2002231965A JP4207493B2 (ja) | 2001-10-24 | 2002-08-08 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003203915A JP2003203915A (ja) | 2003-07-18 |
| JP4207493B2 true JP4207493B2 (ja) | 2009-01-14 |
Family
ID=27666457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002231965A Expired - Fee Related JP4207493B2 (ja) | 2001-10-24 | 2002-08-08 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4207493B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5498857B2 (ja) * | 2010-05-26 | 2014-05-21 | 株式会社ディスコ | ウェーハの加工方法 |
-
2002
- 2002-08-08 JP JP2002231965A patent/JP4207493B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003203915A (ja) | 2003-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8008734B2 (en) | Power semiconductor device | |
| US8421148B2 (en) | Grid-UMOSFET with electric field shielding of gate oxide | |
| US20050156283A1 (en) | Semiconductor device | |
| JP5687128B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005322700A (ja) | 半導体装置及びその製造方法 | |
| JPWO2012137412A1 (ja) | 半導体装置 | |
| US7005678B2 (en) | Silicon carbide semiconductor device having junction field effect transistor and method for manufacturing the same | |
| JP2012004197A (ja) | 半導体装置及びその製造方法 | |
| JP4857590B2 (ja) | 半導体素子 | |
| JP6068918B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001060685A (ja) | 高耐圧トランジスタ | |
| JP2014150226A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4207493B2 (ja) | 半導体素子の製造方法 | |
| US20220190146A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2003158131A (ja) | 半導体素子の製造方法 | |
| JP2005026434A (ja) | 半導体装置 | |
| JP2005327770A (ja) | 半導体装置及びその製造方法 | |
| US20230231042A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3703427B2 (ja) | Ｍｏｓ電界効果トランジスタ | |
| JPH09331071A (ja) | プレーナ型半導体素子 | |
| JP2004327890A (ja) | 半導体装置 | |
| JP2006313773A (ja) | 半導体装置およびその製造方法 | |
| JPH10117002A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JP2000216381A (ja) | 電界効果トランジスタ | |
| JPH1070290A (ja) | ショットキーバリア半導体装置およびその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050801 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081013 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |