JP2003203915A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP2003203915A JP2003203915A JP2002231965A JP2002231965A JP2003203915A JP 2003203915 A JP2003203915 A JP 2003203915A JP 2002231965 A JP2002231965 A JP 2002231965A JP 2002231965 A JP2002231965 A JP 2002231965A JP 2003203915 A JP2003203915 A JP 2003203915A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- semiconductor substrate
- region
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 半導体基板の一方の主面及び他方の主面に精
度よく半導体領域を形成することができる半導体素子の
製造方法を提供する。 【解決手段】 まず、ｎ型の半導体基板２の下面に第１
ｎ＋型半導体領域６ａと第２ｎ＋型半導体領域６ｂとの
厚さの異なる２つの領域を有するｎ＋型半導体層６を形
成する。次に、半導体基板２の下面から上面に向かう凹
部１０を形成する。続いて、半導体基板２の下面に支持
基板１１の上面をシリコン酸化膜１２を介して固着す
る。次に、半導体基板２のｎ型半導体層９を切削除去
し、半導体基板２を薄くするとともに、凹部１０をｎ型
半導体層９の上面に露出させる。続いて、半導体基板２
の上面にｐ型半導体領域及びＦＬＲを形成する。続い
て、支持基板１１及びシリコン酸化膜１２を切削除去し
た後、半導体基板２の上面に絶縁膜及び上部電極、下面
に下部電極を形成する。
度よく半導体領域を形成することができる半導体素子の
製造方法を提供する。 【解決手段】 まず、ｎ型の半導体基板２の下面に第１
ｎ＋型半導体領域６ａと第２ｎ＋型半導体領域６ｂとの
厚さの異なる２つの領域を有するｎ＋型半導体層６を形
成する。次に、半導体基板２の下面から上面に向かう凹
部１０を形成する。続いて、半導体基板２の下面に支持
基板１１の上面をシリコン酸化膜１２を介して固着す
る。次に、半導体基板２のｎ型半導体層９を切削除去
し、半導体基板２を薄くするとともに、凹部１０をｎ型
半導体層９の上面に露出させる。続いて、半導体基板２
の上面にｐ型半導体領域及びＦＬＲを形成する。続い
て、支持基板１１及びシリコン酸化膜１２を切削除去し
た後、半導体基板２の上面に絶縁膜及び上部電極、下面
に下部電極を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の製造
方法に関し、詳しくは、半導体基板の厚さ方向に電流が
流れるダイオード、絶縁ゲート型電界効果トランジスタ
などの半導体素子の製造方法に関する。
方法に関し、詳しくは、半導体基板の厚さ方向に電流が
流れるダイオード、絶縁ゲート型電界効果トランジスタ
などの半導体素子の製造方法に関する。
【０００２】
【従来の技術】ダイオードや絶縁ゲート型電界効果トラ
ンジスタなどの半導体素子は、半導体基板の上面と下面
とにそれぞれ電極が形成され、半導体基板の厚さ方向に
電流が流れるように構成されている。このような半導体
素子では、半導体基板の下面側に、相対的に不純物濃度
の高い半導体領域（例えば、カソード領域、ドレイン領
域）が形成されるが、この半導体領域は、動作電圧の低
減や放熱性の向上などを図るために、薄く形成すること
が好ましい。
ンジスタなどの半導体素子は、半導体基板の上面と下面
とにそれぞれ電極が形成され、半導体基板の厚さ方向に
電流が流れるように構成されている。このような半導体
素子では、半導体基板の下面側に、相対的に不純物濃度
の高い半導体領域（例えば、カソード領域、ドレイン領
域）が形成されるが、この半導体領域は、動作電圧の低
減や放熱性の向上などを図るために、薄く形成すること
が好ましい。
【０００３】このような半導体領域を形成する方法とし
ては、不純物拡散方法やエピタキシャル成長方法などが
ある。不純物拡散方法により半導体領域を形成すると、
エピタキシャル成長方法により半導体領域を形成する場
合に比較して、半導体領域の不純物濃度を高くすること
ができる。したがって、半導体基板の下面側に形成す
る、相対的に不純物濃度の高い半導体領域は、エピタキ
シャル成長方法よりも、不純物拡散方法によって形成す
ることが好ましい。
ては、不純物拡散方法やエピタキシャル成長方法などが
ある。不純物拡散方法により半導体領域を形成すると、
エピタキシャル成長方法により半導体領域を形成する場
合に比較して、半導体領域の不純物濃度を高くすること
ができる。したがって、半導体基板の下面側に形成す
る、相対的に不純物濃度の高い半導体領域は、エピタキ
シャル成長方法よりも、不純物拡散方法によって形成す
ることが好ましい。
【０００４】このように、半導体素子の製造方法におい
ては、半導体領域を薄く形成するとともに、不純物拡散
方法を用いて半導体領域の不純物濃度を高くすることが
望まれている。
ては、半導体領域を薄く形成するとともに、不純物拡散
方法を用いて半導体領域の不純物濃度を高くすることが
望まれている。
【０００５】図７に、不純物拡散方法により半導体領域
（カソード領域）を形成するとともに、この半導体領域
を薄く形成する、半導体素子（ダイオード）の製造方法
を説明するための製造手順を示す。
（カソード領域）を形成するとともに、この半導体領域
を薄く形成する、半導体素子（ダイオード）の製造方法
を説明するための製造手順を示す。
【０００６】まず、図７（ａ）に示すように、ｎ型の半
導体基板２１の上面側にｐ型の不純物を拡散してアノー
ド領域（ｐ型拡散領域）２２を形成し、半導体基板２１
の下面側にｎ型の不純物を拡散してカソード領域（ｎ＋
型拡散領域）２３を形成する。
導体基板２１の上面側にｐ型の不純物を拡散してアノー
ド領域（ｐ型拡散領域）２２を形成し、半導体基板２１
の下面側にｎ型の不純物を拡散してカソード領域（ｎ＋
型拡散領域）２３を形成する。
【０００７】次に、図７（ｂ）に示すように、カソード
領域２３の下側（半導体基板２１の下側）を切削して除
去し、カソード領域２３の厚さを薄くする。ここで、半
導体基板２１の下側を切削すると、半導体基板２１の下
面側に、半導体基板２１の強度を劣化させる破砕層が形
成されてしまうので、半導体基板２１の下面側に化学エ
ッチングを施してこの破砕層を除去することが好まし
い。
領域２３の下側（半導体基板２１の下側）を切削して除
去し、カソード領域２３の厚さを薄くする。ここで、半
導体基板２１の下側を切削すると、半導体基板２１の下
面側に、半導体基板２１の強度を劣化させる破砕層が形
成されてしまうので、半導体基板２１の下面側に化学エ
ッチングを施してこの破砕層を除去することが好まし
い。
【０００８】続いて、図７（ｃ）に示すように、半導体
基板２１の下面に金属膜を被着し、カソード領域２３に
電気的に接続されたカソード電極２４を半導体基板２１
の下面側に形成する。また、半導体基板２１の上面に、
半導体基板２１のｎ型半導体層の上面とアノード領域２
２の外周側を被覆する絶縁膜２５を形成し、半導体基板
２１の上面に金属膜を被着してアノード領域２２に電気
的に接続されたアノード電極２６を半導体基板２１の上
面側に形成する。このように形成された半導体素子は、
不純物拡散方法によりカソード領域２３を形成するとと
もに、カソード領域２３を薄くすることができる。
基板２１の下面に金属膜を被着し、カソード領域２３に
電気的に接続されたカソード電極２４を半導体基板２１
の下面側に形成する。また、半導体基板２１の上面に、
半導体基板２１のｎ型半導体層の上面とアノード領域２
２の外周側を被覆する絶縁膜２５を形成し、半導体基板
２１の上面に金属膜を被着してアノード領域２２に電気
的に接続されたアノード電極２６を半導体基板２１の上
面側に形成する。このように形成された半導体素子は、
不純物拡散方法によりカソード領域２３を形成するとと
もに、カソード領域２３を薄くすることができる。
【０００９】
【発明が解決しようとする課題】ところで、半導体素子
の高耐圧化を図るため、アノード領域２２の外周側に、
アノード領域２２を包囲するように環状に形成されたフ
ィールドリミティングリング（ＦＬＲ）を有する半導体
素子が用いられることがある。このようなＦＬＲを有す
る半導体素子では、例えば、耐圧の低下が生じないよう
に、ＦＬＲの下方に位置するカソード領域２３の厚さを
薄くして、ＦＬＲとカソード領域２３との距離を長く
し、カソード領域２３の厚さを変化させる場合がある。
の高耐圧化を図るため、アノード領域２２の外周側に、
アノード領域２２を包囲するように環状に形成されたフ
ィールドリミティングリング（ＦＬＲ）を有する半導体
素子が用いられることがある。このようなＦＬＲを有す
る半導体素子では、例えば、耐圧の低下が生じないよう
に、ＦＬＲの下方に位置するカソード領域２３の厚さを
薄くして、ＦＬＲとカソード領域２３との距離を長く
し、カソード領域２３の厚さを変化させる場合がある。
【００１０】しかしながら、前述の半導体素子の製造方
法では、カソード領域２３の厚さの変化に対応した所定
の位置に、アノード領域２２及びＦＬＲを形成すること
は困難であり、アノード領域２２及びＦＬＲとカソード
領域２３とが所定の位置関係を有するように精度よく形
成することが困難であった。
法では、カソード領域２３の厚さの変化に対応した所定
の位置に、アノード領域２２及びＦＬＲを形成すること
は困難であり、アノード領域２２及びＦＬＲとカソード
領域２３とが所定の位置関係を有するように精度よく形
成することが困難であった。
【００１１】また、前述の半導体素子の製造方法では、
カソード領域２３を薄くするために、カソード領域２３
のうち、不純物濃度が高い表面（下面）の領域が除去さ
れるので、カソード領域２３の不純物濃度が低くなって
しまう。このため、動作電圧を低減化することが困難で
あった。さらに、不純物拡散方法によりカソード領域２
３の不純物濃度を高めた利点が損なわれてしまう。
カソード領域２３を薄くするために、カソード領域２３
のうち、不純物濃度が高い表面（下面）の領域が除去さ
れるので、カソード領域２３の不純物濃度が低くなって
しまう。このため、動作電圧を低減化することが困難で
あった。さらに、不純物拡散方法によりカソード領域２
３の不純物濃度を高めた利点が損なわれてしまう。
【００１２】さらに、不純物拡散方法によって形成され
たカソード領域２３では、半導体基板２１の不純物濃度
は、その厚さ方向で一定ではなく、濃度勾配が生じてい
る。このため、カソード領域２３を除去する厚さを高精
度で制御しないと、除去後のカソード領域２３の表面不
純物濃度にばらつきが生じ、デバイス特性に変動が生じ
てしまう。このため、不純物濃度の高い半導体領域を薄
く形成することは困難であった。
たカソード領域２３では、半導体基板２１の不純物濃度
は、その厚さ方向で一定ではなく、濃度勾配が生じてい
る。このため、カソード領域２３を除去する厚さを高精
度で制御しないと、除去後のカソード領域２３の表面不
純物濃度にばらつきが生じ、デバイス特性に変動が生じ
てしまう。このため、不純物濃度の高い半導体領域を薄
く形成することは困難であった。
【００１３】本発明は、上記問題に鑑みてなされたもの
であり、半導体基板の一方の主面及び他方の主面に精度
よく半導体領域を形成することができる半導体素子の製
造方法を提供することを目的とする。本発明は、不純物
濃度の高い半導体領域を薄く形成することができる半導
体素子の製造方法を提供することを目的とする。また、
本発明は、動作電圧を低減し、かつ放熱性を向上させる
ことができる半導体素子の製造方法を提供することを目
的とする。さらに、本発明は、半導体領域の表面不純物
濃度がばらつきにくい半導体素子の製造方法を提供する
ことを目的とする。
であり、半導体基板の一方の主面及び他方の主面に精度
よく半導体領域を形成することができる半導体素子の製
造方法を提供することを目的とする。本発明は、不純物
濃度の高い半導体領域を薄く形成することができる半導
体素子の製造方法を提供することを目的とする。また、
本発明は、動作電圧を低減し、かつ放熱性を向上させる
ことができる半導体素子の製造方法を提供することを目
的とする。さらに、本発明は、半導体領域の表面不純物
濃度がばらつきにくい半導体素子の製造方法を提供する
ことを目的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点にかかる半導体素子の製造方法
は、第１導電型の半導体基板の一方の主面に不純物を拡
散し、半導体基板の一方の主面に第１半導体領域を形成
する第１半導体領域形成工程と、前記半導体基板の一方
の主面に凹部を形成する凹部形成工程と、前記第１半導
体領域形成工程及び前記凹部形成工程により第１半導体
領域と凹部とが形成された半導体基板の一方の主面に、
該半導体基板を支持する支持基板を固着する支持基板固
着工程と、前記支持基板固着工程で支持基板が固着され
た半導体基板を、その他方の主面側から所定の厚さに切
削して、前記半導体基板を薄くするとともに、前記凹部
を前記他方の主面に露出させる薄厚化工程と、前記薄厚
化工程で凹部が露出された半導体基板の他方の主面に不
純物を拡散し、半導体基板の他方の主面に第２半導体領
域を形成する第２半導体領域形成工程と、前記第２半導
体領域形成工程で第２半導体領域が形成された半導体基
板から、該半導体基板に固着された前記支持基板を除去
する支持基板除去工程と、前記支持基板除去工程で支持
基板が除去された半導体基板の一方の主面及び他方の主
面に、それぞれ電極を形成する電極形成工程と、を備え
る、ことを特徴とする。
め、本発明の第１の観点にかかる半導体素子の製造方法
は、第１導電型の半導体基板の一方の主面に不純物を拡
散し、半導体基板の一方の主面に第１半導体領域を形成
する第１半導体領域形成工程と、前記半導体基板の一方
の主面に凹部を形成する凹部形成工程と、前記第１半導
体領域形成工程及び前記凹部形成工程により第１半導体
領域と凹部とが形成された半導体基板の一方の主面に、
該半導体基板を支持する支持基板を固着する支持基板固
着工程と、前記支持基板固着工程で支持基板が固着され
た半導体基板を、その他方の主面側から所定の厚さに切
削して、前記半導体基板を薄くするとともに、前記凹部
を前記他方の主面に露出させる薄厚化工程と、前記薄厚
化工程で凹部が露出された半導体基板の他方の主面に不
純物を拡散し、半導体基板の他方の主面に第２半導体領
域を形成する第２半導体領域形成工程と、前記第２半導
体領域形成工程で第２半導体領域が形成された半導体基
板から、該半導体基板に固着された前記支持基板を除去
する支持基板除去工程と、前記支持基板除去工程で支持
基板が除去された半導体基板の一方の主面及び他方の主
面に、それぞれ電極を形成する電極形成工程と、を備え
る、ことを特徴とする。
【００１５】この構成によれば、第１導電型の半導体基
板の一方の主面に第１半導体領域と凹部とが形成され、
第１半導体領域及び凹部が形成された半導体基板の一方
の主面に支持基板が固着される。支持基板が固着された
半導体基板は、その他方の主面側から切削される。これ
により、凹部が他方の主面に露出される。そして、凹部
が露出された半導体基板の他方の主面に第２半導体領域
が形成される。このように、半導体基板の他方の主面に
凹部が露出され、凹部が露出された状態で第２半導体領
域が形成されるので、露出された凹部の位置から第２半
導体領域を形成する領域を決定することができ、凹部は
第２半導体領域を形成する際の位置決めとしての機能を
有する。このため、半導体基板の一方の主面及び他方の
主面に精度よく半導体領域を形成することができる。ま
た、半導体基板を第１半導体領域が形成されていない他
方の主面側から切削して半導体基板を薄くするので、動
作電圧を低減し、かつ放熱性を向上させることができ
る。さらに、半導体基板の第１半導体領域を切削してい
ないので、不純物濃度の高い半導体領域を薄く形成する
ことができる。また、第１半導体領域の表面不純物濃度
がばらつきにくくなる。
板の一方の主面に第１半導体領域と凹部とが形成され、
第１半導体領域及び凹部が形成された半導体基板の一方
の主面に支持基板が固着される。支持基板が固着された
半導体基板は、その他方の主面側から切削される。これ
により、凹部が他方の主面に露出される。そして、凹部
が露出された半導体基板の他方の主面に第２半導体領域
が形成される。このように、半導体基板の他方の主面に
凹部が露出され、凹部が露出された状態で第２半導体領
域が形成されるので、露出された凹部の位置から第２半
導体領域を形成する領域を決定することができ、凹部は
第２半導体領域を形成する際の位置決めとしての機能を
有する。このため、半導体基板の一方の主面及び他方の
主面に精度よく半導体領域を形成することができる。ま
た、半導体基板を第１半導体領域が形成されていない他
方の主面側から切削して半導体基板を薄くするので、動
作電圧を低減し、かつ放熱性を向上させることができ
る。さらに、半導体基板の第１半導体領域を切削してい
ないので、不純物濃度の高い半導体領域を薄く形成する
ことができる。また、第１半導体領域の表面不純物濃度
がばらつきにくくなる。
【００１６】本発明の第２の観点にかかる半導体素子の
製造方法は、第１導電型の半導体基板の一方の主面に不
純物を拡散し、半導体基板の一方の主面に第１半導体領
域を形成する第１半導体領域形成工程と、前記半導体基
板の他方の主面に凹部を形成する凹部形成工程と、前記
第１半導体領域形成工程及び前記凹部形成工程により第
１半導体領域と凹部とが形成された半導体基板の一方の
主面に、該半導体基板を支持する支持基板を固着する支
持基板固着工程と、前記支持基板固着工程で支持基板が
固着された半導体基板を、その他方の主面側から前記凹
部が残存する厚さに切削して、前記半導体基板を薄くす
る薄厚化工程と、前記薄厚化工程で凹部が残存した半導
体基板の他方の主面に不純物を拡散し、半導体基板の他
方の主面に第２半導体領域を形成する第２半導体領域形
成工程と、前記第２半導体領域形成工程で第２半導体領
域が形成された半導体基板から、該半導体基板に固着さ
れた前記支持基板を除去する支持基板除去工程と、前記
支持基板除去工程で支持基板が除去された半導体基板の
一方の主面及び他方の主面に、それぞれ電極を形成する
電極形成工程と、を備える、ことを特徴とする。
製造方法は、第１導電型の半導体基板の一方の主面に不
純物を拡散し、半導体基板の一方の主面に第１半導体領
域を形成する第１半導体領域形成工程と、前記半導体基
板の他方の主面に凹部を形成する凹部形成工程と、前記
第１半導体領域形成工程及び前記凹部形成工程により第
１半導体領域と凹部とが形成された半導体基板の一方の
主面に、該半導体基板を支持する支持基板を固着する支
持基板固着工程と、前記支持基板固着工程で支持基板が
固着された半導体基板を、その他方の主面側から前記凹
部が残存する厚さに切削して、前記半導体基板を薄くす
る薄厚化工程と、前記薄厚化工程で凹部が残存した半導
体基板の他方の主面に不純物を拡散し、半導体基板の他
方の主面に第２半導体領域を形成する第２半導体領域形
成工程と、前記第２半導体領域形成工程で第２半導体領
域が形成された半導体基板から、該半導体基板に固着さ
れた前記支持基板を除去する支持基板除去工程と、前記
支持基板除去工程で支持基板が除去された半導体基板の
一方の主面及び他方の主面に、それぞれ電極を形成する
電極形成工程と、を備える、ことを特徴とする。
【００１７】この構成によれば、第１導電型の半導体基
板の一方の主面に第１半導体領域が形成され、他方の主
面に凹部が形成される。そして、第１半導体領域及び凹
部が形成された半導体基板の一方の主面に支持基板が固
着される。支持基板が固着された半導体基板は、その他
方の主面側から凹部が残存する厚さに切削される。この
凹部が残存した半導体基板の他方の主面に第２半導体領
域が形成される。このように、半導体基板の他方の主面
に凹部が残存した状態で第２半導体領域が形成されるの
で、凹部の位置から第２半導体領域を形成する領域を決
定することができ、凹部は第２半導体領域を形成する際
の位置決めとしての機能を有する。このため、半導体基
板の一方の主面及び他方の主面に精度よく半導体領域を
形成することができる。また、半導体基板を第１半導体
領域が形成されていない他方の主面側から切削して半導
体基板を薄くするので、動作電圧を低減し、かつ放熱性
を向上させることができる。さらに、半導体基板の第１
半導体領域を切削していないので、不純物濃度の高い半
導体領域を薄く形成することができる。また、第１半導
体領域の表面不純物濃度がばらつきにくくなる。
板の一方の主面に第１半導体領域が形成され、他方の主
面に凹部が形成される。そして、第１半導体領域及び凹
部が形成された半導体基板の一方の主面に支持基板が固
着される。支持基板が固着された半導体基板は、その他
方の主面側から凹部が残存する厚さに切削される。この
凹部が残存した半導体基板の他方の主面に第２半導体領
域が形成される。このように、半導体基板の他方の主面
に凹部が残存した状態で第２半導体領域が形成されるの
で、凹部の位置から第２半導体領域を形成する領域を決
定することができ、凹部は第２半導体領域を形成する際
の位置決めとしての機能を有する。このため、半導体基
板の一方の主面及び他方の主面に精度よく半導体領域を
形成することができる。また、半導体基板を第１半導体
領域が形成されていない他方の主面側から切削して半導
体基板を薄くするので、動作電圧を低減し、かつ放熱性
を向上させることができる。さらに、半導体基板の第１
半導体領域を切削していないので、不純物濃度の高い半
導体領域を薄く形成することができる。また、第１半導
体領域の表面不純物濃度がばらつきにくくなる。
【００１８】第２の観点にかかる半導体素子の製造方法
において、前記半導体基板を両面露光して、前記第１半
導体領域形成工程で形成される第１半導体領域と、前記
凹部形成工程で形成される凹部との位置関係を決める位
置決め工程を、さらに備えることが好ましい。この場
合、第１半導体領域と凹部との相対的な位置関係を精度
良く決められる。このため、半導体基板の一方の主面及
び他方の主面に、さらに精度よく半導体領域を形成する
ことができる。
において、前記半導体基板を両面露光して、前記第１半
導体領域形成工程で形成される第１半導体領域と、前記
凹部形成工程で形成される凹部との位置関係を決める位
置決め工程を、さらに備えることが好ましい。この場
合、第１半導体領域と凹部との相対的な位置関係を精度
良く決められる。このため、半導体基板の一方の主面及
び他方の主面に、さらに精度よく半導体領域を形成する
ことができる。
【００１９】前記第１半導体領域形成工程では、前記半
導体基板の他方の主面に形成する半導体領域に応じて、
前記半導体基板の一方の主面に拡散する不純物の拡散深
さを変化させ、厚さの異なる領域を有する第１半導体領
域を形成することが好ましい。この場合、半導体基板の
一方の主面及び他方の主面に精度よく半導体領域を形成
することが必要であり、本発明に好適だからである。
導体基板の他方の主面に形成する半導体領域に応じて、
前記半導体基板の一方の主面に拡散する不純物の拡散深
さを変化させ、厚さの異なる領域を有する第１半導体領
域を形成することが好ましい。この場合、半導体基板の
一方の主面及び他方の主面に精度よく半導体領域を形成
することが必要であり、本発明に好適だからである。
【００２０】前記半導体基板の他方の主面に、前記第２
半導体領域を包囲するように環状に第２導電型の不純物
を拡散し、半導体基板の他方の主面にフィールドリミテ
ィングリングを形成するフィールドリミティングリング
形成工程を、さらに備えることが好ましい。この場合、
空乏層をフィールドリミティングリングの外周側にまで
広げることができ、半導体素子の高耐圧化を図ることが
できる。
半導体領域を包囲するように環状に第２導電型の不純物
を拡散し、半導体基板の他方の主面にフィールドリミテ
ィングリングを形成するフィールドリミティングリング
形成工程を、さらに備えることが好ましい。この場合、
空乏層をフィールドリミティングリングの外周側にまで
広げることができ、半導体素子の高耐圧化を図ることが
できる。
【００２１】前記第１半導体領域形成工程では、前記半
導体基板の一方の主面に拡散する不純物の拡散深さを、
前記第２半導体領域に対応する領域で深く、前記フィー
ルドリミティングリングに対応する領域で浅くして、厚
さの異なる領域を有する第１半導体領域を形成すること
が好ましい。この場合、半導体素子の耐圧が低下しにく
くなる。
導体基板の一方の主面に拡散する不純物の拡散深さを、
前記第２半導体領域に対応する領域で深く、前記フィー
ルドリミティングリングに対応する領域で浅くして、厚
さの異なる領域を有する第１半導体領域を形成すること
が好ましい。この場合、半導体素子の耐圧が低下しにく
くなる。
【００２２】前記第１半導体領域形成工程では、前記第
１半導体領域を半導体素子の動作電圧の低減及び放熱性
の向上を図ることが可能な厚さに形成することが好まし
い。このような厚さの第１半導体領域を形成することに
より、半導体素子の動作電圧の低減及び放熱性の向上を
図ることができる。このような第１半導体領域として
は、不純物濃度が高く、薄く形成された半導体領域であ
る。
１半導体領域を半導体素子の動作電圧の低減及び放熱性
の向上を図ることが可能な厚さに形成することが好まし
い。このような厚さの第１半導体領域を形成することに
より、半導体素子の動作電圧の低減及び放熱性の向上を
図ることができる。このような第１半導体領域として
は、不純物濃度が高く、薄く形成された半導体領域であ
る。
【００２３】前記薄厚化工程では、前記半導体基板のみ
では不純物拡散処理を施すにあたって十分な強度が得ら
れないような厚さに、前記半導体基板を切削することが
好ましい。
では不純物拡散処理を施すにあたって十分な強度が得ら
れないような厚さに、前記半導体基板を切削することが
好ましい。
【００２４】前記支持基板には、例えば、シリコン酸化
膜が形成されている。そして、前記支持基板固着工程で
は、前記シリコン酸化膜を介して、前記半導体基板に前
記支持基板を固着することが好ましい。
膜が形成されている。そして、前記支持基板固着工程で
は、前記シリコン酸化膜を介して、前記半導体基板に前
記支持基板を固着することが好ましい。
【００２５】
【発明の実施の形態】以下、本発明の半導体素子の製造
方法について、フィールドリミティングリング（ＦＬ
Ｒ）を有する高耐圧用のダイオードを製造する場合を例
にして説明する。
方法について、フィールドリミティングリング（ＦＬ
Ｒ）を有する高耐圧用のダイオードを製造する場合を例
にして説明する。
【００２６】（第１の実施の形態）本実施の形態のダイ
オードの構成について説明する。図１にダイオードの断
面図を示す。図１に示すように、ダイオード１は、半導
体基板２と、絶縁膜３と上部電極４と、下部電極５と、
を備えている。
オードの構成について説明する。図１にダイオードの断
面図を示す。図１に示すように、ダイオード１は、半導
体基板２と、絶縁膜３と上部電極４と、下部電極５と、
を備えている。
【００２７】半導体基板２は、シリコン単結晶基板から
構成された、第１導電型、例えば、ｎ型の半導体基板
に、ｎ型（第１導電型）の不純物が拡散されたｎ＋型半
導体層６と、所定の領域に第２導電型、例えば、ｐ型の
不純物が拡散されたｐ型半導体領域７及びＦＬＲ８が形
成されたｎ型半導体層９とから構成されている。
構成された、第１導電型、例えば、ｎ型の半導体基板
に、ｎ型（第１導電型）の不純物が拡散されたｎ＋型半
導体層６と、所定の領域に第２導電型、例えば、ｐ型の
不純物が拡散されたｐ型半導体領域７及びＦＬＲ８が形
成されたｎ型半導体層９とから構成されている。
【００２８】ｎ＋型半導体層６は、半導体基板２の一方
の主面、例えば、下面に形成されている。ｎ＋型半導体
層６は、ダイオード１のカソード領域を構成する。ｎ＋
型半導体層６は、動作電圧の低減及び放熱性の向上など
を図ることが可能な厚さ、例えば、５μｍ〜１５μｍに
形成されている。
の主面、例えば、下面に形成されている。ｎ＋型半導体
層６は、ダイオード１のカソード領域を構成する。ｎ＋
型半導体層６は、動作電圧の低減及び放熱性の向上など
を図ることが可能な厚さ、例えば、５μｍ〜１５μｍに
形成されている。
【００２９】ｎ＋型半導体層６は、不純物拡散方法を用
いてｎ型の不純物（例えば、リン）を拡散することによ
り形成されている。このため、ｎ＋型半導体層６は、そ
の不純物濃度が半導体基板２の下面側で相対的に高く、
半導体基板２の下面から離間するにつれて濃度が低下す
るという濃度勾配を有する。本実施の形態では、ｎ＋型
半導体層６の表面不純物濃度（ｎ＋型半導体層６の下面
での不純物濃度）を５×１０１８ｃｍ−３〜５×１０
２０ｃｍ−３に設定した。
いてｎ型の不純物（例えば、リン）を拡散することによ
り形成されている。このため、ｎ＋型半導体層６は、そ
の不純物濃度が半導体基板２の下面側で相対的に高く、
半導体基板２の下面から離間するにつれて濃度が低下す
るという濃度勾配を有する。本実施の形態では、ｎ＋型
半導体層６の表面不純物濃度（ｎ＋型半導体層６の下面
での不純物濃度）を５×１０１８ｃｍ−３〜５×１０
２０ｃｍ−３に設定した。
【００３０】また、ｎ＋型半導体層６は、半導体基板２
の他方の主面、例えば、上面に形成する半導体領域（ｐ
型半導体領域７、ＦＬＲ８）に応じて、厚さの異なる領
域を有している。すなわち、ｐ型半導体領域７に対応す
る第１ｎ＋型半導体領域６ａと、ＦＬＲ８に対応する第
２ｎ＋型半導体領域６ｂとを有している。
の他方の主面、例えば、上面に形成する半導体領域（ｐ
型半導体領域７、ＦＬＲ８）に応じて、厚さの異なる領
域を有している。すなわち、ｐ型半導体領域７に対応す
る第１ｎ＋型半導体領域６ａと、ＦＬＲ８に対応する第
２ｎ＋型半導体領域６ｂとを有している。
【００３１】第１ｎ＋型半導体領域６ａは、ｐ型半導体
領域７の下方（ｐ型半導体領域７に対向する位置）に設
けられ、その厚さが第２ｎ＋型半導体領域６ｂよりも厚
く形成されている。これは、第１ｎ＋型半導体領域６ａ
が電流の主通路を構成するので、抵抗が比較的大きいｎ
型半導体層９の厚みを薄くするために、第１ｎ＋型半導
体領域６ａを第２ｎ＋型半導体領域６ｂよりも厚く形成
したものである。
領域７の下方（ｐ型半導体領域７に対向する位置）に設
けられ、その厚さが第２ｎ＋型半導体領域６ｂよりも厚
く形成されている。これは、第１ｎ＋型半導体領域６ａ
が電流の主通路を構成するので、抵抗が比較的大きいｎ
型半導体層９の厚みを薄くするために、第１ｎ＋型半導
体領域６ａを第２ｎ＋型半導体領域６ｂよりも厚く形成
したものである。
【００３２】第２ｎ＋型半導体領域６ｂは、ＦＬＲ８の
下方（ＦＬＲ８に対向する位置）に設けられ、その厚さ
が第１ｎ＋型半導体領域６ａよりも薄く形成されてい
る。これは、ＦＬＲ８とｎ型半導体層９との界面に形成
されるｐｎ接合に逆バイアスが印加されたときに、ｐｎ
接合から延びる空乏層がｎ＋型半導体層６（第２ｎ＋型
半導体領域６ｂ）に到達して耐圧の低下が生じないよう
に、第１ｎ＋型半導体領域６ａよりも薄く形成したもの
である。
下方（ＦＬＲ８に対向する位置）に設けられ、その厚さ
が第１ｎ＋型半導体領域６ａよりも薄く形成されてい
る。これは、ＦＬＲ８とｎ型半導体層９との界面に形成
されるｐｎ接合に逆バイアスが印加されたときに、ｐｎ
接合から延びる空乏層がｎ＋型半導体層６（第２ｎ＋型
半導体領域６ｂ）に到達して耐圧の低下が生じないよう
に、第１ｎ＋型半導体領域６ａよりも薄く形成したもの
である。
【００３３】このような第１ｎ＋型半導体領域６ａ及び
第２ｎ＋型半導体領域６ｂは、半導体基板２の下面側か
ら拡散するｎ型の不純物の拡散深さを変化させることに
より、所定の厚さに形成されている。本実施の形態で
は、第１ｎ＋型半導体領域６ａの厚さを約５０μｍ、第
２ｎ＋型半導体領域６ｂの厚さを約１０μｍに形成し
た。
第２ｎ＋型半導体領域６ｂは、半導体基板２の下面側か
ら拡散するｎ型の不純物の拡散深さを変化させることに
より、所定の厚さに形成されている。本実施の形態で
は、第１ｎ＋型半導体領域６ａの厚さを約５０μｍ、第
２ｎ＋型半導体領域６ｂの厚さを約１０μｍに形成し
た。
【００３４】ｐ型半導体領域７は、半導体基板２の他方
の主面、例えば、上面の所定の領域に形成されている。
ｐ型半導体領域７は、ｐ型の不純物（例えば、ボロン）
を半導体基板２の上面の所定の領域に選択拡散させるこ
とにより、半導体基板２の上面の所定の領域に形成され
ている。このｐ型半導体領域７は、ダイオード１のアノ
ード領域を構成する。本実施の形態では、ｐ型半導体領
域７の厚さ（拡散深さ）を約１５μｍとした。
の主面、例えば、上面の所定の領域に形成されている。
ｐ型半導体領域７は、ｐ型の不純物（例えば、ボロン）
を半導体基板２の上面の所定の領域に選択拡散させるこ
とにより、半導体基板２の上面の所定の領域に形成され
ている。このｐ型半導体領域７は、ダイオード１のアノ
ード領域を構成する。本実施の形態では、ｐ型半導体領
域７の厚さ（拡散深さ）を約１５μｍとした。
【００３５】ＦＬＲ８は、ｎ型半導体層９の上面に、ｐ
型半導体領域７を包囲するように環状に形成されてい
る。ＦＬＲ８は、ｐ型半導体領域７と同じｐ型の不純物
（例えば、ボロン）を、ｎ型半導体層９の上面のｐ型半
導体領域７を包囲するように環状に選択拡散させること
により形成される。ＦＬＲ８は、ｎ型半導体層９とｐ型
半導体領域７との間のｐｎ接合により形成される空乏層
をＦＬＲ８の外周側にまで広げ、ダイオード１の高耐圧
化を図ることができる。本実施の形態では、ＦＬＲ８の
厚さ（拡散深さ）を約１５μｍとした。また、図１に示
すように、本実施の形態では、２つのＦＬＲ８が形成さ
れているが、ＦＬＲ８の数を多くするほど、ダイオード
１を高耐圧化させることができるので、ダイオード１に
必要な耐圧に応じてＦＬＲ８を所定数形成することが好
ましい。
型半導体領域７を包囲するように環状に形成されてい
る。ＦＬＲ８は、ｐ型半導体領域７と同じｐ型の不純物
（例えば、ボロン）を、ｎ型半導体層９の上面のｐ型半
導体領域７を包囲するように環状に選択拡散させること
により形成される。ＦＬＲ８は、ｎ型半導体層９とｐ型
半導体領域７との間のｐｎ接合により形成される空乏層
をＦＬＲ８の外周側にまで広げ、ダイオード１の高耐圧
化を図ることができる。本実施の形態では、ＦＬＲ８の
厚さ（拡散深さ）を約１５μｍとした。また、図１に示
すように、本実施の形態では、２つのＦＬＲ８が形成さ
れているが、ＦＬＲ８の数を多くするほど、ダイオード
１を高耐圧化させることができるので、ダイオード１に
必要な耐圧に応じてＦＬＲ８を所定数形成することが好
ましい。
【００３６】絶縁膜３は、半導体基板２の上面の外周
側、詳しくは、ＦＬＲ８及びｎ型半導体層９の上面と、
ｐ型半導体領域７の上面の外周側とを被覆するように形
成されている。本実施の形態では、絶縁膜３にシリコン
酸化膜が用いられている。
側、詳しくは、ＦＬＲ８及びｎ型半導体層９の上面と、
ｐ型半導体領域７の上面の外周側とを被覆するように形
成されている。本実施の形態では、絶縁膜３にシリコン
酸化膜が用いられている。
【００３７】上部電極４は、半導体基板２（ｐ型半導体
領域７）の上面に形成されている。上部電極４は、金属
膜からなるアノード電極を構成し、ｐ型半導体領域７
（アノード領域）に電気的に接続されている。
領域７）の上面に形成されている。上部電極４は、金属
膜からなるアノード電極を構成し、ｐ型半導体領域７
（アノード領域）に電気的に接続されている。
【００３８】下部電極５は、半導体基板２（ｎ＋型半導
体層６）の下面に形成されている。下部電極５は、金属
膜からなるカソード電極を構成し、ｎ＋型半導体層６
（カソード領域）に電気的に接続されている。
体層６）の下面に形成されている。下部電極５は、金属
膜からなるカソード電極を構成し、ｎ＋型半導体層６
（カソード領域）に電気的に接続されている。
【００３９】次に、以上のように構成されたダイオード
１の製造方法について説明する。
１の製造方法について説明する。
【００４０】まず、不純物拡散処理などの種々のプロセ
スを施すにあたって十分な強度が得られる所定の厚さ、
例えば、約４００μｍの厚さに形成された、ｎ型の半導
体基板２を準備する。次に、図２（ａ）に示すように、
この半導体基板２の下面に、ｎ型の不純物（例えば、リ
ン）を不純物拡散方法、例えば、一般的な熱拡散方法を
用いて拡散させ、半導体基板２よりも不純物濃度が高い
ｎ＋型半導体層６を形成する（第１半導体領域形成工
程）。
スを施すにあたって十分な強度が得られる所定の厚さ、
例えば、約４００μｍの厚さに形成された、ｎ型の半導
体基板２を準備する。次に、図２（ａ）に示すように、
この半導体基板２の下面に、ｎ型の不純物（例えば、リ
ン）を不純物拡散方法、例えば、一般的な熱拡散方法を
用いて拡散させ、半導体基板２よりも不純物濃度が高い
ｎ＋型半導体層６を形成する（第１半導体領域形成工
程）。
【００４１】ここで、半導体基板２の上面に形成される
ｐ型半導体領域７に対応する領域のｎ型の不純物の拡散
時間を長く設定することにより、第１ｎ＋型半導体領域
６ａと第２ｎ＋型半導体領域６ｂとの厚さの異なる２つ
の領域を有するｎ＋型半導体層６を形成する。このｎ＋
型半導体層６（第１ｎ＋型半導体領域６ａ及び第２ｎ ＋
型半導体領域６ｂ）は、動作電圧の低減及び放熱性の向
上などを図ることが可能な厚さに形成され、第１ｎ＋型
半導体領域６ａの厚さが約５０μｍ、第２ｎ＋型半導体
領域６ｂの厚さが約１０μｍに形成されている。これに
より、半導体基板２は、ｎ型半導体層９と、第１ｎ＋型
半導体領域６ａ及び第２ｎ＋型半導体領域６ｂを有する
ｎ＋型半導体層６と、から構成される。
ｐ型半導体領域７に対応する領域のｎ型の不純物の拡散
時間を長く設定することにより、第１ｎ＋型半導体領域
６ａと第２ｎ＋型半導体領域６ｂとの厚さの異なる２つ
の領域を有するｎ＋型半導体層６を形成する。このｎ＋
型半導体層６（第１ｎ＋型半導体領域６ａ及び第２ｎ ＋
型半導体領域６ｂ）は、動作電圧の低減及び放熱性の向
上などを図ることが可能な厚さに形成され、第１ｎ＋型
半導体領域６ａの厚さが約５０μｍ、第２ｎ＋型半導体
領域６ｂの厚さが約１０μｍに形成されている。これに
より、半導体基板２は、ｎ型半導体層９と、第１ｎ＋型
半導体領域６ａ及び第２ｎ＋型半導体領域６ｂを有する
ｎ＋型半導体層６と、から構成される。
【００４２】続いて、図２（ｂ）に示すように、半導体
基板２の下面の所定の領域に選択的にエッチングを施
し、半導体基板２の下面から上面に向かう凹部１０を形
成する（凹部形成工程）。この凹部１０は、ｎ型半導体
層９の上面に形成されるｐ型半導体領域７及びＦＬＲ８
の外周側に位置するように形成されている。また、凹部
１０の底面（上端）は、半導体基板２（ｎ型半導体層
９）の上面まで達しておらず、半導体基板２の厚みのほ
ぼ中央まで形成されている。このように、凹部１０がｎ
型半導体層９の上面まで達していないので、凹部１０の
幅を比較的小さくすることができる。この凹部１０は、
ｎ型半導体層９の上面にｐ型半導体領域７及びＦＬＲ８
を形成する際の位置決めとしての機能を有する。
基板２の下面の所定の領域に選択的にエッチングを施
し、半導体基板２の下面から上面に向かう凹部１０を形
成する（凹部形成工程）。この凹部１０は、ｎ型半導体
層９の上面に形成されるｐ型半導体領域７及びＦＬＲ８
の外周側に位置するように形成されている。また、凹部
１０の底面（上端）は、半導体基板２（ｎ型半導体層
９）の上面まで達しておらず、半導体基板２の厚みのほ
ぼ中央まで形成されている。このように、凹部１０がｎ
型半導体層９の上面まで達していないので、凹部１０の
幅を比較的小さくすることができる。この凹部１０は、
ｎ型半導体層９の上面にｐ型半導体領域７及びＦＬＲ８
を形成する際の位置決めとしての機能を有する。
【００４３】次に、図３（ａ）に示すような支持基板１
１を用意する。この支持基板１１は、半導体基板２の機
械的強度を補強するための支持部材として機能する。こ
の支持基板１１は、後述する半導体基板２の上面にｐ型
の不純物を選択拡散させるにあたって、半導体基板２に
固着された状態で十分な強度が得られるような所定の厚
さ、例えば、２００μｍ〜４００μｍに形成されてい
る。本実施の形態では、支持基板１１の厚さを約３００
μｍとした。
１を用意する。この支持基板１１は、半導体基板２の機
械的強度を補強するための支持部材として機能する。こ
の支持基板１１は、後述する半導体基板２の上面にｐ型
の不純物を選択拡散させるにあたって、半導体基板２に
固着された状態で十分な強度が得られるような所定の厚
さ、例えば、２００μｍ〜４００μｍに形成されてい
る。本実施の形態では、支持基板１１の厚さを約３００
μｍとした。
【００４４】また、支持基板１１は、例えば、単結晶シ
リコン基板から構成されており、その上面には、例え
ば、熱酸化によって形成されたシリコン酸化膜１２が形
成されている。この支持基板１１を構成する材料は、単
結晶シリコン基板以外であってもよい。すなわち、支持
基板１１は、後述するように、最終的には除去されるの
で、半導体基板２と良好に固着して半導体基板２を支持
（補強）できる材料で構成されていればよく、例えば、
電気的特性が良好に得られない材料から構成されていて
もよい。
リコン基板から構成されており、その上面には、例え
ば、熱酸化によって形成されたシリコン酸化膜１２が形
成されている。この支持基板１１を構成する材料は、単
結晶シリコン基板以外であってもよい。すなわち、支持
基板１１は、後述するように、最終的には除去されるの
で、半導体基板２と良好に固着して半導体基板２を支持
（補強）できる材料で構成されていればよく、例えば、
電気的特性が良好に得られない材料から構成されていて
もよい。
【００４５】続いて、図３（ｂ）に示すように、半導体
基板２の下面（ｎ＋型半導体層６の下面）と、支持基板
１１の上面（シリコン酸化膜１２の上面）とを、一般的
な半導体ウエハ張り合わせ技術を使用して固着する（支
持基板固着工程）。これにより、半導体基板２の下面と
支持基板１１の上面とがシリコン酸化膜１２を介して固
着される。
基板２の下面（ｎ＋型半導体層６の下面）と、支持基板
１１の上面（シリコン酸化膜１２の上面）とを、一般的
な半導体ウエハ張り合わせ技術を使用して固着する（支
持基板固着工程）。これにより、半導体基板２の下面と
支持基板１１の上面とがシリコン酸化膜１２を介して固
着される。
【００４６】次に、図３（ｃ）に示すように、半導体基
板２と支持基板１１とが固着された状態で、半導体基板
２が所定の厚さ、例えば、約半分の厚さのように、不純
物拡散処理などの種々のプロセスを施すにあたって半導
体基板２のみでは十分な強度が得られないような厚さで
あって、凹部１０がｎ型半導体層９の上面に露出される
厚さに、半導体基板２のｎ型半導体層９を切削除去す
る。これにより、半導体基板２を薄くするとともに、凹
部１０をｎ型半導体層９の上面に露出する（薄厚化工
程）。
板２と支持基板１１とが固着された状態で、半導体基板
２が所定の厚さ、例えば、約半分の厚さのように、不純
物拡散処理などの種々のプロセスを施すにあたって半導
体基板２のみでは十分な強度が得られないような厚さで
あって、凹部１０がｎ型半導体層９の上面に露出される
厚さに、半導体基板２のｎ型半導体層９を切削除去す
る。これにより、半導体基板２を薄くするとともに、凹
部１０をｎ型半導体層９の上面に露出する（薄厚化工
程）。
【００４７】このように、半導体基板２のｎ型半導体層
９を切削除去することにより、半導体基板２の厚さを薄
厚化することができる。また、ｎ型半導体層９を切削除
去することにより、ｎ型半導体層９の上面に凹部１０が
露出され、この凹部１０がｎ型半導体層９の上面にｐ型
半導体領域７及びＦＬＲ８を形成する際の位置決めとし
て機能する。本実施の形態では、半導体基板２のｎ型半
導体層９を約２００μｍ切削して、支持基板１１の上面
に形成されたシリコン酸化膜１２の上面に、厚さ約１０
０μｍの半導体基板２を残存させた。
９を切削除去することにより、半導体基板２の厚さを薄
厚化することができる。また、ｎ型半導体層９を切削除
去することにより、ｎ型半導体層９の上面に凹部１０が
露出され、この凹部１０がｎ型半導体層９の上面にｐ型
半導体領域７及びＦＬＲ８を形成する際の位置決めとし
て機能する。本実施の形態では、半導体基板２のｎ型半
導体層９を約２００μｍ切削して、支持基板１１の上面
に形成されたシリコン酸化膜１２の上面に、厚さ約１０
０μｍの半導体基板２を残存させた。
【００４８】また、半導体基板２の厚さを薄厚化するの
に、半導体基板２のｎ型半導体層９を切削除去している
ので、厚さ方向に濃度勾配を有するｎ＋型半導体層６
（カソード領域）を切削除去する場合（従来の場合）に
比較して、切削除去する厚さを高精度で制御しなくても
よくなる。このため、薄厚化工程（半導体基板２の切削
除去）を容易にすることができる。
に、半導体基板２のｎ型半導体層９を切削除去している
ので、厚さ方向に濃度勾配を有するｎ＋型半導体層６
（カソード領域）を切削除去する場合（従来の場合）に
比較して、切削除去する厚さを高精度で制御しなくても
よくなる。このため、薄厚化工程（半導体基板２の切削
除去）を容易にすることができる。
【００４９】続いて、図４（ａ）に示すように、半導体
基板２（ｎ型半導体層９）の上面の所定の領域に不純物
拡散処理、例えば、周知の熱拡散方法によって、ｐ型の
不純物を選択拡散させて、半導体基板２（ｎ型半導体層
９）の上面の所定の領域にｐ型半導体領域７を形成する
（第２半導体領域形成工程）。
基板２（ｎ型半導体層９）の上面の所定の領域に不純物
拡散処理、例えば、周知の熱拡散方法によって、ｐ型の
不純物を選択拡散させて、半導体基板２（ｎ型半導体層
９）の上面の所定の領域にｐ型半導体領域７を形成する
（第２半導体領域形成工程）。
【００５０】また、ｐ型半導体領域７と同じｐ型の不純
物（例えば、ボロン）を、ｐ型半導体領域７を包囲する
ように環状に選択拡散させて、半導体基板２（ｎ型半導
体層９）の上面にＦＬＲ８を形成する（フィールドリミ
ティングリング形成工程）。この工程は、例えば、第２
半導体領域形成工程で、同じｐ型の不純物（例えば、ボ
ロン）を拡散することにより同時に形成してもよい。
物（例えば、ボロン）を、ｐ型半導体領域７を包囲する
ように環状に選択拡散させて、半導体基板２（ｎ型半導
体層９）の上面にＦＬＲ８を形成する（フィールドリミ
ティングリング形成工程）。この工程は、例えば、第２
半導体領域形成工程で、同じｐ型の不純物（例えば、ボ
ロン）を拡散することにより同時に形成してもよい。
【００５１】ここで、ｐ型半導体領域７及びＦＬＲ８が
形成されるｎ型半導体層９の上面には凹部１０が露出さ
れているので、露出された凹部１０からｐ型半導体領域
７及びＦＬＲ８を形成する領域を決定することができ
る。このように、決定された領域にｐ型半導体領域７及
びＦＬＲ８を形成することにより、ｐ型半導体領域７及
びＦＬＲ８を第１ｎ＋型半導体領域６ａ及び第２ｎ＋型
半導体領域６ｂに対して正確な位置に精度よく形成する
ことができる。
形成されるｎ型半導体層９の上面には凹部１０が露出さ
れているので、露出された凹部１０からｐ型半導体領域
７及びＦＬＲ８を形成する領域を決定することができ
る。このように、決定された領域にｐ型半導体領域７及
びＦＬＲ８を形成することにより、ｐ型半導体領域７及
びＦＬＲ８を第１ｎ＋型半導体領域６ａ及び第２ｎ＋型
半導体領域６ｂに対して正確な位置に精度よく形成する
ことができる。
【００５２】また、半導体基板２のみでは不純物拡散処
理を施すのに十分な強度が得られないが、半導体基板２
と支持基板１１とが固着された状態で不純物拡散処理を
施しているので、不純物拡散処理を施すのに十分な強度
が得られる。このため、半導体基板２を薄くしても、半
導体基板２（ｎ型半導体層９）の上面の所定の領域にｐ
型半導体領域７及びＦＬＲ８を形成することができる。
理を施すのに十分な強度が得られないが、半導体基板２
と支持基板１１とが固着された状態で不純物拡散処理を
施しているので、不純物拡散処理を施すのに十分な強度
が得られる。このため、半導体基板２を薄くしても、半
導体基板２（ｎ型半導体層９）の上面の所定の領域にｐ
型半導体領域７及びＦＬＲ８を形成することができる。
【００５３】次に、図４（ｂ）に示すように、支持基板
１１を切削除去し、シリコン酸化膜１２の下面を露出さ
せる（支持基板除去工程）。なお、支持基板１１の除去
する方法は、半導体基板２に固着された支持基板１１を
半導体基板２から除去できる方法であればよく、例え
ば、エッチング処理により支持基板１１を除去してもよ
い。続いて、図４（ｃ）に示すように、シリコン酸化膜
１２をエッチング処理により除去して、ｎ＋型半導体層
６を露出させる。
１１を切削除去し、シリコン酸化膜１２の下面を露出さ
せる（支持基板除去工程）。なお、支持基板１１の除去
する方法は、半導体基板２に固着された支持基板１１を
半導体基板２から除去できる方法であればよく、例え
ば、エッチング処理により支持基板１１を除去してもよ
い。続いて、図４（ｃ）に示すように、シリコン酸化膜
１２をエッチング処理により除去して、ｎ＋型半導体層
６を露出させる。
【００５４】本実施の形態では、シリコン酸化膜１２を
介して、半導体基板２（ｎ＋型半導体層６）の下面と支
持基板１１の上面とが固着しているので、支持基板１１
を切削除去しても、半導体基板２の下面まで切削されに
くくなる。このため、半導体基板２の下面に、半導体基
板２の強度を劣化させるような破砕層が形成されにくく
なる。また、支持基板１１の切削除去を高精度で制御し
なくてもよくなり、支持基板除去工程（支持基板１１の
切削除去）を容易にすることができる。
介して、半導体基板２（ｎ＋型半導体層６）の下面と支
持基板１１の上面とが固着しているので、支持基板１１
を切削除去しても、半導体基板２の下面まで切削されに
くくなる。このため、半導体基板２の下面に、半導体基
板２の強度を劣化させるような破砕層が形成されにくく
なる。また、支持基板１１の切削除去を高精度で制御し
なくてもよくなり、支持基板除去工程（支持基板１１の
切削除去）を容易にすることができる。
【００５５】続いて、半導体基板２の上面に、ｎ型半導
体層９及びＦＬＲ８の上面と、ｐ型半導体領域７の上面
の外周側とを覆うように、絶縁膜３を形成した後、ｐ型
半導体領域７の上面に金属膜を蒸着させて、ｐ型半導体
領域７に電気的に接続された上部電極４（アノード電
極）を形成する。また、ｎ＋型半導体層６の下面に金属
膜を蒸着させて、ｎ＋型半導体層６に電気的に接続され
た下部電極５（カソード電極）を形成する。このように
して、図１に示すようなダイオード１が製造される。
体層９及びＦＬＲ８の上面と、ｐ型半導体領域７の上面
の外周側とを覆うように、絶縁膜３を形成した後、ｐ型
半導体領域７の上面に金属膜を蒸着させて、ｐ型半導体
領域７に電気的に接続された上部電極４（アノード電
極）を形成する。また、ｎ＋型半導体層６の下面に金属
膜を蒸着させて、ｎ＋型半導体層６に電気的に接続され
た下部電極５（カソード電極）を形成する。このように
して、図１に示すようなダイオード１が製造される。
【００５６】以上説明したように、本実施の形態によれ
ば、凹部１０が露出されたｎ型半導体層９の上面にｐ型
半導体領域７及びＦＬＲ８を形成しているので、露出さ
れた凹部１０からｐ型半導体領域７及びＦＬＲ８を形成
する領域を決定することができる。このように、決定さ
れた領域にｐ型半導体領域７及びＦＬＲ８を形成するこ
とにより、ｐ型半導体領域７及びＦＬＲ８を第１ｎ＋型
半導体領域６ａ及び第２ｎ＋型半導体領域６ｂに対して
正確な位置に精度よく形成することができる。したがっ
て、半導体基板の上面及び下面に精度よく半導体領域を
形成することができる。
ば、凹部１０が露出されたｎ型半導体層９の上面にｐ型
半導体領域７及びＦＬＲ８を形成しているので、露出さ
れた凹部１０からｐ型半導体領域７及びＦＬＲ８を形成
する領域を決定することができる。このように、決定さ
れた領域にｐ型半導体領域７及びＦＬＲ８を形成するこ
とにより、ｐ型半導体領域７及びＦＬＲ８を第１ｎ＋型
半導体領域６ａ及び第２ｎ＋型半導体領域６ｂに対して
正確な位置に精度よく形成することができる。したがっ
て、半導体基板の上面及び下面に精度よく半導体領域を
形成することができる。
【００５７】本実施の形態によれば、半導体基板２のｎ
＋型半導体層６が切削されないので、ｎ＋型半導体層６
の表面不純物濃度をばらつきにくくすることができる。
また、任意の不純物濃度及び厚さを有するｎ＋型半導体
層６が製造しやすくなる。
＋型半導体層６が切削されないので、ｎ＋型半導体層６
の表面不純物濃度をばらつきにくくすることができる。
また、任意の不純物濃度及び厚さを有するｎ＋型半導体
層６が製造しやすくなる。
【００５８】本実施の形態によれば、ｎ＋型半導体層６
が動作電圧の低減及び放熱性の向上などを図ることが可
能な厚さに形成されているので、動作電圧の低減及び放
熱性の向上などを図ることができる。
が動作電圧の低減及び放熱性の向上などを図ることが可
能な厚さに形成されているので、動作電圧の低減及び放
熱性の向上などを図ることができる。
【００５９】本実施の形態によれば、半導体基板２のｎ
型半導体層９が切削除去され、ｎ＋型半導体層６は切削
されないので、厚さ方向に濃度勾配を有するｎ＋型半導
体層６（カソード領域）を切削除去する場合（従来の場
合）に比較して、切削除去する厚さを高精度で制御しな
くてもよくなる。このため、薄厚化工程（半導体基板２
の切削除去）を容易にすることができる。
型半導体層９が切削除去され、ｎ＋型半導体層６は切削
されないので、厚さ方向に濃度勾配を有するｎ＋型半導
体層６（カソード領域）を切削除去する場合（従来の場
合）に比較して、切削除去する厚さを高精度で制御しな
くてもよくなる。このため、薄厚化工程（半導体基板２
の切削除去）を容易にすることができる。
【００６０】本実施の形態によれば、シリコン酸化膜１
２を介して、半導体基板２（ｎ＋型半導体層６）の下面
と支持基板１１の上面とが固着しているので、支持基板
１１を切削除去しても、半導体基板２の下面まで切削さ
れにくくなる。
２を介して、半導体基板２（ｎ＋型半導体層６）の下面
と支持基板１１の上面とが固着しているので、支持基板
１１を切削除去しても、半導体基板２の下面まで切削さ
れにくくなる。
【００６１】（第２の実施の形態）第２の実施の形態で
は、第１の実施の形態と同様のダイオード１を、凹部１
０に替えて凹部１３を形成して製造した点が第１の実施
の形態と異なっている。以下、第２の実施の形態の半導
体素子（ダイオード１）の製造方法について説明する。
は、第１の実施の形態と同様のダイオード１を、凹部１
０に替えて凹部１３を形成して製造した点が第１の実施
の形態と異なっている。以下、第２の実施の形態の半導
体素子（ダイオード１）の製造方法について説明する。
【００６２】まず、第１の実施の形態と同様に、所定の
厚さ、例えば、約４００μｍの厚さに形成された、ｎ型
の半導体基板２を準備する。次に、図５（ａ）に示すよ
うに、この半導体基板２の下面に、ｎ型の不純物（例え
ば、リン）を不純物拡散方法、例えば、一般的な熱拡散
方法を用いて拡散させ、半導体基板２よりも不純物濃度
が高いｎ＋型半導体層６を形成する（第１半導体領域形
成工程）。ｎ＋型半導体層６（第１ｎ＋型半導体領域６
ａ及び第２ｎ＋型半導体領域６ｂ）は、動作電圧の低減
及び放熱性の向上などを図ることが可能な厚さに形成さ
れ、例えば、第１ｎ＋型半導体領域６ａの厚さが約５０
μｍ、第２ｎ＋型半導体領域６ｂの厚さが約１０μｍに
形成されている。
厚さ、例えば、約４００μｍの厚さに形成された、ｎ型
の半導体基板２を準備する。次に、図５（ａ）に示すよ
うに、この半導体基板２の下面に、ｎ型の不純物（例え
ば、リン）を不純物拡散方法、例えば、一般的な熱拡散
方法を用いて拡散させ、半導体基板２よりも不純物濃度
が高いｎ＋型半導体層６を形成する（第１半導体領域形
成工程）。ｎ＋型半導体層６（第１ｎ＋型半導体領域６
ａ及び第２ｎ＋型半導体領域６ｂ）は、動作電圧の低減
及び放熱性の向上などを図ることが可能な厚さに形成さ
れ、例えば、第１ｎ＋型半導体領域６ａの厚さが約５０
μｍ、第２ｎ＋型半導体領域６ｂの厚さが約１０μｍに
形成されている。
【００６３】また、半導体基板２の上面の所定の領域に
選択的にエッチングを施し、半導体基板２の上面から下
面に向かう凹部１３を形成する（凹部形成工程）。凹部
１３の底面（下端）は、第２ｎ＋型半導体領域６ｂまで
達しておらず、半導体基板２の厚みのほぼ中央まで形成
されている。このように、凹部１３が第２ｎ＋型半導体
領域６ｂまで達していないので、凹部１３の幅を比較的
小さくすることができる。この凹部１３は、ｎ型半導体
層９の上面にｐ型半導体領域７及びＦＬＲ８を形成する
際の位置決めとしての機能を有する。
選択的にエッチングを施し、半導体基板２の上面から下
面に向かう凹部１３を形成する（凹部形成工程）。凹部
１３の底面（下端）は、第２ｎ＋型半導体領域６ｂまで
達しておらず、半導体基板２の厚みのほぼ中央まで形成
されている。このように、凹部１３が第２ｎ＋型半導体
領域６ｂまで達していないので、凹部１３の幅を比較的
小さくすることができる。この凹部１３は、ｎ型半導体
層９の上面にｐ型半導体領域７及びＦＬＲ８を形成する
際の位置決めとしての機能を有する。
【００６４】ここで、ｎ＋型半導体層６は、半導体基板
２の上面に形成されるｐ型半導体領域７の位置に応じ
て、例えば、ｎ型の不純物の拡散時間を変化することに
より、第１ｎ＋型半導体領域６ａと第２ｎ＋型半導体領
域６ｂとの厚さの異なる２つの領域が形成される。ま
た、凹部１３は、ｎ型半導体層９の上面に形成されるｐ
型半導体領域７及びＦＬＲ８の外周側に位置するよう
に、半導体基板２の上面の所定の領域に形成される。こ
のように、半導体基板２の下面にｎ＋型半導体層６（第
１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６
ｂ）を形成し、半導体基板２の上面に凹部１３を形成す
ることから、両者の位置関係を精度良く定めることが必
要になる。本実施の形態では、一般的な両面露光技術を
用いて、半導体基板２の上面及び下面の両面を同時に露
光し、ｎ＋型半導体層６と凹部１３との相対的な位置関
係を精度良く定めている。
２の上面に形成されるｐ型半導体領域７の位置に応じ
て、例えば、ｎ型の不純物の拡散時間を変化することに
より、第１ｎ＋型半導体領域６ａと第２ｎ＋型半導体領
域６ｂとの厚さの異なる２つの領域が形成される。ま
た、凹部１３は、ｎ型半導体層９の上面に形成されるｐ
型半導体領域７及びＦＬＲ８の外周側に位置するよう
に、半導体基板２の上面の所定の領域に形成される。こ
のように、半導体基板２の下面にｎ＋型半導体層６（第
１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６
ｂ）を形成し、半導体基板２の上面に凹部１３を形成す
ることから、両者の位置関係を精度良く定めることが必
要になる。本実施の形態では、一般的な両面露光技術を
用いて、半導体基板２の上面及び下面の両面を同時に露
光し、ｎ＋型半導体層６と凹部１３との相対的な位置関
係を精度良く定めている。
【００６５】次に、第１の実施の形態と同様に、図３
（ａ）に示す支持基板１１を用意する。この支持基板１
１は、半導体基板２の上面にｐ型の不純物を選択拡散さ
せるにあたって、半導体基板２に固着された状態で十分
な強度が得られるような所定の厚さ、例えば、２００μ
ｍ〜４００μｍに形成されている。本実施の形態では、
支持基板１１の厚さを約３００μｍとした。また、支持
基板１１は、例えば、単結晶シリコン基板から構成され
ており、その上面には、例えば、熱酸化によって形成さ
れたシリコン酸化膜１２が形成されている。
（ａ）に示す支持基板１１を用意する。この支持基板１
１は、半導体基板２の上面にｐ型の不純物を選択拡散さ
せるにあたって、半導体基板２に固着された状態で十分
な強度が得られるような所定の厚さ、例えば、２００μ
ｍ〜４００μｍに形成されている。本実施の形態では、
支持基板１１の厚さを約３００μｍとした。また、支持
基板１１は、例えば、単結晶シリコン基板から構成され
ており、その上面には、例えば、熱酸化によって形成さ
れたシリコン酸化膜１２が形成されている。
【００６６】続いて、図５（ｂ）に示すように、半導体
基板２の下面（ｎ＋型半導体層６の下面）と、支持基板
１１の上面（シリコン酸化膜１２の上面）とを、一般的
な半導体ウエハ張り合わせ技術を使用して固着する（支
持基板固着工程）。
基板２の下面（ｎ＋型半導体層６の下面）と、支持基板
１１の上面（シリコン酸化膜１２の上面）とを、一般的
な半導体ウエハ張り合わせ技術を使用して固着する（支
持基板固着工程）。
【００６７】次に、図５（ｃ）に示すように、半導体基
板２と支持基板１１とが固着された状態で、半導体基板
２が所定の厚さ、例えば、約半分の厚さのように、不純
物拡散処理などの種々のプロセスを施すにあたって半導
体基板２のみでは十分な強度が得られないような厚さで
あって、かつ、凹部１３の底面側がｎ型半導体層９の上
面に残存する厚さに、半導体基板２のｎ型半導体層９を
切削除去する。（薄厚化工程）。
板２と支持基板１１とが固着された状態で、半導体基板
２が所定の厚さ、例えば、約半分の厚さのように、不純
物拡散処理などの種々のプロセスを施すにあたって半導
体基板２のみでは十分な強度が得られないような厚さで
あって、かつ、凹部１３の底面側がｎ型半導体層９の上
面に残存する厚さに、半導体基板２のｎ型半導体層９を
切削除去する。（薄厚化工程）。
【００６８】このように、半導体基板２のｎ型半導体層
９を切削除去することにより、半導体基板２の厚さを薄
厚化することができる。また、ｎ型半導体層９を切削除
去しても、ｎ型半導体層９の上面に凹部１３の底面側が
残存し、この凹部１３がｎ型半導体層９の上面にｐ型半
導体領域７及びＦＬＲ８を形成する際の位置決めとして
機能する。本実施の形態では、半導体基板２のｎ型半導
体層９を約２００μｍ切削して、支持基板１１の上面に
形成されたシリコン酸化膜１２の上面に、厚さ約１００
μｍの半導体基板２を残存させた。
９を切削除去することにより、半導体基板２の厚さを薄
厚化することができる。また、ｎ型半導体層９を切削除
去しても、ｎ型半導体層９の上面に凹部１３の底面側が
残存し、この凹部１３がｎ型半導体層９の上面にｐ型半
導体領域７及びＦＬＲ８を形成する際の位置決めとして
機能する。本実施の形態では、半導体基板２のｎ型半導
体層９を約２００μｍ切削して、支持基板１１の上面に
形成されたシリコン酸化膜１２の上面に、厚さ約１００
μｍの半導体基板２を残存させた。
【００６９】また、半導体基板２を薄厚化するのに、半
導体基板２のｎ型半導体層９を切削除去しているので、
従来の場合に比較して、切削除去する厚さを高精度で制
御しなくてもよくなる。このため、薄厚化工程（半導体
基板２の切削除去）を容易にすることができる。
導体基板２のｎ型半導体層９を切削除去しているので、
従来の場合に比較して、切削除去する厚さを高精度で制
御しなくてもよくなる。このため、薄厚化工程（半導体
基板２の切削除去）を容易にすることができる。
【００７０】続いて、図６（ａ）に示すように、半導体
基板２の上面の所定の領域に不純物拡散処理、例えば、
周知の熱拡散方法によって、ｐ型の不純物を選択拡散さ
せて、半導体基板２の上面の所定の領域にｐ型半導体領
域７を形成する（第２半導体領域形成工程）。また、ｐ
型半導体領域７と同じｐ型の不純物を、ｐ型半導体領域
７を包囲するように環状に選択拡散させて、半導体基板
２の上面にＦＬＲ８を形成する（フィールドリミティン
グリング形成工程）。
基板２の上面の所定の領域に不純物拡散処理、例えば、
周知の熱拡散方法によって、ｐ型の不純物を選択拡散さ
せて、半導体基板２の上面の所定の領域にｐ型半導体領
域７を形成する（第２半導体領域形成工程）。また、ｐ
型半導体領域７と同じｐ型の不純物を、ｐ型半導体領域
７を包囲するように環状に選択拡散させて、半導体基板
２の上面にＦＬＲ８を形成する（フィールドリミティン
グリング形成工程）。
【００７１】ここで、ｐ型半導体領域７及びＦＬＲ８が
形成されるｎ型半導体層９の上面には凹部１３が存在し
ているので、凹部１３からｐ型半導体領域７及びＦＬＲ
８を形成する領域を決定することができる。このよう
に、決定された領域にｐ型半導体領域７及びＦＬＲ８を
形成することにより、ｐ型半導体領域７及びＦＬＲ８を
第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６
ｂに対して正確な位置に精度よく形成することができ
る。
形成されるｎ型半導体層９の上面には凹部１３が存在し
ているので、凹部１３からｐ型半導体領域７及びＦＬＲ
８を形成する領域を決定することができる。このよう
に、決定された領域にｐ型半導体領域７及びＦＬＲ８を
形成することにより、ｐ型半導体領域７及びＦＬＲ８を
第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領域６
ｂに対して正確な位置に精度よく形成することができ
る。
【００７２】また、半導体基板２と支持基板１１とが固
着された状態で不純物拡散処理を施しているので、不純
物拡散処理を施すのに十分な強度が得られる。このた
め、半導体基板２を薄くしても、半導体基板２（ｎ型半
導体層９）の上面の所定の領域にｐ型半導体領域７及び
ＦＬＲ８を形成することができる。
着された状態で不純物拡散処理を施しているので、不純
物拡散処理を施すのに十分な強度が得られる。このた
め、半導体基板２を薄くしても、半導体基板２（ｎ型半
導体層９）の上面の所定の領域にｐ型半導体領域７及び
ＦＬＲ８を形成することができる。
【００７３】次に、図６（ｂ）に示すように、支持基板
１１を切削除去し、シリコン酸化膜１２の下面を露出さ
せた後（支持基板除去工程）、図６（ｃ）に示すよう
に、シリコン酸化膜１２をエッチング処理により除去し
て、ｎ＋型半導体層６を露出させる。
１１を切削除去し、シリコン酸化膜１２の下面を露出さ
せた後（支持基板除去工程）、図６（ｃ）に示すよう
に、シリコン酸化膜１２をエッチング処理により除去し
て、ｎ＋型半導体層６を露出させる。
【００７４】続いて、半導体基板２の上面に、ｎ型半導
体層９及びＦＬＲ８の上面と、ｐ型半導体領域７の上面
の外周側とを覆うように、絶縁膜３を形成した後、ｐ型
半導体領域７の上面に金属膜を蒸着させて、ｐ型半導体
領域７に電気的に接続された上部電極４（アノード電
極）を形成する。また、ｎ＋型半導体層６の下面に金属
膜を蒸着させて、ｎ＋型半導体層６に電気的に接続され
た下部電極５（カソード電極）を形成する。このように
して、図１に示すようなダイオード１が製造される。
体層９及びＦＬＲ８の上面と、ｐ型半導体領域７の上面
の外周側とを覆うように、絶縁膜３を形成した後、ｐ型
半導体領域７の上面に金属膜を蒸着させて、ｐ型半導体
領域７に電気的に接続された上部電極４（アノード電
極）を形成する。また、ｎ＋型半導体層６の下面に金属
膜を蒸着させて、ｎ＋型半導体層６に電気的に接続され
た下部電極５（カソード電極）を形成する。このように
して、図１に示すようなダイオード１が製造される。
【００７５】以上説明したように、本実施の形態によれ
ば、凹部１３が残存するｎ型半導体層９の上面にｐ型半
導体領域７及びＦＬＲ８を形成しているので、凹部１３
からｐ型半導体領域７及びＦＬＲ８を形成する領域を決
定することができる。このため、ｐ型半導体領域７及び
ＦＬＲ８を第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半
導体領域６ｂに対して正確な位置に精度よく形成するこ
とができる。したがって、半導体基板の上面及び下面に
精度よく半導体領域を形成することができる。
ば、凹部１３が残存するｎ型半導体層９の上面にｐ型半
導体領域７及びＦＬＲ８を形成しているので、凹部１３
からｐ型半導体領域７及びＦＬＲ８を形成する領域を決
定することができる。このため、ｐ型半導体領域７及び
ＦＬＲ８を第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半
導体領域６ｂに対して正確な位置に精度よく形成するこ
とができる。したがって、半導体基板の上面及び下面に
精度よく半導体領域を形成することができる。
【００７６】本実施の形態によれば、両面露光技術を用
いてｎ＋型半導体層６と凹部１３とを形成しているの
で、ｎ＋型半導体層６と凹部１３との相対的な位置関係
を精度良く定めることができる。このため、ｐ型半導体
領域７及びＦＬＲ８を第１ｎ＋型半導体領域６ａ及び第
２ｎ＋型半導体領域６ｂに対して正確な位置に精度よく
形成することができる。したがって、半導体基板の上面
及び下面に、さらに精度よく半導体領域を形成すること
ができる。
いてｎ＋型半導体層６と凹部１３とを形成しているの
で、ｎ＋型半導体層６と凹部１３との相対的な位置関係
を精度良く定めることができる。このため、ｐ型半導体
領域７及びＦＬＲ８を第１ｎ＋型半導体領域６ａ及び第
２ｎ＋型半導体領域６ｂに対して正確な位置に精度よく
形成することができる。したがって、半導体基板の上面
及び下面に、さらに精度よく半導体領域を形成すること
ができる。
【００７７】本実施の形態によれば、第１の実施の形態
と同様に、ｎ＋型半導体層６の表面不純物濃度をばらつ
きにくくすることができる。また、任意の不純物濃度及
び厚さを有するｎ＋型半導体層６が製造しやすくなる。
さらに、動作電圧の低減及び放熱性の向上などを図るこ
とができる。
と同様に、ｎ＋型半導体層６の表面不純物濃度をばらつ
きにくくすることができる。また、任意の不純物濃度及
び厚さを有するｎ＋型半導体層６が製造しやすくなる。
さらに、動作電圧の低減及び放熱性の向上などを図るこ
とができる。
【００７８】なお、本発明は、上記の実施の形態に限ら
ず、種々の変形、応用が可能である。以下、本発明に適
用可能な他の実施の形態について説明する。
ず、種々の変形、応用が可能である。以下、本発明に適
用可能な他の実施の形態について説明する。
【００７９】上記実施の形態では、第１の実施の形態に
おいて、半導体基板２の下面にｎ＋型半導体層６を形成
した後、凹部１０を形成した場合を例に本発明を説明し
たが、例えば、半導体基板２の下面に凹部１０を形成し
た後、ｎ＋型半導体層６を形成してもよい。この場合に
も、半導体基板の上面及び下面に精度よく半導体領域を
形成することができる。
おいて、半導体基板２の下面にｎ＋型半導体層６を形成
した後、凹部１０を形成した場合を例に本発明を説明し
たが、例えば、半導体基板２の下面に凹部１０を形成し
た後、ｎ＋型半導体層６を形成してもよい。この場合に
も、半導体基板の上面及び下面に精度よく半導体領域を
形成することができる。
【００８０】上記実施の形態では、第２の実施の形態に
おいて、両面露光技術を用いてｎ＋型半導体層６及び凹
部１３を形成した場合を例に本発明を説明したが、両面
露光技術を用いずに、例えば、半導体基板２の下面にｎ
＋型半導体層６を形成した後、半導体基板２の上面に凹
部１３を形成してもよい。また、半導体基板２の上面に
凹部１３を形成した後、半導体基板２の下面にｎ＋型半
導体層６を形成してもよい。これらの場合にも、半導体
基板２の上面に凹部１３が形成されているので、半導体
基板の上面及び下面に精度よく半導体領域を形成するこ
とができる。
おいて、両面露光技術を用いてｎ＋型半導体層６及び凹
部１３を形成した場合を例に本発明を説明したが、両面
露光技術を用いずに、例えば、半導体基板２の下面にｎ
＋型半導体層６を形成した後、半導体基板２の上面に凹
部１３を形成してもよい。また、半導体基板２の上面に
凹部１３を形成した後、半導体基板２の下面にｎ＋型半
導体層６を形成してもよい。これらの場合にも、半導体
基板２の上面に凹部１３が形成されているので、半導体
基板の上面及び下面に精度よく半導体領域を形成するこ
とができる。
【００８１】上記実施の形態では、凹部１０及び凹部１
３の底面が半導体基板２の厚みのほぼ中央まで形成され
ている場合を例に本発明を説明したが、凹部１０及び凹
部１３は、半導体基板２が切削除去された状態で、ｎ型
半導体層９の上面に存在し、ｐ型半導体領域７及びＦＬ
Ｒ８を形成する際の位置決めとして機能するものであれ
ばよく、所定の形状、数等で本発明に適用することがで
きる。例えば、第１の実施の形態において、凹部１０を
半導体基板２の上面まで形成してもよい。
３の底面が半導体基板２の厚みのほぼ中央まで形成され
ている場合を例に本発明を説明したが、凹部１０及び凹
部１３は、半導体基板２が切削除去された状態で、ｎ型
半導体層９の上面に存在し、ｐ型半導体領域７及びＦＬ
Ｒ８を形成する際の位置決めとして機能するものであれ
ばよく、所定の形状、数等で本発明に適用することがで
きる。例えば、第１の実施の形態において、凹部１０を
半導体基板２の上面まで形成してもよい。
【００８２】上記実施の形態では、ｎ型半導体層９の上
面に形成されるｐ型半導体領域７及びＦＬＲ８に応じ
て、第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領
域６ｂを有するｎ＋型半導体層６を形成した場合を例に
本発明を説明したが、例えば、ｎ＋型半導体層６の厚さ
が均一であってもよい。この場合にも、半導体基板の上
面及び下面に精度よく半導体領域を形成することができ
る。
面に形成されるｐ型半導体領域７及びＦＬＲ８に応じ
て、第１ｎ＋型半導体領域６ａ及び第２ｎ＋型半導体領
域６ｂを有するｎ＋型半導体層６を形成した場合を例に
本発明を説明したが、例えば、ｎ＋型半導体層６の厚さ
が均一であってもよい。この場合にも、半導体基板の上
面及び下面に精度よく半導体領域を形成することができ
る。
【００８３】上記実施の形態では、ＦＬＲ８を有する高
耐圧用のダイオード１の場合を例に本発明を説明した
が、本発明はこれに限定されるものではなく、ＦＬＲ８
を有しないｎ型半導体層９の上面にｐ型半導体領域７が
形成されたダイオードであってもよい。
耐圧用のダイオード１の場合を例に本発明を説明した
が、本発明はこれに限定されるものではなく、ＦＬＲ８
を有しないｎ型半導体層９の上面にｐ型半導体領域７が
形成されたダイオードであってもよい。
【００８４】上記実施の形態では、シリコン酸化膜１２
を介して、半導体基板２の下面と支持基板１１の上面と
が固着している場合を例に本発明を説明したが、例え
ば、シリコン酸化膜１２を形成せずに、半導体基板２の
下面と支持基板１１の上面とを直接固着してもよい。た
だし、支持基板除去工程で、半導体基板２の下面に、半
導体基板２の強度を劣化させるような破砕層が形成され
ないように、半導体基板２近傍では、例えば、エッチン
グ処理によって除去することが好ましい。
を介して、半導体基板２の下面と支持基板１１の上面と
が固着している場合を例に本発明を説明したが、例え
ば、シリコン酸化膜１２を形成せずに、半導体基板２の
下面と支持基板１１の上面とを直接固着してもよい。た
だし、支持基板除去工程で、半導体基板２の下面に、半
導体基板２の強度を劣化させるような破砕層が形成され
ないように、半導体基板２近傍では、例えば、エッチン
グ処理によって除去することが好ましい。
【００８５】上記実施の形態では、薄厚化工程におい
て、半導体基板２のｎ型半導体層９を、半導体基板２の
みでは不純物拡散処理を施すにあたって十分な強度が得
られないような厚さまで切削除去した場合を例に本発明
を説明したが、本発明はこれに限定されるものではな
い。ただし、半導体基板２に支持基板１１を固着するこ
とから、薄厚化工程において、半導体基板２のみでは不
純物拡散処理を施すにあたって十分な強度が得られない
ような厚さまで切削除去することが好ましい。
て、半導体基板２のｎ型半導体層９を、半導体基板２の
みでは不純物拡散処理を施すにあたって十分な強度が得
られないような厚さまで切削除去した場合を例に本発明
を説明したが、本発明はこれに限定されるものではな
い。ただし、半導体基板２に支持基板１１を固着するこ
とから、薄厚化工程において、半導体基板２のみでは不
純物拡散処理を施すにあたって十分な強度が得られない
ような厚さまで切削除去することが好ましい。
【００８６】上記実施の形態では、ｎ＋型半導体層６が
動作電圧の低減及び放熱性の向上を図ることが可能な厚
さに形成した場合を例に本発明を説明したが、本発明は
これに限定されるものではなく、例えば、放熱性を向上
しないような厚さであってもよい。この場合にも、ｎ＋
型半導体層６の表面不純物濃度をばらつきにくくするこ
とができる。
動作電圧の低減及び放熱性の向上を図ることが可能な厚
さに形成した場合を例に本発明を説明したが、本発明は
これに限定されるものではなく、例えば、放熱性を向上
しないような厚さであってもよい。この場合にも、ｎ＋
型半導体層６の表面不純物濃度をばらつきにくくするこ
とができる。
【００８７】上記実施の形態では、第１導電型をｎ型と
し、半導体基板２に半導体基板を用いた場合を例に本発
明を説明したが、第１導電型をｐ型として各部材の導電
型を反転してもよい。また、上記実施の形態では、ダイ
オード１を製造する場合を例に本発明を説明したが、半
導体素子としては半導体基板の厚さ方向に電流が流れる
ものであればよく、例えば、絶縁ゲート型電界効果トラ
ンジスタであってもよい。
し、半導体基板２に半導体基板を用いた場合を例に本発
明を説明したが、第１導電型をｐ型として各部材の導電
型を反転してもよい。また、上記実施の形態では、ダイ
オード１を製造する場合を例に本発明を説明したが、半
導体素子としては半導体基板の厚さ方向に電流が流れる
ものであればよく、例えば、絶縁ゲート型電界効果トラ
ンジスタであってもよい。
【００８８】
【発明の効果】以上説明したように、本発明によれば、
半導体基板の一方の主面及び他方の主面に精度よく半導
体領域を形成することができる。
半導体基板の一方の主面及び他方の主面に精度よく半導
体領域を形成することができる。
【図１】本発明の第１の実施の形態のダイオードの断面
図である。
図である。
【図２】第１の実施の形態のダイオードの製造工程を示
す図である。
す図である。
【図３】第１の実施の形態のダイオードの製造工程を示
す図である。
す図である。
【図４】第１の実施の形態のダイオードの製造工程を示
す図である。
す図である。
【図５】第２の実施の形態のダイオードの製造工程を示
す図である。
す図である。
【図６】第２の実施の形態のダイオードの製造工程を示
す図である。
す図である。
【図７】従来のダイオードの製造工程を示す図である。
１ ダイオード
２ 半導体基板
３ 絶縁膜
４ 上部電極
５ 下部電極
６ ｎ＋型半導体層
６ａ 第１ｎ＋型半導体領域
６ｂ 第２ｎ＋型半導体領域
７ ｐ型半導体領域
８ フィールドリミティングリング（ＦＬＲ）
９ ｎ型半導体層
１０ 凹部
１１ 支持基板
１２ シリコン酸化膜
１３ 凹部
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/78 Ｈ０１Ｌ 29/91 Ｂ
29/861 Ｄ
Claims (9)
- 【請求項１】第１導電型の半導体基板の一方の主面に不
純物を拡散し、半導体基板の一方の主面に第１半導体領
域を形成する第１半導体領域形成工程と、 前記半導体基板の一方の主面に凹部を形成する凹部形成
工程と、 前記第１半導体領域形成工程及び前記凹部形成工程によ
り第１半導体領域と凹部とが形成された半導体基板の一
方の主面に、該半導体基板を支持する支持基板を固着す
る支持基板固着工程と、 前記支持基板固着工程で支持基板が固着された半導体基
板を、その他方の主面側から所定の厚さに切削して、前
記半導体基板を薄くするとともに、前記凹部を前記他方
の主面に露出させる薄厚化工程と、 前記薄厚化工程で凹部が露出された半導体基板の他方の
主面に不純物を拡散し、半導体基板の他方の主面に第２
半導体領域を形成する第２半導体領域形成工程と、 前記第２半導体領域形成工程で第２半導体領域が形成さ
れた半導体基板から、該半導体基板に固着された前記支
持基板を除去する支持基板除去工程と、 前記支持基板除去工程で支持基板が除去された半導体基
板の一方の主面及び他方の主面に、それぞれ電極を形成
する電極形成工程と、を備える、ことを特徴とする半導
体素子の製造方法。 - 【請求項２】第１導電型の半導体基板の一方の主面に不
純物を拡散し、半導体基板の一方の主面に第１半導体領
域を形成する第１半導体領域形成工程と、 前記半導体基板の他方の主面に凹部を形成する凹部形成
工程と、 前記第１半導体領域形成工程及び前記凹部形成工程によ
り第１半導体領域と凹部とが形成された半導体基板の一
方の主面に、該半導体基板を支持する支持基板を固着す
る支持基板固着工程と、 前記支持基板固着工程で支持基板が固着された半導体基
板を、その他方の主面側から前記凹部が残存する厚さに
切削して、前記半導体基板を薄くする薄厚化工程と、 前記薄厚化工程で凹部が残存した半導体基板の他方の主
面に不純物を拡散し、 半導体基板の他方の主面に第２半導体領域を形成する第
２半導体領域形成工程と、 前記第２半導体領域形成工程で第２半導体領域が形成さ
れた半導体基板から、該半導体基板に固着された前記支
持基板を除去する支持基板除去工程と、 前記支持基板除去工程で支持基板が除去された半導体基
板の一方の主面及び他方の主面に、それぞれ電極を形成
する電極形成工程と、を備える、ことを特徴とする半導
体素子の製造方法。 - 【請求項３】前記半導体基板を両面露光して、前記第１
半導体領域形成工程で形成される第１半導体領域と、前
記凹部形成工程で形成される凹部との位置関係を決める
位置決め工程を、さらに備える、ことを特徴とする請求
項２に記載の半導体素子の製造方法。 - 【請求項４】前記第１半導体領域形成工程では、前記半
導体基板の他方の主面に形成する半導体領域に応じて、
前記半導体基板の一方の主面に拡散する不純物の拡散深
さを変化させ、厚さの異なる領域を有する第１半導体領
域を形成する、ことを特徴とする請求項１乃至３のいず
れか１項に記載の半導体素子の製造方法。 - 【請求項５】前記半導体基板の他方の主面に、前記第２
半導体領域を包囲するように環状に第２導電型の不純物
を拡散し、半導体基板の他方の主面にフィールドリミテ
ィングリングを形成するフィールドリミティングリング
形成工程を、さらに備える、ことを特徴とする請求項１
乃至４のいずれか１項に記載の半導体素子の製造方法。 - 【請求項６】前記第１半導体領域形成工程では、前記半
導体基板の一方の主面に拡散する不純物の拡散深さを、
前記第２半導体領域に対応する領域で深く、前記フィー
ルドリミティングリングに対応する領域で浅くして、厚
さの異なる領域を有する第１半導体領域を形成する、こ
とを特徴とする請求項５に記載の半導体素子の製造方
法。 - 【請求項７】前記第１半導体領域形成工程では、前記第
１半導体領域を半導体素子の動作電圧の低減及び放熱性
の向上を図ることが可能な厚さに形成する、ことを特徴
とする請求項１乃至６のいずれか１項に記載の半導体素
子の製造方法。 - 【請求項８】前記薄厚化工程では、前記半導体基板のみ
では不純物拡散処理を施すにあたって十分な強度が得ら
れないような厚さに、前記半導体基板を切削する、こと
を特徴とする請求項１乃至７のいずれか１項に記載の半
導体素子の製造方法。 - 【請求項９】前記支持基板にはシリコン酸化膜が形成さ
れ、前記支持基板固着工程では、前記シリコン酸化膜を
介して、前記半導体基板に前記支持基板を固着する、こ
とを特徴とする請求項１乃至８のいずれか１項に記載の
半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002231965A JP4207493B2 (ja) | 2001-10-24 | 2002-08-08 | 半導体素子の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-326623 | 2001-10-24 | ||
| JP2001326623 | 2001-10-24 | ||
| JP2002231965A JP4207493B2 (ja) | 2001-10-24 | 2002-08-08 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003203915A true JP2003203915A (ja) | 2003-07-18 |
| JP4207493B2 JP4207493B2 (ja) | 2009-01-14 |
Family
ID=27666457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002231965A Expired - Fee Related JP4207493B2 (ja) | 2001-10-24 | 2002-08-08 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4207493B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011249499A (ja) * | 2010-05-26 | 2011-12-08 | Disco Abrasive Syst Ltd | ウェーハの加工方法 |
-
2002
- 2002-08-08 JP JP2002231965A patent/JP4207493B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011249499A (ja) * | 2010-05-26 | 2011-12-08 | Disco Abrasive Syst Ltd | ウェーハの加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4207493B2 (ja) | 2009-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20130292703A1 (en) | Semiconductor device and method for manufacturing same | |
| US7005678B2 (en) | Silicon carbide semiconductor device having junction field effect transistor and method for manufacturing the same | |
| JPH08107049A (ja) | 電源装置のウェーハボンディングの方法 | |
| US6727525B1 (en) | Diode comprising a metal semiconductor contact and a method for the production thereof | |
| JP6068918B2 (ja) | 半導体装置およびその製造方法 | |
| JP3161515B2 (ja) | 半導体装置の製造方法 | |
| JP2003158131A (ja) | 半導体素子の製造方法 | |
| JP2003203915A (ja) | 半導体素子の製造方法 | |
| JP3799714B2 (ja) | 半導体装置 | |
| JP2006179662A (ja) | 半導体装置の製造方法 | |
| JP2009049279A (ja) | 絶縁ゲート型半導体素子の製造方法 | |
| JPH05129320A (ja) | 半導体装置及びその製造方法 | |
| JP2005327770A (ja) | 半導体装置及びその製造方法 | |
| JPH09102604A (ja) | 半導体装置 | |
| JPH1070290A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JP5562628B2 (ja) | 半導体装置の製造方法 | |
| JPH10117000A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JP2764988B2 (ja) | 半導体装置 | |
| JP4860146B2 (ja) | サージ保護用半導体装置 | |
| JPS6084878A (ja) | 負性抵抗特性をもつ半導体装置およびその製造方法 | |
| JPH04323832A (ja) | 半導体装置およびその製造方法 | |
| JP2008243863A (ja) | Ｐｉｎダイオードとその製造方法 | |
| JP2002314097A (ja) | 接合型電界効果トランジスタ | |
| JP2001007350A (ja) | ショットキバリアダイオード及びその製造方法 | |
| JPH10117001A (ja) | ショットキーバリア半導体装置およびその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050801 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20081013 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20111031 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |