JP5562628B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5562628B2
JP5562628B2 JP2009289119A JP2009289119A JP5562628B2 JP 5562628 B2 JP5562628 B2 JP 5562628B2 JP 2009289119 A JP2009289119 A JP 2009289119A JP 2009289119 A JP2009289119 A JP 2009289119A JP 5562628 B2 JP5562628 B2 JP 5562628B2
Authority
JP
Japan
Prior art keywords
region
contact
bipolar transistor
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009289119A
Other languages
English (en)
Other versions
JP2011129815A (ja
Inventor
勝博 山出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2009289119A priority Critical patent/JP5562628B2/ja
Priority to US12/926,797 priority patent/US8263470B2/en
Publication of JP2011129815A publication Critical patent/JP2011129815A/ja
Application granted granted Critical
Publication of JP5562628B2 publication Critical patent/JP5562628B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors
    • H01L21/82285—Complementary vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、異なる直流電流増幅率（ｈｆｅ）を有する複数のバイポーラトランジスタを混載した半導体装置の製造方法に関するものである。
従来、論理ＬＳＩやアナログＩＣ等において種々のエミッタ面積を有するバイポーラトランジスタが同一半導体基板上に配置される場合において、エミッタ領域のサイズの異なるバイポーラトランジスタを混載したＩＣにおいて直流電流増幅率（ｈｆｅ）Ｅのばらつきを抑制する技術が提案されている（例えば特許文献１）。
一方で、異なる直流電流増幅率（ｈｆｅ）を有する２つのバイポーラトランジスタを同一半導体基板に混載する場合もある。この場合、エミッタ領域、ベース領域、及びコレクタ領域となる不純物拡散層の濃度を変更することで、異なる直流電流増幅率（ｈｆｅ）を有する２つのバイポーラトランジスタを同一半導体基板に混載する方法がある。
ここで、エミッタ領域は、浅く不純物拡散層濃度勾配が大きいため、コンタクト深さ（コンタクトホールの深さ）を変えることで、埋め込み電極がエミッタ領域に到達する深さが異ならせることができるため、実効の不純物拡散層濃度が変わり、直流電流増幅率（ｈｆｅ）を変更することができる。このため、この性質を利用して、異なる直流電流増幅率（ｈｆｅ）を有する２つのバイポーラトランジスタを同一半導体基板に混載する場合、各バイポーラトランジスタのコンタクト深さを変更することでも、当該混載が実現できる。無論、他の領域（ベース領域、コレクタ領域）でも、コンタクト深さを変更することで、当該混載が実現できる。
特開平１１−１２１４６０号公報
しかしながら、エミッタ領域、ベース領域、及びコレクタ領域となる不純物拡散層の濃度を変更するためには、インプラを打ち分ける必要があり、目的とする各濃度の不純物拡散層の数に応じて、インプラ工程を追加する必要がある。
また、エミッタ領域のコンタクト深さを変更するにも、目的とする各コンタクト深さの数に応じて、ホトリソ・エッチング工程を追加する必要があり、特に、単一サイズ径のコンタクトホールしか、その形成が許されないプロセスでは、制約が大きい。
そこで、本発明の課題は、異なる直流電流増幅率（ｈｆｅ）を有する複数のバイポーラトランジスタを混載した半導体装置を、簡易且つ工程数が少なく得られる半導体装置の製造方法を提供すことである。
上記課題は、以下の手段により解決される。即ち、
本発明は、
第１エミッタ領域、第１ベース領域、及び第１コレクタ領域の少なくとも一つの領域が、厚み方向の不純物濃度勾配を有する第１領域である第１バイポーラトランジスタを半導体基板に形成する工程と、
前記第１バイポーラトランジスタの前記第１領域に対応する第２エミッタ領域、第２ベース領域、及び第２コレクタ領域の少なくとも一つの領域が、厚み方向の不純物濃度勾配を有する第２領域である第２バイポーラトランジスタを前記半導体基板に形成する工程と、
前記第２領域上又はその周囲上であって、前記第２領域における外部と電気的な接続を図るためのコンタクト領域の周辺上に、ダミー層を形成する工程と、
前記第１バイポーラトランジスタ、前記第２バイポーラトランジスタ、及び前記ダミー層を覆い、且つ前記ダミー層を形成したコンタクト領域上の部分が局所的に厚層化される絶縁層を形成する工程と、
前記絶縁層と共に、前記第１バイポーラトランジスタ及び第２バイポーラトランジスタの各領域のコンタクト領域に、当該各領域とコンタクトを取るためのコンタクトホールを形成する工程であって、前記ダミー層を形成したコンタクト領域のコンタクト深さが、他のコンタクト領域よりも浅くなるコンタクトホールを形成する工程と、
前記コンタクトホールに、導電部材を埋め込む工程と、
を有する半導体装置の製造方法。
本発明によれば、異なる直流電流増幅率（ｈｆｅ）を有する複数のバイポーラトランジスタを混載した半導体装置を、簡易且つ工程数が少なく得られる半導体装置の製造方法を提供すことができる。
第１実施形態に係る半導体装置の製造方法を示す工程図である。 第１実施形態に係る半導体装置の製造方法を示す工程図である。 第１実施形態に係る半導体装置の製造方法を示す工程図である。 第１実施形態に係る半導体装置の製造方法における第１及び第２バイポーラトランジスタのエミッタ領域周辺を示す工程図である。 第１実施形態に係る半導体装置の製造方法において、ダミー層の形成位置の一例を説明するための平面図である。 第１実施形態に係る半導体装置の製造方法において、ダミー層の形成位置の他の一例を説明するための平面図である。 第１実施形態に係る半導体装置の製造方法において、ダミー層の形成位置の他の一例を説明するための平面図である。 第２実施形態に係る半導体装置の製造方法を示す工程図である。 第２実施形態に係る半導体装置の製造方法における第１及び第２バイポーラトランジスタのエミッタ領域周辺を示す工程図である。 第２実施形態に係る半導体装置の製造方法において、ダミー層の形成位置の一例を説明するための平面図である。
以下、本発明の一例の実施形態について図面を参照しつつ説明する。なお、実質的に同様の機能を有する部材には、全図面を通して同じ符号を付与し、重複する説明は省略する場合がある。
（第１実施形態）
図１〜３は、第１実施形態に係る半導体装置の製造方法を示す工程図である。
第１実施形態に係る半導体装置の製造方法は、同一の半導体基板に、異なる直流電流増幅率（ｈｆｅ）を有する２つのバイポーラトランジスタと、ＣＭＯＳトランジスタと、ＤＭＯＳトランジスタと、が混載した半導体装置の製造方法について説明する。
まず、図１（Ａ）に示すように、半導体基板１００Ａを準備する。そして、半導体基板１００Ａ上に、ホトリソグラフィー及びエッチングにより所定の開口を持つフォトレジスト（不図示）を形成した後、これをマスクとしてＰ型イオン注入により、第１バイポーラトランジスタ形成領域１０ＡにＰ型ウェル領域１１を、第２バイポーラトランジスタ形成領域２０ＡにＰ型ウェル領域２１を、それぞれ形成する。
続いて、ホトリソグラフィー及びエッチングにより所定の開口を持つフォトレジスト（不図示）を形成した後、これをマスクとしてＮ型イオン注入により、第１バイポーラトランジスタ形成領域１０ＡにＮ型ウェル領域１２を、第２バイポーラトランジスタ形成領域２０ＡにＮ型ウェル領域２２を、ＣＭＯＳトランジスタ形成領域３０ＡにＮ型ウェル領域３２を、ＤＭＯＳトランジスタ形成領域４０ＡにＮ型ウェル領域４２を、それぞれ形成する。
次に、図１（Ｂ）に示すように、半導体基板１００Ａ上にホトリソグラフィー及びエッチングにより所定の開口を持つフォトレジスト（不図示）を形成した後、これをマスクとして、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法により、各素子（各トランジスタ）を分離するため、及び第１バイポーラトランジスタ形成領域１０Ａ及び第２バイポーラトランジスタ形成領域２０Ａにおいて各領域（エミッタ領域、ベース及びコレクタ領域）を分離するためのフィールド酸化層５０（ＬＯＣＯＳ酸化層）を形成する。
次に、図１（Ｃ）に示すように、半導体基板１００Ａ上にホトリソグラフィー及びエッチングにより所定の開口を持つフォトレジスト（不図示）を形成した後、これをマスクとしてＰ型イオン注入により、ＤＭＯＳトランジスタ形成領域４０Ａにおいて、Ｐ−型不純物拡散層を形成し、これをボディー層４３とする。
次に、図１（Ｄ）に示すように、半導体基板１００Ａ上にホトリソグラフィー及びエッチングにより所定の開口を持つフォトレジスト（不図示）を形成した後、これをマスクとしてＰ型イオン注入により、第１バイポーラトランジスタ形成領域１０ＡにおいてＰ型ウェル領域１１であって、フィールド酸化層５０により分離された一方の領域（Ｎ型ウェル領域１２側の領域）に、Ｐ＋型不純物拡散層を形成し、これをベース領域１６とする。
これと同時に、Ｐ型イオン注入により、第２バイポーラトランジスタ形成領域２０ＡにおいてＰ型ウェル領域２１であって、フィールド酸化層５０により分離された一方の領域（Ｎ型ウェル領域２２側の領域）に、Ｐ＋型不純物拡散層を形成し、これをベース領域２６とする。
加えて、これらと同時に、Ｐ型イオン注入により、ＣＭＯＳトランジスタ形成領域３０Ａにおいて、Ｎ型ウェル領域３２の両端部に、２つのＰ＋型不純物拡散層を形成し、これをソース領域３５及びドレイン領域３６とする。
次に、図２（Ｅ）に示すように、半導体基板１００Ａ上にホトリソグラフィー及びエッチングにより所定の開口を持つフォトレジスト（不図示）を形成した後、これをマスクとしてＮ型イオン注入により、第１バイポーラトランジスタ形成領域１０ＡにおいてＰ型ウェル領域１１であって、フィールド酸化層５０により分離された一方の領域（Ｎ型ウェル領域１２側とは反対側の領域）にＮ＋型不純物拡散層を形成し、これをエミッタ領域１５とすると共に、Ｎ型ウェル領域１２にＮ＋型不純物拡散層を形成し、これをコレクタ領域１７とする。
これと同時に、Ｎ型イオン注入により、第２バイポーラトランジスタ形成領域２０ＡにおいてＰ型ウェル領域２１であって、フィールド酸化層５０により分離された一方の領域（Ｎ型ウェル領域２２側とは反対側の領域）にＮ＋型不純物拡散層を形成し、これをエミッタ領域２５とすると共に、Ｎ型ウェル領域２２にＮ＋型不純物拡散層を形成し、これをコレクタ領域２７とする。
加えて、これらと同時に、Ｎ型イオン注入により、ＤＭＯＳトランジスタ形成領域４０Ａにおいて、Ｎ型ウェル領域４２の両端部（一端部はボディー層４３）に、２つのＮ＋型不純物拡散層を形成し、これをソース領域４５及びドレイン領域４６とする。
次に、図２（Ｆ）に示すように、熱酸化処理により、第１バイポーラトランジスタ形成領域１０Ａ、第２バイポーラトランジスタ形成領域２０Ａ、ＣＭＯＳトランジスタ形成領域３０Ａ及びＤＭＯＳトランジスタ形成領域４０Ａにおいて、フィールド酸化層５０により分離された領域表層に酸化層５１を形成する。この酸化層５１は、ＣＭＯＳトランジスタ形成領域３０Ａ及びＤＭＯＳトランジスタ形成領域４０Ａにおいてはゲート酸化層として機能する。
次に、図２（Ｇ）に示すように、ＣＭＯＳトランジスタ形成領域３０Ａにおいて、ポリシリコンを堆積させポリシリコン層を形成し、ポリシリコン層の不要部分をエッチングにより除去することで、ソース領域３５及びドレイン領域３６間の酸化層５１上にゲート電極３７を形成する。
これと同時に、ＤＭＯＳトランジスタ形成領域４０Ａにおいて、ポリシリコンを堆積させポリシリコン層を形成し、ポリシリコン層の不要部分をエッチングにより除去することで、ソース領域４５及びドレイン領域４６間の酸化層５１上にゲート電極４７を形成する。
以上の工程を経て、第１バイポーラトランジスタ１０、第２バイポーラトランジスタ２０、ＣＭＯＳトランジスタ３０、及びＤＭＯＳトランジスタ４０の各素子が半導体基板１００Ａに形成される。
ここで、図４（Ａ）に示すように、上記ＣＭＯＳトランジスタ形成領域３０Ａ及びＤＭＯＳトランジスタ形成領域４０Ａのゲート電極の形成と共に、同様にして、第２バイポーラトランジスタ形成領域２０Ａにおけるエミッタ領域２５上（又はその周囲上：本実施形態ではエミッタ領域２５上）であって、エミッタ領域２５におけるコンタクト領域２５Ａの周辺上に、ポリシリコン層の形成及びエッチングにより、当該ポリシリコン層からなるダミー層５２を形成する。
具体的には、例えば、図５に示すように、ダミー層５２は、エミッタ領域２５のコンタクト領域２５Ａ、つまりコンタクトホール５４（本実施形態では３つのコンタクトホール５４）を形成する領域を取り囲むと共に、形成するコンタクトホール５４と接触し、且つ平面形状（基板上面から見た形状）が長方形状となるように形成する。このポリシリコン層からなるダミー層５２は、形成するコンタクトホール５４と接触するように形成することで、当該コンタクトホール５４に埋め込まれる埋め込み電極５５と電気的に接続されることとなる。
ダミー層５２は、例えば、その厚みが、第１バイポーラトランジスタ１０及び第２バイポーラトランジスタ２０の各領域（エミッタ領域、ベース領域、及びベース領域）よりも薄いことがよく、具体的には、例えば０．１μｍ以上０．４μｍ以下である。また、ダミー層５２の幅は例えば０．３μｍ程度である。
ダミー層５２は、ポリシリコン層に限られず、他の材料からなる層（例えば、導電層や絶縁層）であってもよい。
ダミー層５２は、形成するコンタクトホール５４と接触するように形成する形態に限られず、図６に示すように、形成するコンタクトホール５４と非接触となるように形成（つまり、形成するコンタクトホール５４と離間（例えば０．２μｍ程度離間）するように形成）してもよい。
また、ダミー層５２は、形成するコンタクトホール５４を取り囲んで形成する形態に限られず、図７に示すように、分離した２つのダミー層５２を、形成するコンタクトホール５４を挟むように形成する形態であってもよい。
また、ダミー層５２は、形成する複数のコンタクトホール５４（本実施形態では３つのコンタクトホール５４）を取り囲む又は挟んで形成する形態に限られず、複数のコンタクトホール５４の各々を取り囲む又は挟むように形成する形態であってもよい。
ダミー層５２の平面形状は、長方形状に限られず、円形状等、任意の形状とすることができ、限定されるわけではない。
なお、エミッタ領域２５のコンタクト領域２５Ａ（他の領域のコンタクト領域）とは、層間絶縁層５３を形成した後、これに当該各領域において外部と電気的な接続を図るための領域であり、コンタクトホール５４を形成する際、当該層間絶縁層５３と共に各領域表層部分に入り込んで当該コンタクトホール５４が形成される領域を言う。そして、当該各領域表層部分に入り込む深さをコンタクト深さと言う。このコンタクトホール５４に埋め込み電極５５が埋め込まれることで、各領域と外部との導通が図られる。
次に、図２（Ｈ）に示すように、第１バイポーラトランジスタ１０、第２バイポーラトランジスタ２０、ＣＭＯＳトランジスタ３０、及びＤＭＯＳトランジスタ４０を覆うように、例えば、リン含有シリコン酸化層（ＰＳＧ層）等の層間絶縁層５３を形成する。
ここで、図４（Ｂ）に示すように、上記第２バイポーラトランジスタ２０のエミッタ領域２５のコンタクト領域２５Ａ（つまりコンタクトホール５４を形成する領域）を取り囲む又は挟むように、ダミー層５２を形成した状態で、層間絶縁層５３を形成すると、当該第２バイポーラトランジスタ２０のエミッタ領域２５（そのコンタクト領域２５Ａ）上に形成される層間絶縁層５３は、他の素子の各領域（第１バイポーラトランジスタ１０のエミッタ領域１５、ベース領域１６及びコレクタ領域１７、第２バイポーラトランジスタ２０のベース領域２６及びコレクタ領域２７、ＣＭＯＳトランジスタのソース領域３５及びドレイン領域３６、ＤＭＯＳトランジスタのソース領域４５及びドレイン領域４６）のコンタクト領域上に形成される層間絶縁層５３に比べ、局所的に厚層化される。具体的には、第２バイポーラトランジスタ２０のエミッタ領域２５（そのコンタクト領域２５Ａ）表面と層間絶縁層５３表面との距離が、他の素子の各領域（そのコンタクト領域）表面と層間絶縁層５３表面との距離よりも大きくなる。
言い換えれば、他の素子の各領域表面と層間絶縁層５３表面との距離は、各他の素子の領域（そのコンタクト領域）同士で同じであるのに対して、これよりも、第２バイポーラトランジスタ２０のエミッタ領域２５（そのコンタクト領域２５Ａ）表面と層間絶縁層５３表面との距離が局所的に大きくなる。
なお、本実施形態では、記第２バイポーラトランジスタ２０のエミッタ領域２５のコンタクト領域２５Ａ（つまりコンタクトホール５４を形成する領域）を取り囲む又は挟むように、ダミー層５２を形成していることから、当該エミッタ領域２５のコンタクト領域２５Ａ上の層間絶縁層５３の厚み（エミッタ領域２５（そのコンタクト領域２５Ａ）表面と層間絶縁層５３表面との距離）は一定となっている。
次に、図３（Ｉ）に示すように、ホトリソグラフィー及びエッチングにより所定の開口を持つフォトレジスト（不図示）を形成した後、これをマスクとしてエッチング（例えばＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により、層間絶縁層５３と共に、各素子の各領域（第１バイポーラトランジスタ１０のエミッタ領域１５、ベース領域１６及びコレクタ領域１７、第２バイポーラトランジスタ２０のエミッタ領域２５、ベース領域２６及びコレクタ領域２７、ＣＭＯＳトランジスタのソース領域３５及びドレイン領域３６、ＤＭＯＳトランジスタのソース領域４５及びドレイン領域４６）のコンタクト領域に、当該各領域とコンタクトを取るためのコンタクトホール５４を形成する。このコンタクトホール５４は、層間絶縁層５３と共に、各素子の各領域表層領域に入り込んで形成する。
ここで、各素子の各領域のコンタクト領域とコンタクトを取るためのコンタクトホール５４の形成は、同一条件で行う。すると、図４（Ｃ）に示すように、第２バイポーラトランジスタ２０のエミッタ領域２５のコンタクト領域２５Ａ上に形成された層間絶縁層５３が、他の素子の各領域のコンタクト領域上に形成された層間絶縁層５３に比べ、局所的に厚層化されていることから、コンタクトホール５４の形成深さ（コンタクト深さ）が異なることとなる。
具体的には、第２バイポーラトランジスタ２０のエミッタ領域２５のコンタクト領域２５Ａ上に形成された層間絶縁層５３が、他の素子の各領域のコンタクト領域上に形成された層間絶縁層５３よりも厚層化された分、第２バイポーラトランジスタ２０のエミッタ領域２５のコンタクト領域２５Ａでは他の素子の各領域のコンタクト領域に比べコンタクト深さが浅くコンタクトホール５４が形成される。
そして、第１バイポーラトランジスタ１０のエミッタ領域１５と、第２バイポーラトランジスタ２０のエミッタ領域２５では、コンタクト深さが異ならせると、各コンタクトホールに埋め込まれる埋め込み電極が各エミッタ領域に到達する深さを異ならせることができることから、各エミッタ領域を構成する不純物拡散層における厚み方向の不純物拡散濃度勾配により、各エミッタ領域での実効の不純物拡散濃度が変わり、結果、第１バイポーラトランジスタ１０と第２バイポーラトランジスタ２０との直流電流増幅率（ｈｆｅ）を変更することができる。
具体的には、第２バイポーラトランジスタ２０のエミッタ領域２５のコンタクト深さが第１バイポーラトランジスタ１０のエミッタ領域１５のコンタクト深さが浅いことから、第２バイポーラトランジスタ２０の方が第１バイポーラトランジスタ１０よりも直流電流増幅率（ｈｆｅ）が大きくなる。
次に、図３（Ｊ）に示すように、各コンタクトホール５４に導電部材（例えばタングステン等）を埋め込み、埋め込み電極５５を形成する。これにより、各素子の各領域と外部との導通が図られる。
そして、図示しないが、その後、埋め込み電極５５と接続するように層間絶縁層５３上位に配線層や外部端子等を形成した後、半導体装置１０１が得られる。
以上説明した本実施形態に係る半導体装置の製造方法では、第２バイポーラトランジスタ２０のエミッタ領域２５又はその周囲上であって、当該エミッタ領域２５におけるコンタクト領域２５Ａの周辺上にダミー層５２を形成することで（具体的には、本実施形態では、第２バイポーラトランジスタ２０のエミッタ領域２５のコンタクト領域２５Ａを取り囲む又は挟むようにダミー層５２を形成することで）、その後、形成する層間絶縁層５３の厚みを厚層化することができるため、第２バイポーラトランジスタ２０のエミッタ領域２５では第１バイポーラトランジスタ１０のエミッタ領域１５に比べコンタクト深さを浅くしてコンタクトホール５４が形成される。
即ち、ダミー層５２を形成することのみで、上述のように、第１バイポーラトランジスタ１０と第２バイポーラトランジスタ２０との直流電流増幅率（ｈｆｅ）を変更することができる。
したがって、本実施形態に係る半導体装置の製造方法では、異なる直流電流増幅率（ｈｆｅ）を有する複数のバイポーラトランジスタを混載した半導体装置を、簡易且つ工程数が少なく得られる。
特に、本実施形態に係る半導体装置の製造方法では、ダミー層５２としてポリシリコン層を採用し、ＣＭＯＳトランジスタ３０及びＤＭＯＳトランジスタ４０におけるポリシリコン層からなるゲート電極と同時に形成しているため、これら各素子の混載型の半導体装置であれば、実質的な工程数の増加がなく、ダミー層５２を形成し、異なる直流電流増幅率（ｈｆｅ）を有する複数のバイポーラトランジスタを混載した半導体装置が得られる。
また、本実施形態に係る半導体装置の製造方法では、ダミー層５２としてポリシリコン層を採用し、コンタクトホール５４と接続するように、即ち埋め込み電極５５を構成する導電部材と接続するように形成することで、ポリシリコン層からなるダミー層５２と埋め込み電極５５とが同電位となり、第２バイポーラトランジスタのエミッタ領域における埋め込み電極５５によるコンタクトの電位に影響を与えることがなくなる。
また、本実施形態に係る半導体装置の製造方法では、各素子の各領域とコンタクトを取るための各コンタクトホール５４を、その径が全て単一サイズとなるように形成することで、即ち、各コンタクトホール５４を形成条件を同一なものとすることで、異なる直流電流増幅率（ｈｆｅ）を有する複数のバイポーラトランジスタを混載した半導体装置が得られることから、簡易且つ工程数の低減化が図られ、低コスト化が実現できる。
また、各コンタクトホール５４を、その径が全て単一サイズとなるように形成することで、例えば、埋め込み電極５５（導電部材）のエッチバック後（例えばタングステンエッチバック後）の形状が半導体基板（ウエハ）面内でバラつかなくなる。
（第２実施形態）
図８は、第２実施形態に係る半導体装置の製造方法を示す工程図である。
第２実施形態に係る半導体装置の製造方法では、まず、図８（Ａ）に示すように、同一の半導体基板１００Ａに、第１バイポーラトランジスタ１０、第２バイポーラトランジスタ２０、ＣＭＯＳトランジスタ３０、及びＤＭＯＳトランジスタ４０を形成する。
当該各素子の形成は、第１実施形態における図１（Ａ）〜図３（Ｇ）の工程と同様の工程を経て行う。
そして、図９（Ａ）に示すように、上記ＣＭＯＳトランジスタ形成領域３０Ａ及びＤＭＯＳトランジスタ形成領域４０Ａのゲート電極の形成と共に、同様にして、第２バイポーラトランジスタ形成領域２０Ａにおけるエミッタ領域２５上（又はその周囲上：本実施形態ではエミッタ領域２５上）であって、エミッタ領域２５におけるコンタクト領域２５Ａの周辺として当該エミッタ領域２５におけるコンタクト領域２５Ａの片側に偏在させて、ポリシリコン層の形成及びエッチングにより、当該ポリシリコン層からなるダミー層５２を形成する。
具体的には、例えば、図１０に示すように、ダミー層５２は、エミッタ領域２５のコンタクト領域２５Ａ、つまりコンタクトホール５４（本実施形態では３つのコンタクトホール５４）を形成する領域の片側に沿って、形成するコンタクトホール５４と接触するように形成する。
次に、図８（Ｂ）に示すように、第１バイポーラトランジスタ１０、第２バイポーラトランジスタ２０、ＣＭＯＳトランジスタ３０、及びＤＭＯＳトランジスタ４０を覆うように、例えば、リン含有シリコン酸化層（ＰＳＧ層）等の層間絶縁層５３を形成する。
ここで、図９（Ｂ）に示すように、上記第２バイポーラトランジスタ２０のエミッタ領域２５のコンタクト領域２５Ａ（つまりコンタクトホール５４を形成する領域）の片側に偏在するように、ダミー層５２を形成した状態で、層間絶縁層５３を形成すると、各素子の各領域のうちダミー層５２上に形成される層間絶縁層５３のみが局所的に厚層化される。すると、第２バイポーラトランジスタ２０のエミッタ領域２５のコンタクト領域２５Ａにおいては、その片側に偏在させるようにダミー層５２が形成されていることから、当該コンタクト領域２５Ａ上に形成される層間絶縁層５３はダミー層５２側に近づいていくにつれて厚みが厚くなっていく。つまり、第２バイポーラトランジスタ２０のエミッタ領域２５のコンタクト領域２５Ａに形成される層間絶縁層５３は、その表面が半導体基板１００Ａ表面に対して傾斜するように形成される。
具体的には、第２バイポーラトランジスタ２０のエミッタ領域２５（そのコンタクト領域２５Ａ）において、その表面と層間絶縁層５３表面との距離がダミー層５２側に近づくにつれ大きくなる。
言い換えれば、他の素子の各領域表面と層間絶縁層５３表面との距離が一定なのに対して、第２バイポーラトランジスタ２０のエミッタ領域２５（そのコンタクト領域２５Ａ）表面と層間絶縁層５３表面との距離は漸次大きくなるように変動している。
次に、図８（Ｃ）に示すように、ホトリソグラフィー及びエッチングにより所定の開口を持つフォトレジスト（不図示）を形成した後、これをマスクとしてエッチング（例えばＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により、層間絶縁層５３と共に、各素子の各領域のコンタクト領域に、当該各領域とコンタクトを取るためのコンタクトホール５４を形成する。このコンタクトホール５４は、層間絶縁層５３と共に、各素子の各領域表層領域に入り込んで形成する。
ここで、第２バイポーラトランジスタ２０のエミッタ領域２５（そのコンタクト領域２５Ａ）上に形成された層間絶縁層５３の表面が傾斜した状態、つまり、第２バイポーラトランジスタ２０のエミッタ領域２５（そのコンタクト領域２５Ａ）表面と層間絶縁層５３表面との距離は漸次大きくなるように変動した状態で、当該エミッタ領域２５とのコンタクトを図るためのコンタクトホール５４を形成すると、図９（Ｃ）に示すように、第２バイポーラトランジスタ２０のエミッタ領域２５のコンタクト領域２５Ａに形成されるコンタクトホール５４の底面は半導体基板１００Ａ表面に対して傾斜して形成される。他の領域に形成するコンタクトホール５４の底面は半導体基板１００Ａ表面に対して略平行である。
そして、第２バイポーラトランジスタ２０のエミッタ領域２５に形成されるコンタクトホール５４の底面が半導体基板１００Ａ表面に対して傾斜させると、エミッタ領域２５を構成する不純物拡散層における厚み方向の不純物拡散濃度勾配に対して、コンタクトホール５４に埋め込み電極５５を傾斜して接触（コンタクト）、つまり埋め込み電極５５を不純物拡散層における不純物拡散濃度が高い所、低い所での接触（コンタクト）を図ることができるため、当該不純物拡散濃度勾配が平均化され、第２バイポーラトランジスタ２０の直流電流増幅率（ｈｆｅ）を安定化させることができる。
次に、図８（Ｄ）に示すように、各コンタクトホール５４に導電材料（例えばタングステン等）を埋め込み、埋め込み電極５５を形成する。これにより、各素子の各領域と外部との導通が図られる。
そして、図示しないが、その後、埋め込み電極５５と接続するように層間絶縁層５３上位に配線層や外部端子等を形成した後、半導体装置１０２が得られる。
これら以外は、第１実施形態と同様であるため、説明を省略する。
以上説明した本実施形態に係る半導体装置の製造方法では、第１実施形態と同様に、ダミー層５２を形成することのみで、第１バイポーラトランジスタ１０と第２バイポーラトランジスタ２０との直流電流増幅率（ｈｆｅ）を変更することができる。
加えて、第２バイポーラトランジスタ２０のエミッタ領域２５のコンタクト領域２５Ａ（つまりコンタクトホール５４を形成する領域）の片側に偏在するように、ダミー層５２を形成することで、上述のように、第２バイポーラトランジスタ２０の直流電流増幅率（ｈｆｅ）を安定化させることができる。
なお、上記いずいれの実施形態おいても、２つのバイポーラトランジスタを形成する形態を説明したが、これに限られず、２つ目以降のバイポーラトランジスタに形成するダミー層の厚みを変更することで、直流電流増幅率（ｈｆｅ）を変更することができることから、３つ以上のバイポーラトランジスタを同一半導体基板１００Ａに形成する形態であってもよい。
なお、上記いずいれの実施形態おいても、第２バイポーラトランジスタ２０のエミッタ領域２５又はその周囲上であって、当該エミッタ領域２５におけるコンタクト領域２５Ａの周辺上にダミー層５２を形成して、第１バイポーラトランジスタ１０と第２バイポーラトランジスタ２０との直流電流増幅率（ｈｆｅ）を変更した形態を説明したが、これに限られず、第２バイポーラトランジスタ２０の他の領域（ベース領域２６、コレクタ領域２７）又はその周囲上であって、当該他の領域におけるコンタクト領域の周辺上にダミー層５２を形成して、第１バイポーラトランジスタ１０と第２バイポーラトランジスタ２０との直流電流増幅率（ｈｆｅ）を変更した形態であってもよい。
但し、第２バイポーラトランジスタ２０のエミッタ領域２５のコンタクト領域の周辺上にダミー層５２を形成する形態が、実効性が高く、第１バイポーラトランジスタ１０と第２バイポーラトランジスタ２０との直流電流増幅率（ｈｆｅ）を変更することができ好適である。
また、上記いずいれの実施形態おいても、バイポーラトランジスタと共に、ＣＭＯＳトランジスタ及びＤＭＯＳトランジスタを同一半導体基板上に形成する形態を説明したが、ＣＭＯＳトランジスタ及びＤＭＯＳトランジスタの一方を形成した形態であってもよいし、これを形成しない形態であってもよい。また、ＣＭＯＳトランジスタ及びＤＭＯＳトランジスタに限られず、他のＭＯＳトランジスタを形成した形態であってもよい。
また、上記いずいれの実施形態おいても、バイポーラトランジスタ、ＭＯＳトランジスタ（ＣＭＯＳトランジスタ及びＤＭＯＳトランジスタ）の構成そのものについては、特に制限はなく、周知の構成及びその形成方法により各素子を形成してもよい。
なお、上記いずれの実施形態においても、限定的に解釈されるものではなく、本発明の要件を満足する範囲内で実現可能である
１０ 第１バイポーラトランジスタ
１０Ａ 第１バイポーラトランジスタ形成領域
１１ Ｐ型ウェル領域
１２ Ｎ型ウェル領域
１５ エミッタ領域
１６ ベース領域
１７ コレクタ領域
２０ 第２バイポーラトランジスタ
２０Ａ 第２バイポーラトランジスタ形成領域
２１ Ｐ型ウェル領域
２２ Ｎ型ウェル領域
２５ エミッタ領域
２５Ａ コンタクト領域
２６ ベース領域
２７ コレクタ領域
３０ ＣＭＯＳトランジスタ
３０Ａ ＣＭＯＳトランジスタ形成領域
３２ Ｎ型ウエル領域
３５ ソース領域
３６ ドレイン領域
３７ ゲート電極
４０ ＤＭＯＳトランジスタ
４０Ａ ＤＭＯＳトランジスタ形成領域
４２ Ｎ型ウエル領域
４３ ボディー層
４５ ソース領域
４６ ドレイン領域
４７ ゲート電極
５０ フィールド酸化層
５１ 酸化層
５２ ダミー層
５３ 層間絶縁層
５４ コンタクトホール
５５ 埋め込み電極
１００Ａ 半導体基板
１００Ａ 半導体基板
１０１ 半導体装置
１０２ 半導体装置

Claims (9)

  1. 第１エミッタ領域、第１ベース領域、及び第１コレクタ領域の少なくとも一つの領域が、厚み方向の不純物濃度勾配を有する第１領域である第１バイポーラトランジスタを半導体基板に形成する工程と、
    前記第１バイポーラトランジスタの前記第１領域に対応する第２エミッタ領域、第２ベース領域、及び第２コレクタ領域の少なくとも一つの領域が、厚み方向の不純物濃度勾配を有する第２領域である第２バイポーラトランジスタを前記半導体基板に形成する工程と、
    前記第２領域上又はその周囲上であって、前記第２領域における外部と電気的な接続を図るためのコンタクト領域の周辺上に、ダミー層を形成する工程と、
    前記第１バイポーラトランジスタ、前記第２バイポーラトランジスタ、及び前記ダミー層を覆い、且つ前記ダミー層を形成したコンタクト領域上の部分が局所的に厚層化される絶縁層を形成する工程と、
    前記絶縁層と共に、前記第１バイポーラトランジスタ及び第２バイポーラトランジスタの各領域のコンタクト領域に、当該各領域とコンタクトを取るためのコンタクトホールを形成する工程であって、前記ダミー層を形成したコンタクト領域のコンタクト深さが、他のコンタクト領域よりも浅くなるコンタクトホールを形成する工程と、
    前記コンタクトホールに、導電部材を埋め込む工程と、
    を有する半導体装置の製造方法。
  2. 前記ダミー層を形成する工程において、前記ダミー層を、前記第２領域の前記コンタクト領域を取り囲んで又は挟んで形成する請求項１に記載の半導体装置の製造方法。
  3. 前記ダミー層を形成する工程において、前記ダミー層を、前記第２領域の前記コンタクト領域の片側に偏在させて形成する請求項１に記載の半導体装置の製造方法。
  4. 前記ダミー層が、ポリシリコン層である請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記ダミー層を形成する工程において、前記ダミー層を、前記コンタクトホールに埋め込まれる前記導電部材と接触するように形成する請求項４に記載の半導体装置の製造方法。
  6. 前記ダミー層を形成する工程において、前記ダミー層を、前記第２バイポーラトランジスタの第２エミッタ領域上又はその周囲上であって、当該第２エミッタ領域における前記コンタクト領域の周辺上に形成する請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記半導体基板に、ＭＯＳトランジスタを形成する工程を有し、
    前記ダミー層を形成する工程において、前記ダミー層となるポリシリコン層と前記ＭＯＳトランジスタのゲート電極となるポリシリコン層とを同時に形成する請求項４に記載の半導体装置の製造方法。
  8. 前記ＭＯＳトランジスタが、ＣＭＯＳトランジスタ、及びＤＭＯＳトランジスタから選択される少なくも一つである請求項７に記載の半導体装置の製造方法。
  9. 前記コンタクトホールを形成する工程において、前記第１バイポーラトランジスタ及び第２バイポーラトランジスタの各領域のコンタクト領域に形成する各コンタクトホールの径が単一サイズである請求項１〜８のいずれか１項に記載の半導体装置の製造方法。
JP2009289119A 2009-12-21 2009-12-21 半導体装置の製造方法 Active JP5562628B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009289119A JP5562628B2 (ja) 2009-12-21 2009-12-21 半導体装置の製造方法
US12/926,797 US8263470B2 (en) 2009-12-21 2010-12-09 Method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009289119A JP5562628B2 (ja) 2009-12-21 2009-12-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011129815A JP2011129815A (ja) 2011-06-30
JP5562628B2 true JP5562628B2 (ja) 2014-07-30

Family

ID=44151694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009289119A Active JP5562628B2 (ja) 2009-12-21 2009-12-21 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8263470B2 (ja)
JP (1) JP5562628B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58134461A (ja) * 1982-02-04 1983-08-10 Sanyo Electric Co Ltd 半導体集積回路の製造方法
JPS58225663A (ja) * 1982-06-23 1983-12-27 Toshiba Corp 半導体装置の製造方法
JPH08222576A (ja) * 1995-02-09 1996-08-30 Oki Electric Ind Co Ltd バイポーラトランジスタとその製造方法
JPH11121460A (ja) * 1997-10-13 1999-04-30 Toshiba Corp 半導体集積回路の製造方法
JP3070674B2 (ja) * 1997-11-06 2000-07-31 日本電気株式会社 半導体装置の製造方法
JP2003303830A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置及びその製造方法
US7095094B2 (en) * 2004-09-29 2006-08-22 Agere Systems Inc. Multiple doping level bipolar junctions transistors and method for forming
JP2007201220A (ja) * 2006-01-27 2007-08-09 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JP2011129815A (ja) 2011-06-30
US8263470B2 (en) 2012-09-11
US20110151638A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
US20170162572A1 (en) Semiconductor device and method for manufacturing the same
US9543217B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2008130983A (ja) 半導体装置およびその製造方法
US20140210052A1 (en) Semiconductor Device and Method for Manufacturing a Semiconductor Device
US20030193077A1 (en) Bipolar transistor and method of fabricating the same
JP5616720B2 (ja) 半導体装置およびその製造方法
WO2015008444A1 (ja) 半導体装置
US7816763B2 (en) BJT and method for fabricating the same
US11114572B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2012238741A (ja) 半導体装置及びその製造方法
US7358545B2 (en) Bipolar junction transistor
KR100582374B1 (ko) 고전압 트랜지스터 및 그 제조 방법
US7557429B2 (en) Semiconductor device with resistor element and dummy active region
JP5562628B2 (ja) 半導体装置の製造方法
JP6533266B2 (ja) 半導体装置
JP2007067249A (ja) 半導体装置およびその製造方法
JP4287419B2 (ja) 半導体装置
JP4784739B2 (ja) 半導体装置
JP4784738B2 (ja) 半導体装置
JP5784269B2 (ja) 半導体装置及びその製造方法
JP2006120900A (ja) 半導体装置
JP3778122B2 (ja) 半導体装置の製造方法
JP2024100208A (ja) 半導体装置、半導体装置の製造方法および半導体モジュール
KR100571423B1 (ko) 바이씨모스 소자의 바이폴라 트랜지스터 및 그 제조 방법
JP2007042760A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140611

R150 Certificate of patent or registration of utility model

Ref document number: 5562628

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250