JP2014057026A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2014057026A
JP2014057026A JP2012202468A JP2012202468A JP2014057026A JP 2014057026 A JP2014057026 A JP 2014057026A JP 2012202468 A JP2012202468 A JP 2012202468A JP 2012202468 A JP2012202468 A JP 2012202468A JP 2014057026 A JP2014057026 A JP 2014057026A
Authority
JP
Japan
Prior art keywords
silicon carbide
distribution
region
distribution region
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012202468A
Other languages
English (en)
Other versions
JP6029397B2 (ja
Inventor
Takeshi Kitani
剛 木谷
Yoichiro Tarui
陽一郎 樽井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012202468A priority Critical patent/JP6029397B2/ja
Priority to CN201310191318.8A priority patent/CN103681783B/zh
Priority to US13/931,203 priority patent/US9184306B2/en
Priority to KR1020130106390A priority patent/KR101603570B1/ko
Priority to DE102013217850.6A priority patent/DE102013217850B4/de
Publication of JP2014057026A publication Critical patent/JP2014057026A/ja
Application granted granted Critical
Publication of JP6029397B2 publication Critical patent/JP6029397B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】本発明は、少ないイオン注入回数で、十分な耐圧を実現できる炭化珪素半導体装置を提供することを目的とする。
【解決手段】本発明は、炭化珪素基板１０上に形成された炭化珪素ドリフト層１と、炭化珪素ドリフト層１表層に形成されたＰ型領域２と、Ｐ型領域２の形成箇所に応じて炭化珪素ドリフト層１上に形成されたショットキー電極３とを備える。そしてＰ型領域２が、Ｐ型不純物の分布の繰り返し単位であるユニットセル２０が複数配列されることによって形成される。また各ユニットセル２０が、第１濃度でＰ型不純物が分布する第１分布領域２０Ａと、第１濃度より高い第２濃度でＰ型不純物が分布する第２分布領域２０Ｂとを少なくとも有する。
【選択図】図３

Description

本発明は、炭化珪素半導体装置に関し、特に、炭化珪素を用いたＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ ｃｏｎｔｒｏｌｌｅｄ Ｓｃｈｏｔｔｋｙ ｄｉｏｄｅ）、または、ＭＰＳ（Ｍｅｒｇｅｄ Ｐ−ｉ−Ｎ／Ｓｃｈｏｔｔｋｙ ｄｉｏｄｅ）に関するものである。
炭化珪素は珪素に比べて絶縁破壊電界が約１０倍であり、また、約３倍の広いバンドギャップを有する。このため、炭化珪素を用いたパワーデバイスは、現在使われている珪素を用いたパワーデバイスに比べて低抵抗で高温動作が可能であるという特徴を有する。
特に炭化珪素を用いたＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ：ショットキーバリアダイオード）やＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）は、珪素を用いたｐｎダイオードやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）と同じ耐圧で比較した場合、動作時の損失を小さく抑えることができる。特にショットキーダイオードは素子構造が簡単であり、実用化に向けた開発が盛んに行われている。
ショットキーダイオードの課題は、高耐圧化を実現しようとする場合に逆バイアス印加時のリーク電流が大きくなること、および、通電時の損失が大きくなることである。これらの対策として、ＪＢＳ、および、ＭＰＳ等の構造が提案されている。ここでＪＢＳは、Ｎ＋型の炭化珪素基板上にＮ−型のエピタキシャル層を形成し、Ｎ−型のエピタキシャル層表面にはショットキー電極を、Ｎ＋型の炭化珪素基板裏面にオーミック電極を形成した構造である。ショットキー電極の終端部には、電界を緩和するためのＰ型の終端領域を有し、さらにショットキー電極下にもＰ型領域を有する。
いずれの構造を採用した場合も、ショットキー電極下、電極端、電極周辺部それぞれに、Ｐ型の領域を形成することとなる。
例えば特許文献１および特許文献２では、ショットキー電極下に、深さの異なるＰ型領域や、大きさの異なるＰ型領域を形成している。
また特許文献３および特許文献４では、チップ単位でＰ−ｉ−Ｎ領域を配列している。特許文献５では、２種類の濃度のＰ型領域を形成し、チップ単位で配列させている。
特開２００８−２８２９７３号公報 特開２００８−３００５０６号公報 特開２００８−２７０４１３号公報 特表２０１１−５２１４７１号公報 特開２００８−０４２１９８号公報
しかし、上記のような構成を形成するためには、条件の異なるＰ型領域を形成するためには、それぞれの条件の数だけイオン注入をやり直す必要がある。よって、イオン注入工程数を増加してしまうという問題があった。
また、Ｐ型領域が局所的に形成されることによりサージ電流が集中し、十分に高い耐圧を達成することができないという問題があった。
本発明は、上記のような問題を解決するためになされたものであり、少ないイオン注入回数で、十分な耐圧を実現できる炭化珪素半導体装置を提供することを目的とする。
本発明の一態様に関する炭化珪素半導体装置は、第１導電型の炭化珪素基板上に形成された、第１導電型の炭化珪素ドリフト層と、前記炭化珪素ドリフト層表層に形成された、第２導電型領域と、前記第２導電型領域の形成箇所に応じて前記炭化珪素ドリフト層上に形成された、ショットキー電極とを備え、前記第２導電型領域が、第２導電型不純物の分布の繰り返し単位であるユニットセルが複数配列されることによって形成され、各前記ユニットセルが、第１濃度で前記第２導電型不純物が分布する第１分布領域と、前記第１濃度より高い第２濃度で前記第２導電型不純物が分布する第２分布領域とを少なくとも有することを特徴とする。
本発明の上記態様によれば、前記第２導電型領域が、第２導電型不純物の分布の繰り返し単位であるユニットセルが複数配列されることによって形成され、各前記ユニットセルが、第１濃度で前記第２導電型不純物が分布する第１分布領域と、前記第１濃度より高い第２濃度で前記第２導電型不純物が分布する第２分布領域とを少なくとも有することにより、少ないイオン注入回数でも、第１分布領域と第２分布領域との組み合わせにより第２導電型不純物の濃度分布を調整することができる。また、このようなユニットセルが複数配列されることで、第２導電型不純物が局所的に分布することなく、十分な耐圧を実現することができる。
本発明の実施形態に関する炭化珪素半導体装置の構造を示す断面図である。 本発明の実施形態に関する炭化珪素半導体装置の上面図である。 本発明の実施形態に関する炭化珪素半導体装置の低濃度Ｐ型領域の詳細を例示した図である。 本発明の実施形態に関する炭化珪素半導体装置の各ユニットセルの内部を例示した図である。 本発明の実施形態に関する炭化珪素半導体装置の高濃度Ｐ型領域の詳細を例示した図である。 本発明の実施形態に関する炭化珪素半導体装置の各ユニットセルの内部を例示した図である。 本発明の実施形態に関する炭化珪素半導体装置の上面図である。 本発明の実施形態に関する炭化珪素半導体装置の各ユニットセルの内部を例示した図である。 本発明の実施形態に関する炭化珪素半導体装置の各ユニットセルの内部を例示した図である。 本発明の実施形態に関する炭化珪素半導体装置の各ユニットセルの内部を例示した図である。 本発明の実施形態に関する炭化珪素半導体装置の各ユニットセルの内部を例示した図である。 本発明の実施形態に関する炭化珪素半導体装置の各ユニットセルの内部を例示した図である。 本発明の実施形態に関する炭化珪素半導体装置の各ユニットセルの内部を例示した図である。 本発明の実施形態に関する炭化珪素半導体装置の各ユニットセルの内部を例示した図である。 本発明の実施形態に関する炭化珪素半導体装置の各ユニットセルの内部を例示した図である。 本発明の実施形態に関する炭化珪素半導体装置の各ユニットセルの内部を例示した図である。 本発明の実施形態に関する炭化珪素半導体装置の各ユニットセルの内部を例示した図である。 本発明の実施形態に関する炭化珪素半導体装置の各ユニットセルの内部を例示した図である。 本発明の実施形態に関する炭化珪素半導体装置の各ユニットセルの内部を例示した図である。 本発明の実施形態に関する炭化珪素半導体装置の各ユニットセルの内部を例示した図である。 本発明の実施形態に関する炭化珪素半導体装置の各ユニットセルの内部を例示した図である。 本発明の実施形態に関する炭化珪素半導体装置の各ユニットセルの内部を例示した図である。 本発明の前提技術となる半導体装置における、サージ電流の電流経路を示す図である。 本発明の実施形態に関する炭化珪素半導体装置における、サージ電流の電流経路を示す図である。 本発明の実施形態に関する炭化珪素半導体装置の各性能を例示した図である。 本発明の実施形態に関する炭化珪素半導体装置の各性能を例示した図である。 本発明の実施形態に関する炭化珪素半導体装置の各性能を例示した図である。 本発明の実施形態に関する炭化珪素半導体装置の各性能を例示した図である。 本発明の実施形態に関する炭化珪素半導体装置の上面図である。
以下、添付の図面を参照しながら、本発明の実施形態について説明する。
＜実施形態＞
＜構成＞
図１は、本発明の本実施形態に関する炭化珪素半導体装置の構造を示す断面図である。本実施形態では、炭化珪素を用いたＪＢＳまたはＭＰＳが例として示されているが、これらの構造に限定されるものではなく、ＳＢＤ、ＭＯＳＦＥＴ等であってもよい。
図１に示されるように炭化珪素半導体装置は、Ｎ＋型（第１導電型）の炭化珪素基板１０上にエピタキシャル成長によって形成された、Ｎ−型（第１導電型）の炭化珪素ドリフト層１と、炭化珪素ドリフト層１表層に形成された第２導電型領域としてのＰ型領域２と、Ｐ型領域２の形成箇所に応じて（図１では、Ｐ型領域２を下部に配置するように）炭化珪素ドリフト層１上に形成されたショットキー電極３と、炭化珪素基板１０裏面に形成されたオーミック電極４とを備えている。ショットキー電極３上には、ワイヤボンド（ＷＢ）時のパッドとして５μｍ程度のＡｌパッド（図示せず）を形成することができる。
図２は、図１に示された炭化珪素半導体装置の上面図（図２（ａ））と、当該上面図のＡ−Ａ’断面における、Ｐ型不純物濃度の分布を示す図（図２（ｂ））とからなる。ただし、簡単のためショットキー電極３は図示を省略している。
図２（ａ）に示されるようにＰ型領域２は、低濃度Ｐ型領域２Ａと、高濃度Ｐ型領域２Ｂとから形成されている。ただし、低濃度Ｐ型領域２Ａの配置および高濃度Ｐ型領域２Ｂの配置は、図２（ａ）に示されるような配置である場合には限定されず、他の様々な配置が可能である。また、Ｐ型領域の種類も、図２（ａ）に示されるような２種類（低濃度Ｐ型領域２Ａおよび高濃度Ｐ型領域２Ｂ）に限られるものではなく、さらに異なる濃度のＰ型領域（図示せず）が形成されていてもよい（詳細は後述する）。
低濃度Ｐ型領域２Ａおよび高濃度Ｐ型領域２Ｂは、ともにＰ型（第２導電型）不純物がイオン注入された領域であるが、図２（ｂ）に示されるように、高濃度Ｐ型領域２Ｂは、低濃度Ｐ型領域２ＡよりもＰ型不純物濃度（縦軸参照）が高く設定されている。
図３は、低濃度Ｐ型領域２Ａの詳細を例示した図である。図３に示されるように、低濃度Ｐ型領域２Ａは、Ｐ型不純物の分布の繰り返し単位であるユニットセル２０を複数配列して形成されている。なお、低濃度Ｐ型領域２Ａ内で、各ユニットセル２０の占有面積（サイズ）および形状は統一されていてもよいし、統一されていなくともよい。
図４は、図３に示された各ユニットセル２０の内部を例示した図である。図４に示されるようにユニットセル２０において、低濃度（第１濃度とする）のＰ型不純物が注入された単位分布領域２１Ａと、高濃度（第１濃度より高濃度の第２濃度とする）のＰ型不純物が注入された単位分布領域２１Ｂとが、それぞれ離間して配列されている。なお、ユニットセル２０内で、各単位分布領域の占有面積（サイズ）および形状は統一されていてもよいし、統一されていなくともよい。
単位分布領域２１Ａの集合（図４では８つ）を第１分布領域２０Ａ、単位分布領域２１Ｂの集合（図４では１つのみ）を第２分布領域２０Ｂとすると、ユニットセル２０は、第１分布領域２０Ａと第２分布領域２０Ｂとの、Ｐ型不純物濃度の異なる２種類の分布領域からなることが分かる。
ここで、各分布領域（第１分布領域２０Ａおよび第２分布領域２０Ｂ）は、図４のような、互いに離間した単位分布領域から構成されている場合に限られず、連続的な分布領域を有するものであってもよい。また、第１分布領域２０Ａの第１濃度は、０であってもよい。
図５は、高濃度Ｐ型領域２Ｂの詳細を例示した図である。図５に示されるように、高濃度Ｐ型領域２Ｂは、Ｐ型不純物の分布の繰り返し単位であるユニットセル２０を複数配列して形成されている。なお、高濃度Ｐ型領域２Ｂにおけるユニットセル２０は、低濃度Ｐ型領域２Ａにおけるユニットセル２０と同じ、占有面積および形状を有するものとして示しているが、低濃度Ｐ型領域２Ａにおけるユニットセル２０とは異なる占有面積および形状を有するものであってもよいし、高濃度Ｐ型領域２Ｂ内で、各ユニットセル２０の占有面積（サイズ）および形状は統一されていてもよいし、統一されていなくともよい。
図６は、図５に示された各ユニットセル２０の内部を例示した図である。図６に示されるようにユニットセル２０において、低濃度のＰ型不純物が注入された単位分布領域２１Ａと、高濃度のＰ型不純物が注入された単位分布領域２１Ｂとが、それぞれ離間して配列されている。なお、ユニットセル２０内で、各単位分布領域の占有面積（サイズ）および形状は統一されていてもよいし、統一されていなくともよい。
単位分布領域２１Ａの集合（図６では４つ）を第１分布領域２０Ａ、単位分布領域２１Ｂの集合（図６では５つ）を第２分布領域２０Ｂとすると、ユニットセル２０は、第１分布領域２０Ａと第２分布領域２０Ｂとの、Ｐ型不純物濃度の異なる２種類の分布領域からなることが分かる。
ここで、各分布領域（第１分布領域２０Ａおよび第２分布領域２０Ｂ）は、図６のような、互いに離間した単位分布領域から構成されている場合に限られず、連続的な分布領域を有するものであってもよい。
高濃度Ｐ型領域２Ｂにおけるユニットセル２０では、低濃度Ｐ型領域２Ａにおけるユニットセル２０よりも第２分布領域２０Ｂの占有面積が広い。すなわち、ユニットセル２０における第２分布領域２０Ｂの占有比率が、高濃度Ｐ型領域２Ｂにおけるユニットセル２０の方が高い。よって結果として、高濃度Ｐ型領域２Ｂ全体としても低濃度Ｐ型領域２Ａ全体よりも第２分布領域２０Ｂの占有比率が高くなり、高濃度Ｐ型領域２Ｂ全体のＰ型不純物濃度を擬似的に高くすることができる。炭化珪素ドリフト層１表層の形成箇所に応じてユニットセル２０における第２分布領域２０Ｂ（または第１分布領域２０Ａ）の占有比率を変えることによって、高濃度Ｐ型領域２Ｂ（または低濃度Ｐ型領域２Ａ）全体のＰ型不純物濃度を擬似的に変えることができる。
高濃度Ｐ型領域２Ｂにおけるユニットセル２０、および、低濃度Ｐ型領域２Ａにおけるユニットセル２０は、それぞれ内包する分布領域（第１分布領域２０Ａおよび第２分布領域２０Ｂ）を任意に設定し、炭化珪素基板１０上の有効領域を形成することができる。
図７は、本実施形態に関する炭化珪素半導体装置の上面図（図７（ａ））と、当該上面図のＢ−Ｂ’断面における、Ｐ型不純物濃度の分布を示す図（図７（ｂ））とからなる。ただし、簡単のためショットキー電極３は図示を省略している。
図７（ａ）に示されるようにＰ型領域５は、低濃度Ｐ型領域２Ａと、高濃度Ｐ型領域２Ｂと、中濃度Ｐ型領域２Ｃとから形成されている。ただし、これらの領域の配置は、図７（ａ）に示されるような配置である場合には限定されず、他の様々な配置が可能である。
図７（ｂ）に示されるように、中濃度Ｐ型領域２Ｃは、低濃度Ｐ型領域２ＡよりもＰ型不純物濃度（縦軸参照）が高く、かつ、高濃度Ｐ型領域２ＢよりもＰ型不純物濃度（縦軸参照）が低く設定されている。
図８は、図７（ａ）に示された中濃度Ｐ型領域２Ｃの、各ユニットセル２０の内部を例示した図である。図８に示されるようにユニットセル２０において、低濃度のＰ型不純物が注入された単位分布領域２１Ａと、高濃度のＰ型不純物が注入された単位分布領域２１Ｂとが、それぞれ離間して配列されている。
単位分布領域２１Ａの集合（図８では５つ）を第１分布領域２０Ａ、単位分布領域２１Ｂの集合（図８では４つ）を第２分布領域２０Ｂとすると、ユニットセル２０は、第１分布領域２０Ａと第２分布領域２０Ｂとの、Ｐ型不純物濃度の異なる２種類の分布領域からなることが分かる。
ここで、各分布領域（第１分布領域２０Ａおよび第２分布領域２０Ｂ）は、図８のような、互いに離間した単位分布領域から構成されている場合に限られず、連続的な分布領域を有するものであってもよい。
中濃度Ｐ型領域２Ｃにおけるユニットセル２０では、低濃度Ｐ型領域２Ａにおけるユニットセル２０よりも第２分布領域２０Ｂの占有面積が広く、高濃度Ｐ型領域２Ｂにおけるユニットセル２０よりも第２分布領域２０Ｂの占有面積が狭い。すなわち、中濃度Ｐ型領域２Ｃのユニットセル２０における第２分布領域２０Ｂの占有比率が、低濃度Ｐ型領域２Ａにおける場合よりも高く、高濃度Ｐ型領域２Ｂにおける場合よりも低い。よって結果として、中濃度Ｐ型領域２Ｃ全体としても低濃度Ｐ型領域２Ａ全体よりも第２分布領域２０Ｂの占有比率が高く、かつ、高濃度Ｐ型領域２Ｂ全体よりも第２分布領域２０Ｂの占有比率が低くなり、中濃度Ｐ型領域２Ｃ全体のＰ型不純物濃度を、低濃度Ｐ型領域２Ａ全体のＰ型不純物濃度より高く、かつ、高濃度Ｐ型領域２Ｂ全体のＰ型不純物濃度より低いものに、擬似的に設定することができる。
このような中濃度Ｐ型領域２Ｃを、低濃度Ｐ型領域２Ａの分布領域と高濃度Ｐ型領域２Ｂの分布領域との間に形成することで、低濃度Ｐ型領域２Ａから高濃度Ｐ型領域２Ｂへの不純物分布濃度の変化が緩やかになり、より連続的な不純物濃度変化を実現することができる。このような連続的な不純物濃度変化は、ユニットセル２０における第１分布領域２０Ａと第２分布領域２０Ｂとの占有比率の組み合わせパターンを増やして、徐々にＰ型不純物濃度が変化していくような順序でユニットセル２０を敷き詰めることで実現できる。
なお、図２（ａ）および図７（ａ）では、高濃度Ｐ型領域２Ｂが所定の箇所に形成されているが、当該形成箇所は、例えば、炭化珪素ドリフト層１表層の中央部分、または、ワイヤボンドされる箇所、さらには、電源が接続される箇所とすることができる。
次に、各ユニットセル２０の内部の他の例示を示す（図９〜図２２参照）。
図９では、ユニットセル２０内に縦４つ、横４つの単位分布領域が、互いに離間して配置されている。図９では、１２個の単位分布領域２１Ａの集合による第１分布領域２０Ａと、４個の単位分布領域２１Ｂの集合による第２分布領域２０Ｂとの、Ｐ型不純物濃度の異なる２種類の分布領域から形成されていることが分かる。
図１０では、ユニットセル２０内に縦４つ、横４つの単位分布領域が、互いに離間して配置されている。図１０では、８個の単位分布領域２１Ａの集合による第１分布領域２０Ａと、８個の単位分布領域２１Ｂの集合による第２分布領域２０Ｂとの、Ｐ型不純物濃度の異なる２種類の分布領域から形成されていることが分かる。
図１１では、ユニットセル２０内に縦５つ、横５つの単位分布領域が、互いに離間して配置されている。図１１では、２４個の単位分布領域２１Ａの集合による第１分布領域２０Ａと、１個の単位分布領域２１Ｂ（中央のみ）の集合による第２分布領域２０Ｂとの、Ｐ型不純物濃度の異なる２種類の分布領域から形成されていることが分かる。
図１２では、ユニットセル２０内に縦５つ、横５つの単位分布領域が、互いに離間して配置されている。図１２では、２１個の単位分布領域２１Ａの集合による第１分布領域２０Ａと、４個の単位分布領域２１Ｂの集合による第２分布領域２０Ｂとの、Ｐ型不純物濃度の異なる２種類の分布領域から形成されていることが分かる。
図１３では、ユニットセル２０内に縦５つ、横５つの単位分布領域が、互いに離間して配置されている。図１３では、１６個の単位分布領域２１Ａの集合による第１分布領域２０Ａと、９個の単位分布領域２１Ｂの集合による第２分布領域２０Ｂとの、Ｐ型不純物濃度の異なる２種類の分布領域から形成されていることが分かる。
図１４では、ユニットセル２０内に縦５つ、横５つの単位分布領域が、互いに離間して配置されている。図１４では、１３個の単位分布領域２１Ａの集合による第１分布領域２０Ａと、１２個の単位分布領域２１Ｂの集合による第２分布領域２０Ｂとの、Ｐ型不純物濃度の異なる２種類の分布領域から形成されていることが分かる。
図１５では、ユニットセル２０内に縦５つ、横５つの単位分布領域が、互いに離間して配置されている。図１５では、９個の単位分布領域２１Ａの集合による第１分布領域２０Ａと、１６個の単位分布領域２１Ｂの集合による第２分布領域２０Ｂとの、Ｐ型不純物濃度の異なる２種類の分布領域から形成されていることが分かる。
図１６では、ユニットセル２０内に縦５つ、横５つの単位分布領域が、互いに離間して配置されている。図１６では、４個の単位分布領域２１Ａの集合による第１分布領域２０Ａと、２１個の単位分布領域２１Ｂの集合による第２分布領域２０Ｂとの、Ｐ型不純物濃度の異なる２種類の分布領域から形成されていることが分かる。
図１７では、ユニットセル２０内に縦５つ、横５つの単位分布領域が、互いに離間して配置されている。図１７では、１個の単位分布領域２１Ａ（中央のみ）の集合による第１分布領域２０Ａと、２４個の単位分布領域２１Ｂの集合による第２分布領域２０Ｂとの、Ｐ型不純物濃度の異なる２種類の分布領域から形成されていることが分かる。
図１８では、ユニットセル２０内に帯状に形成された単位分布領域が、互いに離間して配置されている。図１８では、４本の単位分布領域２１Ａの集合による第１分布領域２０Ａと、１本の単位分布領域２１Ｂ（中央のみ）の集合による第２分布領域２０Ｂとの、Ｐ型不純物濃度の異なる２種類の分布領域から形成されていることが分かる。各単位分布領域間の距離を固定して、単位分布領域の帯の数を変更することで、Ｐ型不純物濃度を調整することができる。
図１９では、ユニットセル２０内に帯状に形成された単位分布領域が、互いに離間して配置されている。図１９では、２本の単位分布領域２１Ａの集合による第１分布領域２０Ａと、３本の単位分布領域２１Ｂの集合による第２分布領域２０Ｂとの、Ｐ型不純物濃度の異なる２種類の分布領域から形成されていることが分かる。各単位分布領域間の距離を固定して、単位分布領域の帯の数を変更することで、Ｐ型不純物濃度を調整することができる。
図２０では、ユニットセル２０内に帯状に形成された単位分布領域が、互いに離間して配置されている。図２０では、２本の単位分布領域２１Ａの集合による第１分布領域２０Ａと、１本の単位分布領域２１Ｂ（中央のみ）の集合による第２分布領域２０Ｂとの、Ｐ型不純物濃度の異なる２種類の分布領域から形成されていることが分かる。なお図２０では、単位分布領域２１Ａの帯の太さよりも、単位分布領域２１Ｂの帯の太さが細くなるように、それぞれの単位分布領域が形成されている。各単位分布領域間の距離を可変にして、単位分布領域の占有面積を変更することで、Ｐ型不純物濃度を調整することができる。
図２１では、ユニットセル２０内に帯状に形成された単位分布領域が、互いに離間して配置されている。図２１では、２本の単位分布領域２１Ａの集合による第１分布領域２０Ａと、１本の単位分布領域２１Ｂ（中央のみ）の集合による第２分布領域２０Ｂとの、Ｐ型不純物濃度の異なる２種類の分布領域から形成されていることが分かる。なお図２１では、単位分布領域２１Ａの帯の太さよりも、単位分布領域２１Ｂの帯の太さが太くなるように、それぞれの単位分布領域が形成されている。
図２２では、ユニットセル２０内に帯状に形成された単位分布領域が、互いに離間して配置されている。図２２では、２本の単位分布領域２１Ａの集合による第１分布領域２０Ａと、１本の単位分布領域２１Ｂ（中央のみ）の集合による第２分布領域２０Ｂとの、Ｐ型不純物濃度の異なる２種類の分布領域から形成されていることが分かる。なお図２２では、単位分布領域２１Ａの帯では図面上方向に移動するに従って帯の太さが太くなり、単位分布領域２１Ｂの帯では図面下方向に移動するに従って帯の太さが太くなるように、それぞれの単位分布領域が形成されている。このように形成しておけば、図２０に示されたユニットセル２０の図面下部（Ａ’）と、図２１に示されたユニットセル２０の図面上部（Ｂ’）とを滑らかに接続する分布領域として、活用することができる。
＜製造方法＞
図１に示された炭化珪素半導体装置の製造方法について、以下に説明する。
まず、炭化珪素基板１０上にエピタキシャル成長によって炭化珪素ドリフト層１を形成する。次に、レジストあるいは酸化膜等のマスクを炭化珪素ドリフト層１上に形成する。
当該マスクを使用して炭化珪素ドリフト層１上にイオン注入を行うことで、炭化珪素ドリフト層１表層にＰ型領域２が形成される。
このとき、図２に示すように、Ｐ濃度の高い領域（以降Ｐ＋）と、Ｐ濃度の低い領域（以降Ｐ−）を作製するように、イオンの注入加速電圧を変えマスクも変えて２回以上イオン注入を行う。
最後に、ショットキー電極３を炭化珪素ドリフト層１上に形成することで、炭化珪素半導体装置（ＪＢＳまたはＭＰＳ）となる。
＜動作＞
次に、本実施形態に関する炭化珪素半導体装置の動作について説明する。
図２３は、本発明の前提技術となる半導体装置における、サージ電流の電流経路を示す図である。
図２３に示される半導体装置は、Ｎ＋型（第１導電型）の炭化珪素基板（図示せず）上にエピタキシャル成長によって形成された、Ｎ−型（第１導電型）の炭化珪素ドリフト層１と、炭化珪素ドリフト層１表層に形成された高濃度Ｐ型領域６Ｂと、高濃度Ｐ型領域６Ｂを平面視上囲んで、かつ、高濃度Ｐ型領域６Ｂとは離間して炭化珪素ドリフト層１表層に形成された低濃度Ｐ型領域６Ａと、炭化珪素ドリフト層１上に形成されたショットキー電極３と、炭化珪素基板１０裏面に形成されたオーミック電極（図示せず）とを備えている。
図２３に示された半導体装置では、低濃度Ｐ型領域６Ａが形成された箇所と高濃度Ｐ型領域６Ｂが形成された箇所との間の距離が比較的長いため、配線抵抗と半導体素子のインダクタンスとの間に差が生じ、サージ電流を装置全体に流すことができない。すなわち、図２３（ａ）または図２３（ｂ）に示されるように、サージ電流が局所的に集中することとなり、十分な耐圧が実現できない。
一方で本発明に関する炭化珪素半導体装置では、図２４に示されるように、ユニットセル２０における第１分布領域２０Ａと第２分布領域２０Ｂとの占有比率を変えることでＰ型不純物の濃度分布を連続的に変化させることができるため、サージ電流をより均一に流しやすくなる。よって、サージ電流が局所的に集中することを抑制でき、十分な耐圧を実現することができる。
図２５〜図２８は、本発明に関する炭化珪素半導体装置の各性能を例示した図である。
図２５は、ショットキーバリアダイオードの逆方向電流（実線）と、ＰＮ接合の逆方向電流（点線）との関係を示した図である。図２５において、縦軸はｌｏｇ（逆電流ＩＲ）、横軸は逆電圧ＶＲを示している。
図２５に示されるように、第１分布領域２０Ａと第２分布領域２０Ｂとを組み合わせることによって、Ｐ型不純物濃度が高い高濃度Ｐ型領域２Ｂ（Ｐ＋側の点線）と、Ｐ型不純物濃度が低い低濃度Ｐ型領域２Ａ（Ｐ−側の点線）とを擬似的に形成し、これらによってショットキーバリアダイオードの逆方向特性（実線）を向上させることができる。
図２６は、ショットキーバリアダイオードの順方向電流（実線）と、ＰＮ接合の順方向電流（点線）との関係を示した図である。図２５において、縦軸はｌｏｇ（順電流ＩＦ）、横軸は順電圧ＶＦを示している。
図２６に示されるように、第１分布領域２０Ａと第２分布領域２０Ｂとを組み合わせることによって、Ｐ型不純物濃度が高い高濃度Ｐ型領域２Ｂ（Ｐ＋側の点線）と、Ｐ型不純物濃度が低い低濃度Ｐ型領域２Ａ（Ｐ−側の点線）とを擬似的に形成し、これらによってショットキーバリアダイオードの順方向特性（実線）を向上させることができる。
図２７および図２８は、ショットキーバリアダイオードにおけるＰＮ接合とショットキー接合との面積比を変えたときの順電圧ＶＦと逆電流ＩＲとの関係を示した図である。図２７および図２８において、縦軸は順電圧ＶＦ、横軸はｌｏｇ（逆電流ＩＲ）を示している。
図２７に示されるように、ｌｏｇ（逆電流ＩＲ）が大きくなるとＰＮ接合の面積／ショットキーバリアダイオードの面積、が小さくなり、順電圧ＶＦが大きくなるとＰＮ接合の面積／ショットキーバリアダイオードの面積、が大きくなることが分かる。本発明に関する炭化珪素半導体装置では、第１分布領域２０Ａと第２分布領域２０Ｂとの占有比率を変えることによって、当該グラフに沿う任意の特性を実現することができる。
また、ＰＮ接合の面積／ショットキーバリアダイオードの面積を固定した場合には、図２８に示されるように、ｌｏｇ（逆電流ＩＲ）が大きくなると高濃度Ｐ型領域２Ｂの面積／低濃度Ｐ型領域２Ａの面積、が大きくなり（すなわち、低濃度Ｐ型領域２Ａの面積が相対的に小さくなり）、順電圧ＶＦが大きくなると高濃度Ｐ型領域２Ｂの面積／低濃度Ｐ型領域２Ａの面積、が小さくなる（すなわち、低濃度Ｐ型領域２Ａの面積が相対的に大きくなる）ことが分かる。本発明に関する炭化珪素半導体装置では、第１分布領域２０Ａと第２分布領域２０Ｂとの占有比率を変えることによって、当該グラフに沿う任意の特性を実現することができる。
＜変形例＞
図２９は、本実施形態の変形例を示す炭化珪素半導体装置の上面図である。
図２９に示されるようなＰ型領域２は、低濃度Ｐ型領域２Ａと、高濃度Ｐ型領域２Ｂとから形成されている。
高濃度Ｐ型領域２Ｂ上の所定位置に、ショットキー電極３（図２９には図示せず）を介してワイヤボンディングされるワイヤボンド位置８を設定する場合、その位置が精度よく認識できるように、例えばショットキー電極３上に形成されたＡｌパッド（図２９には図示せず）の四隅に、認識可能な小さいスリット７（位置合わせマーク）を例えば２〜３個形成することができる。このように形成することで、ワイヤボンディング時の位置合わせ精度を向上させることができ、ワイヤボンディングのズレ等によるサージ耐量の低下を抑制できる。
＜効果＞
本発明に関する実施形態によれば、炭化珪素半導体装置が、第１導電型（ｎ型）の炭化珪素基板１０上に形成された、第１導電型の炭化珪素ドリフト層１と、炭化珪素ドリフト層１表層に形成された、第２導電型（Ｐ型）領域としてのＰ型領域２と、Ｐ型領域２の形成箇所に応じて炭化珪素ドリフト層１上に形成されたショットキー電極３とを備える。
そしてＰ型領域２が、Ｐ型不純物の分布の繰り返し単位であるユニットセル２０が複数配列されることによって形成される。また各ユニットセル２０が、第１濃度でＰ型不純物が分布する第１分布領域２０Ａと、第１濃度より高い第２濃度でＰ型不純物が分布する第２分布領域２０Ｂとを少なくとも有する。
このような構成によれば、少ないイオン注入回数でも、第１分布領域２０Ａと第２分布領域２０Ｂとの組み合わせを変えることにより、より多段階に、滑らかに変化するＰ型不純物の濃度分布を形成することができる。よって、注入イオン濃度、注入深さ等の条件の異なるイオン注入工程を多数回行うことなく、多段階に変化するＰ型不純物濃度分布を実現することができる。
また、このようなユニットセルが複数配列されることで、Ｐ型不純物が局所的に分布することなく最適な準方向特性と逆方向特性を実現できる。よって、チップ内のＰ型不純物濃度分布の不均一さが解消され、チップ全体でサージ電流を受ける（より均一にサージ電流が流れる）ことができるため、高性能で高サージ耐量の炭化珪素半導体装置を実現することができる。
また、ユニットセル２０を敷き詰めることによってＰ型不純物領域を形成するため、様々な炭化珪素基板１０の表面形状に対応することができる。通常、炭化珪素基板１０の表面形状は正方形、または正多角形であるが、本発明の場合には、長方形、その他の非対称な形状にも対応できる。
また、本発明に関する実施形態によれば、一の形成箇所における各ユニットセル２０と、他の形成箇所における各ユニットセル２０とで、第１分布領域２０Ａおよび第２分布領域２０Ｂの占有比率が異なる。
このような構成によれば、形成箇所によってユニットセル２０の第１分布領域２０Ａおよび第２分布領域２０Ｂの占有比率、すなわち、低濃度Ｐ型領域２Ａおよび高濃度Ｐ型領域２Ｂの占有比率を変更し、サージ電流が均一に流れるようなＰ型不純物濃度分布を形成することができる。
また、本発明に関する実施形態によれば、各ユニットセル２０における第２分布領域２０Ｂの占有比率が、炭化珪素ドリフト層１表層の中央部分では、その周辺部分よりも高い。
このような構成によれば、サージ電流の集中しやすい炭化珪素ドリフト層１表層の中央部分で、サージ耐量の高い第２分布領域２０Ｂの占有比率を高めることができるため、実行的にサージ電流が流れる部分がチップ全体に亘り、高いサージ耐量を実現することができる。
また、本発明に関する実施形態によれば、各ユニットセル２０における第２分布領域２０Ｂの占有比率が、炭化珪素ドリフト層１表層のワイヤボンド箇所に対応する部分では、その周辺部分よりも高い。
このような構成によれば、サージ電流の集中しやすい炭化珪素ドリフト層１表層のワイヤボンド箇所で、サージ耐量の高い第２分布領域２０Ｂの占有比率を高めることができるため、実行的にサージ電流が流れる部分がチップ全体に亘り、高いサージ耐量を実現することができる。
また、本発明に関する実施形態によれば、各ユニットセル２０における第２分布領域２０Ｂの占有比率が、炭化珪素ドリフト層１表層の電源接続箇所に対応する部分では、その周辺部分よりも高い。
このような構成によれば、サージ電流の集中しやすい炭化珪素ドリフト層１表層の電源接続箇所で、サージ耐量の高い第２分布領域２０Ｂの占有比率を高めることができるため、実行的にサージ電流が流れる部分がチップ全体に亘り、高いサージ耐量を実現することができる。
また、本発明に関する実施形態によれば、第１分布領域２０Ａは単位分布領域２１Ａが、第２分布領域２０Ｂは単位分布領域２１Ｂが、それぞれ互いに離間し複数配列して形成された分布領域であり、第１分布領域２０Ａにおける各単位分布領域２１Ａと、第２分布領域２０Ｂにおける各単位分布領域２１Ｂとは、炭化珪素ドリフト層１表層における占有面積が等しい。
このような構成によれば、ユニットセル２０を構成する単位分布領域２１Ａおよび単位分布領域２１Ｂを、ユニットセル２０内において容易に配列することができる。
また、本発明に関する実施形態によれば、第１分布領域２０Ａは単位分布領域２１Ａが、第２分布領域２０Ｂは単位分布領域２１Ｂが、それぞれ互いに離間し複数配列して形成された分布領域であり、第１分布領域２０Ａにおける各単位分布領域２１Ａと、第２分布領域２０Ｂにおける各単位分布領域２１Ｂとは、炭化珪素ドリフト層１表層における占有面積が異なる。
このような構成によれば、単位分布領域２１Ａおよび単位分布領域２１Ｂを用いて、多様なパターンの配列をユニットセル２０内において実現することができる。
また、本発明に関する実施形態によれば、炭化珪素ドリフト層１表層における、各ユニットセル２０の占有面積が等しい。
このような構成によれば、ユニットセル２０のサイズを単一にすることで、炭化珪素ドリフト層１表層における配列が容易となる。
また、本発明に関する実施形態によれば、炭化珪素ドリフト層１表層における、各ユニットセル２０の占有面積が異なる。
このような構成によれば、サイズの異なるユニットセル２０を用いて、多様なパターンの配列を炭化珪素ドリフト層１表層において実現することができる。
また、本発明に関する実施形態によれば、ショットキー電極３が、当該ショットキー電極３に対する位置合わせマーク（スリット７）を備える。
このような構成によれば、ワイヤボンディングの位置精度を向上させることできるため、ユニットセル２０とワイヤとのずれを低減し、高いサージ耐量を維持できる。
本発明の実施形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。
なお本発明は、その発明の範囲内において、本実施形態における任意の構成要素の変形もしくは省略が可能である。
１ 炭化珪素ドリフト層、２，５ Ｐ型領域、２Ａ，６Ａ 低濃度Ｐ型領域、２Ｂ，６Ｂ 高濃度Ｐ型領域、２Ｃ 中濃度Ｐ型領域、３ ショットキー電極、４ オーミック電極、７ スリット、８ ワイヤボンド位置、１０ 炭化珪素基板、２０ ユニットセル、２０Ａ 第１分布領域、２０Ｂ 第２分布領域、２１Ａ，２１Ｂ 単位分布領域。

Claims (12)

  1. 第１導電型の炭化珪素基板上に形成された、第１導電型の炭化珪素ドリフト層と、
    前記炭化珪素ドリフト層表層に形成された、第２導電型領域と、
    前記第２導電型領域の形成箇所に応じて前記炭化珪素ドリフト層上に形成された、ショットキー電極とを備え、
    前記第２導電型領域が、第２導電型不純物の分布の繰り返し単位であるユニットセルが複数配列されることによって形成され、
    各前記ユニットセルが、第１濃度で前記第２導電型不純物が分布する第１分布領域と、前記第１濃度より高い第２濃度で前記第２導電型不純物が分布する第２分布領域とを少なくとも有することを特徴とする、
    炭化珪素半導体装置。
  2. 一の前記形成箇所における各前記ユニットセルと、他の前記形成箇所における各前記ユニットセルとで、前記第１分布領域および前記第２分布領域の占有比率が異なることを特徴とする、
    請求項１に記載の炭化珪素半導体装置。
  3. 各前記ユニットセルにおける前記第２分布領域の占有比率が、前記炭化珪素ドリフト層表層の中央部分では、その周辺部分よりも高いことを特徴とする、
    請求項１または２に記載の炭化珪素半導体装置。
  4. 各前記ユニットセルにおける前記第２分布領域の占有比率が、前記炭化珪素ドリフト層表層のワイヤボンド箇所に対応する部分では、その周辺部分よりも高いことを特徴とする、
    請求項１〜３のいずれかに記載の炭化珪素半導体装置。
  5. 各前記ユニットセルにおける前記第２分布領域の占有比率が、前記炭化珪素ドリフト層表層の電源接続箇所に対応する部分では、その周辺部分よりも高いことを特徴とする、
    請求項１〜３のいずれかに記載の炭化珪素半導体装置。
  6. それぞれが内包する前記分布領域を任意に設定した複数の前記ユニットセルが、前記炭化珪素基板上の有効領域を形成することを特徴とする、
    請求項１〜５のいずれかに記載の炭化珪素半導体装置。
  7. 前記第１分布領域および前記第２分布領域は、互いに離間した単位分布領域が複数配列して形成された分布領域であり、
    前記第１分布領域における各前記単位分布領域と、前記第２分布領域における各前記単位分布領域とは、前記炭化珪素ドリフト層表層における占有面積が等しいことを特徴とする、
    請求項１〜６のいずれかに記載の炭化珪素半導体装置。
  8. 前記第１分布領域および前記第２分布領域は、互いに離間した単位分布領域が複数配列して形成された分布領域であり、
    前記第１分布領域における各前記単位分布領域と、前記第２分布領域における各前記単位分布領域とは、前記炭化珪素ドリフト層表層における占有面積が異なることを特徴とする、
    請求項１〜６のいずれかに記載の炭化珪素半導体装置。
  9. 前記炭化珪素ドリフト層表層における、各前記ユニットセルの占有面積が等しいことを特徴とする、
    請求項１〜８のいずれかに記載の炭化珪素半導体装置。
  10. 前記炭化珪素ドリフト層表層における、各前記ユニットセルの占有面積が異なることを特徴とする、
    請求項１〜８のいずれかに記載の炭化珪素半導体装置。
  11. 前記第１分布領域への前記第２導電型不純物の注入加速電圧と、前記第２分布領域への前記第２導電型不純物の注入加速電圧とが異なることを特徴とする、
    請求項１〜１０のいずれかに記載の炭化珪素半導体装置。
  12. 前記ショットキー電極が、当該ショットキー電極に対する位置合わせマークを備えることを特徴とする、
    請求項１〜１１のいずれかに記載の炭化珪素半導体装置。
JP2012202468A 2012-09-14 2012-09-14 炭化珪素半導体装置 Active JP6029397B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012202468A JP6029397B2 (ja) 2012-09-14 2012-09-14 炭化珪素半導体装置
CN201310191318.8A CN103681783B (zh) 2012-09-14 2013-05-22 碳化硅半导体装置
US13/931,203 US9184306B2 (en) 2012-09-14 2013-06-28 Silicon carbide semiconductor device
KR1020130106390A KR101603570B1 (ko) 2012-09-14 2013-09-05 탄화 규소 반도체장치
DE102013217850.6A DE102013217850B4 (de) 2012-09-14 2013-09-06 Siliziumcarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012202468A JP6029397B2 (ja) 2012-09-14 2012-09-14 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2014057026A true JP2014057026A (ja) 2014-03-27
JP6029397B2 JP6029397B2 (ja) 2016-11-24

Family

ID=50181922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012202468A Active JP6029397B2 (ja) 2012-09-14 2012-09-14 炭化珪素半導体装置

Country Status (5)

Country Link
US (1) US9184306B2 (ja)
JP (1) JP6029397B2 (ja)
KR (1) KR101603570B1 (ja)
CN (1) CN103681783B (ja)
DE (1) DE102013217850B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152523A (ja) * 2016-02-24 2017-08-31 株式会社日立製作所 パワー半導体素子およびそれを用いるパワー半導体モジュール

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105493293B (zh) * 2013-09-09 2018-08-24 株式会社日立制作所 半导体装置及其制造方法
JP6347999B2 (ja) * 2014-06-25 2018-06-27 シナプティクス・ジャパン合同会社 ジャンクションバリアショットキーダイオード及びその製造方法
KR101800589B1 (ko) * 2017-07-27 2017-11-22 이종철 점자 인쇄 기능을 갖는 종이컵 제조용 플렉소 인쇄판
CN107742277A (zh) * 2017-10-11 2018-02-27 上海电力学院 基于分块策略的mps模拟方法
CN108336152A (zh) * 2018-03-20 2018-07-27 重庆大学 具有浮动结的沟槽型碳化硅sbd器件及其制造方法
KR102592044B1 (ko) * 2018-06-29 2023-10-23 삼성전자 주식회사 전자 장치에서 물리적 키보드의 레이아웃 설정 방법 및 장치
JP7244306B2 (ja) * 2019-03-08 2023-03-22 株式会社東芝 半導体装置
CN112216746B (zh) * 2019-07-11 2024-05-14 即思创意股份有限公司 碳化硅半导体器件
US11164979B1 (en) * 2020-08-06 2021-11-02 Vanguard International Semiconductor Corporation Semiconductor device
CN113990934B (zh) * 2021-10-29 2023-07-28 西安微电子技术研究所 一种SiC JBS元胞结构及制备方法
CN116344591B (zh) * 2023-05-29 2023-09-01 深圳腾睿微电子科技有限公司 具有jbs晶胞结构的碳化硅半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60771A (ja) * 1983-06-17 1985-01-05 Nec Corp 半導体装置
JP2000252478A (ja) * 1999-02-26 2000-09-14 Hitachi Ltd ショットキーバリアダイオード

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH042198A (ja) 1990-04-19 1992-01-07 Hitachi Ltd 基板収納装置
SE9701724D0 (sv) * 1997-05-09 1997-05-09 Abb Research Ltd A pn-diode of SiC and a method for production thereof
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8432012B2 (en) * 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
JP4793293B2 (ja) * 2007-03-16 2011-10-12 日産自動車株式会社 炭化珪素半導体装置及びその製造方法
JP4396724B2 (ja) 2007-04-18 2010-01-13 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置
JP4420062B2 (ja) 2007-05-10 2010-02-24 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4356767B2 (ja) 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4375439B2 (ja) 2007-05-30 2009-12-02 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
JP2010003841A (ja) 2008-06-19 2010-01-07 Toyota Motor Corp 縦型のショットキーダイオード
US9117739B2 (en) * 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP5474218B2 (ja) 2010-12-28 2014-04-16 三菱電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60771A (ja) * 1983-06-17 1985-01-05 Nec Corp 半導体装置
JP2000252478A (ja) * 1999-02-26 2000-09-14 Hitachi Ltd ショットキーバリアダイオード

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152523A (ja) * 2016-02-24 2017-08-31 株式会社日立製作所 パワー半導体素子およびそれを用いるパワー半導体モジュール

Also Published As

Publication number Publication date
US9184306B2 (en) 2015-11-10
DE102013217850B4 (de) 2024-05-16
KR101603570B1 (ko) 2016-03-15
KR20140035823A (ko) 2014-03-24
US20140077226A1 (en) 2014-03-20
CN103681783B (zh) 2016-08-03
DE102013217850A1 (de) 2014-03-20
CN103681783A (zh) 2014-03-26
JP6029397B2 (ja) 2016-11-24

Similar Documents

Publication Publication Date Title
JP6029397B2 (ja) 炭化珪素半導体装置
JP5787853B2 (ja) 電力用半導体装置
JP5439969B2 (ja) 半導体装置
WO2017217198A1 (ja) 半導体装置
JP2010067737A (ja) 半導体装置およびその製造方法
US9142687B2 (en) Semiconductor diode device
JP7389038B2 (ja) ショットキーダイオードのｍｏｓｆｅｔとの集積化
US20150179758A1 (en) Semiconductor device and method of manufacturing the same
CN105122458A (zh) 半导体装置及其制造方法
CN107924940B (zh) 半导体装置
JP3737524B2 (ja) 整流用半導体装置
US10930797B2 (en) Schottky barrier diode and method of manufacturing the same
US11869940B2 (en) Feeder design with high current capability
JP4867131B2 (ja) 半導体装置およびその製造方法
US20150287840A1 (en) Semiconductor device
US20230246020A1 (en) Concept for silicon for carbide power devices
JP2013182905A (ja) 半導体装置
WO2015040675A1 (ja) 半導体装置、電力変換装置、鉄道車両、および半導体装置の製造方法
JP6129117B2 (ja) 半導体装置及びその製造方法
JP2014187200A (ja) 半導体装置の製造方法
TWI798254B (zh) 用於具有快速切換能力的電荷平衡半導體功率裝置之系統和方法
JP2015056560A (ja) 半導体装置
JP6932998B2 (ja) 炭化ケイ素ｍｏｓｆｅｔ及びその製造方法
JP6271157B2 (ja) 半導体装置
US20240021720A1 (en) Silicon carbide semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161018

R150 Certificate of patent or registration of utility model

Ref document number: 6029397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250