JP2010067737A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2010067737A JP2010067737A JP2008231781A JP2008231781A JP2010067737A JP 2010067737 A JP2010067737 A JP 2010067737A JP 2008231781 A JP2008231781 A JP 2008231781A JP 2008231781 A JP2008231781 A JP 2008231781A JP 2010067737 A JP2010067737 A JP 2010067737A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- semiconductor
- conductivity type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 311
- 238000004519 manufacturing process Methods 0.000 title claims description 85
- 239000012535 impurity Substances 0.000 claims description 85
- 239000000758 substrate Substances 0.000 claims description 63
- 230000012010 growth Effects 0.000 claims description 61
- 230000002093 peripheral effect Effects 0.000 claims description 37
- 230000015556 catabolic process Effects 0.000 abstract description 68
- 238000000034 method Methods 0.000 abstract description 51
- 230000008569 process Effects 0.000 abstract description 28
- 230000002349 favourable effect Effects 0.000 abstract 1
- 230000004048 modification Effects 0.000 description 68
- 238000012986 modification Methods 0.000 description 68
- 238000009792 diffusion process Methods 0.000 description 45
- 239000013078 crystal Substances 0.000 description 29
- 238000010586 diagram Methods 0.000 description 27
- 239000011295 pitch Substances 0.000 description 24
- 230000001965 increasing effect Effects 0.000 description 21
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000005530 etching Methods 0.000 description 14
- 238000007667 floating Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 230000005684 electric field Effects 0.000 description 12
- 230000007246 mechanism Effects 0.000 description 12
- 238000000059 patterning Methods 0.000 description 12
- 230000002441 reversible effect Effects 0.000 description 11
- 238000013461 design Methods 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 10
- 240000004050 Pentaglottis sempervirens Species 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 238000011084 recovery Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 239000000470 constituent Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000036039 immunity Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000012811 non-conductive material Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000011112 process operation Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002887 superconductor Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】素子部3と終端部5をともに、p型エピタキシャル埋込層122,123とn型エピタキシャル層124の対(素子セル2)が交互に配列されたスーパージャンクション構造にする。終端部5のn型エピタキシャル層120内の中間領域には、p型横型リサーフ領域130を設け、全てのp型エピタキシャル埋込層123との電気的な接続がとられるようにする。素子部3および終端部5をともにスーパージャンクション構造にするという簡略なプロセスにて半導体装置を形成できるし、終端部5にp型横型リサーフ領域130が存在するので、終端部5において安定した高耐圧化を実現することができる。
【選択図】図2
Description
(1)イオンインプランテーションによりn型とp型の不純物をそれぞれ別個にエピタキシャル層(Epitaxcial Silicon)に導入し、そのエピタキシャル構造を複数回繰り替えし積層して作成する(第1の製法と称する)。つまり、同様のエピタキシャル成長を複数回繰り返すマルチエピタキシャル製法である。
(2)厚いエピタキシャル層にトレンチ溝を形成し、この溝側面に不純物を拡散などの方法により設け、絶縁物質または非伝導物質を埋め込む(第2の製法と称する)。
(3)厚いエピタキシャル層にトレンチ溝を形成し、その溝内を不純物を含んだシリコンエピタキシャルにより埋め込む(第3の製法と称する)。つまり、一旦形成したトレンチ溝をエピタキシャル成長で再度埋め戻す方法(トレンチ形成エピタキシャル埋戻し製法)である。
図1〜図1Aは、本実施形態の半導体装置に対する比較例を説明する図である。ここで図1は、第1比較例の半導体装置1Xの概略構造を示す断面図である。図1Aは、第2比較例の半導体装置1Yの概略構造を示す平面図である。
(1)イオンインプランテーションによりn型とp型の不純物をそれぞれ別個にエピタキシャル層(Epitaxcial Silicon)に導入し、そのエピタキシャル構造を複数回繰り替えし積層して作成する第1の製法(マルチエピタキシャル製法)。
(2)厚いエピタキシャル層にトレンチ溝を形成し、この溝側面に不純物を拡散などの方法により設け、絶縁物質または非伝導物質を埋め込む第2の製法。
(3)厚いエピタキシャル層にトレンチ溝を形成し、その溝内を不純物を含んだシリコンエピタキシャルにより埋め込む第3の製法(トレンチ形成エピタキシャル埋戻し製法)。
図2〜図2Bは、第1実施形態(基本構成)の半導体装置1A_1を説明する図である。ここで、図2(1)は、半導体装置1A_1の概略構成を模式的に示すデバイスの略半分について示した鳥瞰図である。図2(2),(3)は、半導体装置1A_1の素子部3と終端部5との境界の概略構成を模式的に示す図であって、図2(2)は半導体装置1A_1の鳥瞰図であり、図2(3)は図2(2)におけるA−A’線のXY立体断面図(鳥瞰図)である。図2Aは、図2(2)でのXY表面と図2(3)でのXY表面に着目したXY平面図(透視図)であり、ソース領域を割愛しベース領域とゲート電極も示している。何れも模式図面であり、この図面寸法に限定されるものではなく、他の実施形態においても同様である。図2Bは、第3の製法を適用する場合におけるスーパージャンクション構造のトレンチ溝幅と結晶面方位を変えた場合の悪影響を説明する図である。
図3〜図3Aは、第1実施形態(基本構成)の半導体装置1A_1の製造方法の一手法を説明する図である。各図において、左側の(*−1)は素子部3の中央部であり、右側の(*−2)は素子部3と終端部5の境界部である。左側の(*−1)と右側の(*−2)を纏めて言うときには(*)と記す。後述する他の製法においても同様である。
図4〜図4Aは、第1実施形態(第1変形例)の半導体装置1A_2を説明する図である。ここで図4(1)は、半導体装置1A_2の概略構成を模式的に示すデバイスの略半分について示した鳥瞰図である。図4(2),(3)は、半導体装置1A_2の素子部3と終端部5との境界の概略構成を模式的に示す図であって、図4(2)は半導体装置1A_2の鳥瞰図であり、図4(3)は図4(2)におけるA−A’線のXY立体断面図(鳥瞰図)である。図4Aは、スーパージャンクション構造に横型リサーフ構造を適用する場合の悪影響を説明する図である。
図5〜図5Aは、第1実施形態(第1変形例)の半導体装置1A_2の製造方法の一手法を説明する図である。以下では、第1実施形態(基本構成)の半導体装置1A_1の製法との相違点を中心に説明する。
図6〜図6Aは、第1実施形態(第2変形例)の半導体装置1A_3を説明する図である。ここで図6は、半導体装置1A_3の概略構成を模式的に示す図である。図6(1)は半導体装置1A_3の鳥瞰図であり、図6(2)は図6(1)におけるA−A’線のXY立体断面図(鳥瞰図)である。図6Aは、図6(1)におけるA−A’線のXY平面図(全体概要)である。
図7は、第1実施形態(第2変形例)の半導体装置1A_3の製造方法の一手法を説明する図である。以下では、第1実施形態(第2変形例)の半導体装置1A_2の製法との相違点を中心に説明する。
図8は、第1実施形態(第3変形例)の半導体装置1A_4を説明する図である。ここで図8は、半導体装置1A_4の概略構成を模式的に示す鳥瞰図である。
図9〜図9Aは、第2実施形態(基本構成)の半導体装置1B_1を説明する図である。ここで、図9は、半導体装置1B_1の素子部3と終端部5との境界の概略構成を模式的に示す図であって、図9(1)は半導体装置1B_1の鳥瞰図であり、図9(2)は図9(1)におけるA−A’線のXY立体断面図(鳥瞰図)である。図9Aは、図9(1)でのXY表面と図9(2)でのXY表面に着目したXY平面図(透視図)であり、ソース領域を割愛しベース領域とゲート電極も示している。
図9Bは、第2実施形態の変形例を示す図である。ここで、第2実施形態(変形例)の半導体装置1B_2は、p型ピラーとの重なりを抑制するように横型リサーフ領域を形成する第1実施形態(第1変形例)に対する変形例で示している。図示を割愛するが、その他の第1実施形態の第2・第3変形例に対しても同様の仕組みを適用可能である。
図10〜図10Aは、第3実施形態の半導体装置1C_1を説明する図である。ここで、図10は、半導体装置1C_1の素子部3と終端部5との境界の概略構成を模式的に示す図であって、図10(1)は半導体装置1C_1の鳥瞰図であり、図10(2)は図10(1)におけるA−A’線のXY立体断面図(鳥瞰図)である。図10Aは、図10(1)でのXY表面と図10(2)でのXY表面に着目したXY平面図(透視図)であり、ソース領域を割愛しベース領域とゲート電極も示している。
図10Bは、第3実施形態の変形例を示す図である。ここで、第3実施形態(変形例)の半導体装置1C_2は、p型ピラーとの重なりを抑制するように横型リサーフ領域を形成する第1実施形態(第1変形例)に対する変形例で示している。図示を割愛するが、その他の第1実施形態の第2変形例や第3変形例、あるいは第2実施形態に対しても同様の変形を適用できる。
図11は、第4実施形態の半導体装置1Dを説明する図である。ここで、図11は、半導体装置1Dの素子部3と終端部5との境界の概略構成を模式的に示す図であって、図11(1)は半導体装置1Dの鳥瞰図であり、図11(2)は図11(1)におけるA−A’線のXY立体断面図(鳥瞰図)である。
図12は、第4実施形態の半導体装置1Dの製造方法の一手法を説明する図である。以下では、第1実施形態(基本構成)の半導体装置1A_1の製法との相違点を中心に説明する。
図13〜図13Aは、第5実施形態の半導体装置1Eを説明する図である。ここで、図13は、半導体装置1E_1の素子部3と終端部5との境界の概略構成を模式的に示す図であって、図13(1)は半導体装置1E_1の鳥瞰図であり、図13(2)は図13(1)におけるA−A’線のXY立体断面図(鳥瞰図)である。図13Aは、図13(1)でのXY表面と図13(2)でのXY表面に着目したXY平面図(透視図)であり、ソース領域を割愛しベース領域とゲート電極も示している。
図13Bおよび図13Cは、第5実施形態の変形例を示す図である。ここで、第5実施形態(変形例)の半導体装置1E_2,1E_3は、素子部3を島状にする変形例で示している。図13B(1),(2)や図13C(1),(2)から分かるように、素子部3は、n型高濃度基体110側(ドレイン側)から表面側(ソース側)まで、島状にp型エピタキシャル埋込層122が配列されている。一方、終端部5側については、n型高濃度基体110側(ドレイン側)から中間領域のp型横型リサーフ領域130まではストライプ状にp型エピタキシャル埋込層123が配列され、中間領域のp型横型リサーフ領域130から表面側(ソース側)までは島状にp型エピタキシャル埋込層123が配列されている。
図14は、第6〜第8実施形態の半導体装置を説明する図である。ここで、図14は、半導体装置の素子部3と終端部5との境界の概略構成を模式的に示す鳥瞰図である。
図15は、第9実施形態の半導体装置1Jを説明する図である。ここで、図15は、半導体装置1Jの素子部3と終端部5との境界の概略構成を模式的に示す図であって、図15(1)は半導体装置1Jの鳥瞰図であり、図15(2)は図15(1)におけるA−A’線のXY立体断面図(鳥瞰図)である。
Claims (16)
- 第1の電極側に配置された第1導電型の第1の半導体領域と、
前記第1の半導体領域の前記第1の電極とは反対側に配置される第2の電極側の表面に沿って、第1導電型の第1のピラー領域および第2導電型の第2のピラー領域の対が交互に、素子部およびその周囲の終端部に設けられている第2の半導体領域と、
前記終端部における前記第2の半導体領域内に設けられた第2導電型の横型リサーフ領域と、
を備えた半導体装置。 - 前記第2の半導体領域内に複数の前記横型リサーフ領域が設けられている
請求項1に記載の半導体装置。 - 前記終端部における前記第2の半導体領域の表面部に、第2導電型の別の横型リサーフ領域が設けられている
請求項1または2に記載の半導体装置。 - 前記第2導電型の別の横型リサーフ領域は、前記終端部における前記第1の半導体領域と前記第2の半導体領域の境界部に、前記第1の半導体領域から前記第2の半導体領域にかけて一体的に形成されている
請求項3に記載の半導体装置。 - 第1の電極側に配置された第1導電型の第1の半導体領域と、
前記第1の半導体領域の前記第1の電極とは反対側に配置される第2の電極側の表面に沿って、第1導電型の第1のピラー領域および第2導電型の第2のピラー領域の対が交互に、素子部およびその周囲の終端部に設けられている第2の半導体領域と、
前記終端部における前記第2の半導体領域の前記第1の半導体領域側の表面部に設けられた第2導電型の横型リサーフ領域と、
を備えた半導体装置。 - 前記第2導電型の横型リサーフ領域は、前記終端部における前記第1の半導体領域と前記第2の半導体領域の境界部に、前記第1の半導体領域から前記第2の半導体領域にかけて一体的に形成されている
請求項5に記載の半導体装置。 - 前記終端部における前記第2の半導体領域の前記第2の電極側の表面部にも、第2導電型の別の横型リサーフ領域が設けられている
請求項6に記載の半導体装置。 - 前記終端部における前記第2のピラー領域の全てが、前記横型リサーフ領域と電気的に接続可能に構成されている
請求項1〜7の内の何れか一項に記載の半導体装置。 - 前記終端部における前記第2のピラー領域の内の周縁側のものは前記横型リサーフ領域と電気的に非接続であり、前記終端部における残りのものは前記横型リサーフ領域と電気的に接続可能に構成されている
請求項1〜7の内の何れか一項に記載の半導体装置。 - 第1の電極側に配置された第1導電型の第1の半導体領域と、
前記第1の半導体領域の前記第1の電極とは反対側に配置される第2の電極側の表面に沿って、第1導電型の第1のピラー領域および第2導電型の第2のピラー領域の対が交互に、素子部およびその周囲の終端部に設けられている第2の半導体領域と、
前記終端部における前記第2の半導体領域の前記第2の電極側の表面部に設けられた第2導電型の横型リサーフ領域と、
を備え、
前記終端部における前記第2のピラー領域の全てが、前記横型リサーフ領域と電気的に接続可能に構成されている
半導体装置。 - 前記横型リサーフ領域にはスリットが一定間隔で形成され、そのスリットの部分には第1導電型の半導体が配置されている
請求項1〜10の内の何れか一項に記載の半導体装置。 - 前記第2のピラー領域のそれぞれは、前記第2の半導体領域に形成された各トレンチ溝に第2導電型の半導体をエピタキシャル成長により埋め込むことにより形成されており、
前記第1のピラー領域のそれぞれは、前記第2のピラー領域に挟まれた領域で形成されており、
前記第2のピラー領域は、前記第2の半導体領域の前記素子部と前記終端部の全面に亘って同一方向に同一深さで配列されており、前記素子部と前記終端部の同一深さ位置において形状および配列ピッチは同一である
請求項1〜11の内の何れか一項に記載の半導体装置。 - 前記終端部における前記第2のピラー領域のそれぞれは、その少なくとも一部が、前記横型リサーフ領域とオーバーラップしていない
請求項1〜10の内の何れか一項に記載の半導体装置。 - 第1導電型の第1の半導体領域上に第1導電型の第2の半導体領域を形成する工程、
前記第2の半導体領域の素子部およびその周囲の終端部に同一方向に同一深さで同一形状のトレンチ溝を形成して、隣接するトレンチ溝間に第1導電型の第1のピラー領域を形成する工程、
前記トレンチ溝に第2導電型の半導体をエピタキシャル成長により埋め込むことにより第2導電型の第2のピラー領域を形成する工程、
前記終端部における前記第2の半導体領域の前記第1の半導体領域とは反対側の表面部に第2導電型の横型リサーフ領域を形成する工程、
を前記横型リサーフ領域が所定の層数得られるだけ繰返す
半導体装置の製造方法。 - 第1導電型の第1の半導体領域の表面に沿って第1導電型の第2の半導体領域を形成する工程、終端部における前記第2の半導体領域の前記第1の半導体領域とは反対側の表面部に第2導電型の横型リサーフ領域を形成する工程、を前記横型リサーフ領域が所定の層数得られるだけ繰り返し、その後、
前記第2の半導体領域の素子部およびその周囲の前記終端部に同一方向に同一深さで同一形状のトレンチ溝を形成して、隣接するトレンチ溝間に第1導電型の第1のピラー領域を形成し、
前記トレンチ溝に第2導電型の半導体をエピタキシャル成長により埋め込むことにより第2導電型の第2のピラー領域を形成する
半導体装置の製造方法。 - 第1導電型の第1の半導体領域の終端部の表面部に第2導電型の横型リサーフ領域をなす不純物を埋め込む工程、
前記第1の半導体領域の表面に沿って第1導電型の第2の半導体領域を形成する工程、
前記第1の半導体領域の前記第2の半導体領域側の表面部に埋め込まれている前記第2導電型の横型リサーフ領域をなす不純物を前記第2の半導体領域にまで拡散させることで、前記終端部における前記第1の半導体領域と前記第2の半導体領域の境界部に前記第2導電型の横型リサーフ領域を形成する工程、
前記終端部における前記第2の半導体領域の前記第1の半導体領域とは反対側の表面部に第2導電型の別の横型リサーフ領域を形成する工程、を前記別の横型リサーフ領域が所定の層数得られるだけ繰り返し、その後、
前記第2の半導体領域の素子部および前記終端部に、少なくとも前記第1の半導体領域の終端部の表面部の前記横型リサーフ領域に達するように、同一方向に同一深さで同一形状のトレンチ溝を形成して、隣接するトレンチ溝間に第1導電型の第1のピラー領域を形成し、
前記トレンチ溝に第2導電型の半導体をエピタキシャル成長により埋め込むことにより第2導電型の第2のピラー領域を形成する
半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008231781A JP4844605B2 (ja) | 2008-09-10 | 2008-09-10 | 半導体装置 |
US12/538,118 US8421152B2 (en) | 2008-09-10 | 2009-08-08 | Semiconductor device and manufacturing method for the same |
US13/306,754 US8404526B2 (en) | 2008-09-10 | 2011-11-29 | Semiconductor device and manufacturing method for the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008231781A JP4844605B2 (ja) | 2008-09-10 | 2008-09-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010067737A true JP2010067737A (ja) | 2010-03-25 |
JP4844605B2 JP4844605B2 (ja) | 2011-12-28 |
Family
ID=41798474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008231781A Expired - Fee Related JP4844605B2 (ja) | 2008-09-10 | 2008-09-10 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8421152B2 (ja) |
JP (1) | JP4844605B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012204379A (ja) * | 2011-03-23 | 2012-10-22 | Toshiba Corp | 電力用半導体装置 |
WO2013046908A1 (ja) * | 2011-09-28 | 2013-04-04 | 三菱電機株式会社 | 半導体装置 |
JP2014110382A (ja) * | 2012-12-04 | 2014-06-12 | Denso Corp | 半導体装置 |
WO2014087633A1 (ja) * | 2012-12-07 | 2014-06-12 | 株式会社デンソー | スーパージャンクション構造の縦型mosfetを有する半導体装置およびその製造方法 |
JP2014116410A (ja) * | 2012-12-07 | 2014-06-26 | Denso Corp | スーパージャンクション構造の縦型mosfetを有する半導体装置の製造方法 |
JP2014132638A (ja) * | 2012-12-07 | 2014-07-17 | Denso Corp | スーパージャンクション構造の縦型mosfetを有する半導体装置の製造方法 |
JP2016127245A (ja) * | 2015-01-08 | 2016-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
US11133406B2 (en) | 2018-03-01 | 2021-09-28 | Denso Corporation | Semiconductor device |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5198030B2 (ja) * | 2007-10-22 | 2013-05-15 | 株式会社東芝 | 半導体素子 |
JP4844605B2 (ja) * | 2008-09-10 | 2011-12-28 | ソニー株式会社 | 半導体装置 |
JP5400405B2 (ja) * | 2009-02-05 | 2014-01-29 | 株式会社東芝 | 半導体装置の製造方法 |
JP5543758B2 (ja) | 2009-11-19 | 2014-07-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5235960B2 (ja) * | 2010-09-10 | 2013-07-10 | 株式会社東芝 | 電力用半導体装置及びその製造方法 |
TWI449159B (zh) * | 2011-04-18 | 2014-08-11 | Episil Technologies Inc | 功率橫向雙擴散金氧半導體元件 |
TWI469351B (zh) | 2011-11-29 | 2015-01-11 | Anpec Electronics Corp | 具有超級介面之功率電晶體元件及其製作方法 |
JP2013197113A (ja) * | 2012-03-15 | 2013-09-30 | Sony Corp | 固体撮像装置およびカメラシステム |
US8866221B2 (en) * | 2012-07-02 | 2014-10-21 | Infineon Technologies Austria Ag | Super junction semiconductor device comprising a cell area and an edge area |
CN103050508B (zh) * | 2012-09-11 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | 超级结器件终端结构 |
JP2014060361A (ja) * | 2012-09-19 | 2014-04-03 | Toshiba Corp | 半導体装置 |
US9496331B2 (en) | 2012-12-07 | 2016-11-15 | Denso Corporation | Semiconductor device having vertical MOSFET with super junction structure, and method for manufacturing the same |
US9515137B2 (en) * | 2013-02-21 | 2016-12-06 | Infineon Technologies Austria Ag | Super junction semiconductor device with a nominal breakdown voltage in a cell area |
US9070580B2 (en) | 2013-05-01 | 2015-06-30 | Infineon Technologies Austria Ag | Semiconductor device with a super junction structure based on a compensation structure with compensation layers and having a compensation rate gradient |
US9024383B2 (en) | 2013-05-01 | 2015-05-05 | Infineon Technologies Austria Ag | Semiconductor device with a super junction structure with one, two or more pairs of compensation layers |
US9117694B2 (en) * | 2013-05-01 | 2015-08-25 | Infineon Technologies Austria Ag | Super junction structure semiconductor device based on a compensation structure including compensation layers and a fill structure |
US9293528B2 (en) * | 2013-12-31 | 2016-03-22 | Infineon Technologies Austria Ag | Field-effect semiconductor device and manufacturing therefor |
JP6228850B2 (ja) * | 2014-01-10 | 2017-11-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2017183375A1 (ja) * | 2016-04-21 | 2017-10-26 | 三菱電機株式会社 | 半導体装置 |
DE112017002912T5 (de) | 2016-06-10 | 2019-02-21 | Mitsubishi Electric Corporation | Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit. |
CN107316896A (zh) * | 2017-06-26 | 2017-11-03 | 电子科技大学 | 功率半导体器件的3d‑resurf终端结构及其制造方法 |
CN107104136A (zh) * | 2017-06-26 | 2017-08-29 | 电子科技大学 | 一种功率半导体器件的resurf终端结构 |
DE102018106967B3 (de) * | 2018-03-23 | 2019-05-23 | Infineon Technologies Ag | SILIZIUMCARBID HALBLEITERBAUELEMENT und Halbleiterdiode |
WO2019204829A1 (en) * | 2018-04-20 | 2019-10-24 | Hamza Yilmaz | Small pitch super junction mosfet structure and method |
US11430862B2 (en) * | 2019-04-12 | 2022-08-30 | Fuji Electric Co., Ltd. | Superjunction semiconductor device including parallel PN structures and method of manufacturing thereof |
CN110212014A (zh) * | 2019-04-30 | 2019-09-06 | 上海功成半导体科技有限公司 | 超结器件终端结构及其制备方法 |
CN113078206A (zh) * | 2021-03-30 | 2021-07-06 | 电子科技大学 | 一种功率半导体器件 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09191109A (ja) * | 1995-11-06 | 1997-07-22 | Toshiba Corp | 半導体装置 |
JP2002299622A (ja) * | 2001-03-30 | 2002-10-11 | Toshiba Corp | 電力用半導体素子 |
JP2006278826A (ja) * | 2005-03-30 | 2006-10-12 | Toshiba Corp | 半導体素子及びその製造方法 |
JP2007019146A (ja) * | 2005-07-06 | 2007-01-25 | Toshiba Corp | 半導体素子 |
JP2008078282A (ja) * | 2006-09-20 | 2008-04-03 | Toshiba Corp | 半導体装置及びその製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4765104B2 (ja) | 1998-11-11 | 2011-09-07 | 富士電機株式会社 | 超接合半導体素子の製造方法 |
JP4839519B2 (ja) | 2001-03-15 | 2011-12-21 | 富士電機株式会社 | 半導体装置 |
JP2006005275A (ja) | 2004-06-21 | 2006-01-05 | Toshiba Corp | 電力用半導体素子 |
US20080261358A1 (en) * | 2005-02-07 | 2008-10-23 | Nxp B.V. | Manufacture of Lateral Semiconductor Devices |
JP2007173418A (ja) | 2005-12-20 | 2007-07-05 | Toshiba Corp | 半導体装置 |
US8106451B2 (en) * | 2006-08-02 | 2012-01-31 | International Rectifier Corporation | Multiple lateral RESURF LDMOST |
JP5196766B2 (ja) * | 2006-11-20 | 2013-05-15 | 株式会社東芝 | 半導体装置 |
JP2007116190A (ja) | 2006-12-12 | 2007-05-10 | Toshiba Corp | 半導体素子およびその製造方法 |
US7795671B2 (en) * | 2007-01-04 | 2010-09-14 | Fairchild Semiconductor Corporation | PN junction and MOS capacitor hybrid RESURF transistor |
JP4356764B2 (ja) * | 2007-04-18 | 2009-11-04 | 株式会社デンソー | 炭化珪素半導体装置 |
JP4396724B2 (ja) * | 2007-04-18 | 2010-01-13 | 株式会社デンソー | ショットキーバリアダイオードを備えた炭化珪素半導体装置 |
JP5198030B2 (ja) * | 2007-10-22 | 2013-05-15 | 株式会社東芝 | 半導体素子 |
JP2010040973A (ja) * | 2008-08-08 | 2010-02-18 | Sony Corp | 半導体装置およびその製造方法 |
JP4844605B2 (ja) * | 2008-09-10 | 2011-12-28 | ソニー株式会社 | 半導体装置 |
-
2008
- 2008-09-10 JP JP2008231781A patent/JP4844605B2/ja not_active Expired - Fee Related
-
2009
- 2009-08-08 US US12/538,118 patent/US8421152B2/en not_active Expired - Fee Related
-
2011
- 2011-11-29 US US13/306,754 patent/US8404526B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09191109A (ja) * | 1995-11-06 | 1997-07-22 | Toshiba Corp | 半導体装置 |
JP2002299622A (ja) * | 2001-03-30 | 2002-10-11 | Toshiba Corp | 電力用半導体素子 |
JP2006278826A (ja) * | 2005-03-30 | 2006-10-12 | Toshiba Corp | 半導体素子及びその製造方法 |
JP2007019146A (ja) * | 2005-07-06 | 2007-01-25 | Toshiba Corp | 半導体素子 |
JP2008078282A (ja) * | 2006-09-20 | 2008-04-03 | Toshiba Corp | 半導体装置及びその製造方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012204379A (ja) * | 2011-03-23 | 2012-10-22 | Toshiba Corp | 電力用半導体装置 |
US8680606B2 (en) | 2011-03-23 | 2014-03-25 | Kabushiki Kaisha Toshiba | Power semiconductor device |
WO2013046908A1 (ja) * | 2011-09-28 | 2013-04-04 | 三菱電機株式会社 | 半導体装置 |
JP5676002B2 (ja) * | 2011-09-28 | 2015-02-25 | 三菱電機株式会社 | 半導体装置 |
JPWO2013046908A1 (ja) * | 2011-09-28 | 2015-03-26 | 三菱電機株式会社 | 半導体装置 |
US9202940B2 (en) | 2011-09-28 | 2015-12-01 | Mitsubishi Electric Corporation | Semiconductor device |
JP2014110382A (ja) * | 2012-12-04 | 2014-06-12 | Denso Corp | 半導体装置 |
WO2014087633A1 (ja) * | 2012-12-07 | 2014-06-12 | 株式会社デンソー | スーパージャンクション構造の縦型mosfetを有する半導体装置およびその製造方法 |
JP2014116410A (ja) * | 2012-12-07 | 2014-06-26 | Denso Corp | スーパージャンクション構造の縦型mosfetを有する半導体装置の製造方法 |
JP2014132638A (ja) * | 2012-12-07 | 2014-07-17 | Denso Corp | スーパージャンクション構造の縦型mosfetを有する半導体装置の製造方法 |
JP2016127245A (ja) * | 2015-01-08 | 2016-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
US11133406B2 (en) | 2018-03-01 | 2021-09-28 | Denso Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US20100059818A1 (en) | 2010-03-11 |
JP4844605B2 (ja) | 2011-12-28 |
US8421152B2 (en) | 2013-04-16 |
US8404526B2 (en) | 2013-03-26 |
US20120070965A1 (en) | 2012-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4844605B2 (ja) | 半導体装置 | |
JP4670915B2 (ja) | 半導体装置 | |
JP2010040973A (ja) | 半導体装置およびその製造方法 | |
US7335949B2 (en) | Semiconductor device and method of fabricating the same | |
JP5015488B2 (ja) | 半導体装置 | |
US8866220B2 (en) | Semiconductor device | |
CN110718546B (zh) | 绝缘栅极半导体器件及其制造方法 | |
JP3721172B2 (ja) | 半導体装置 | |
KR101864889B1 (ko) | 수평형 디모스 트랜지스터 및 그 제조방법 | |
JP5745954B2 (ja) | 半導体装置およびその製造方法 | |
US10141397B2 (en) | Semiconductor device and method of manufacturing the same | |
US20180286970A1 (en) | Semiconductor device | |
TWI629785B (zh) | 高電壓積體電路的高電壓終端結構 | |
US20100148255A1 (en) | Lateral high-voltage mos transistor with a resurf structure | |
KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
JP2011018764A (ja) | 半導体装置 | |
KR102400895B1 (ko) | 반도체 장치 및 그 제조 방법 | |
CN107833915B (zh) | 半导体器件 | |
JP2008004872A (ja) | 半導体装置 | |
US20200279912A1 (en) | Super junction semiconductor device and method of manufacturing the same | |
US9882043B2 (en) | Semiconductor device with trench termination structure | |
US9299857B2 (en) | Semiconductor device | |
JP2009295749A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110926 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |