CN103681783B - 碳化硅半导体装置 - Google Patents

碳化硅半导体装置 Download PDF

Info

Publication number
CN103681783B
CN103681783B CN201310191318.8A CN201310191318A CN103681783B CN 103681783 B CN103681783 B CN 103681783B CN 201310191318 A CN201310191318 A CN 201310191318A CN 103681783 B CN103681783 B CN 103681783B
Authority
CN
China
Prior art keywords
distributed areas
silicon carbide
unit
semiconductor device
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310191318.8A
Other languages
English (en)
Other versions
CN103681783A (zh
Inventor
木谷刚
樽井阳郎
樽井阳一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN103681783A publication Critical patent/CN103681783A/zh
Application granted granted Critical
Publication of CN103681783B publication Critical patent/CN103681783B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

本发明的目的在于提供以少的离子注入次数实现足够的耐压的碳化硅半导体装置。本发明包括：碳化硅漂移层(1)，形成于碳化硅衬底(10)上；P型区域(2)，形成于碳化硅漂移层(1)表层；肖特基电极(3)，与P型区域(2)的形成部位对应地形成于碳化硅漂移层(1)上。而且P型区域(2)通过排列多个作为P型杂质的分布的重复单位的单位单元(20)而形成。另外各单位单元(20)至少具有P型杂质以第一浓度分布的第一分布区域(20A)和P型杂质以比第一浓度高的第二浓度分布的第二分布区域(20B)。

Description

碳化硅半导体装置
技术领域
本发明涉及碳化硅半导体装置，尤其涉及使用碳化硅的JBS(结势垒控制肖特基二极管：JunctionBarriercontrolledSchottkydiode)或者MPS(合并P-i-N/肖特基二极管：MergedP-i-N/Schottkydiode)。
背景技术
碳化硅与硅相比，绝缘击穿电场为大约10倍，另外，具有大约三倍宽的带隙。因此，使用碳化硅的功率器件与现在使用的使用硅的功率器件相比，具有能够以低电阻进行高温动作的特征。
尤其是将使用碳化硅的SBD(肖特基势垒二极管：SchottkyBarrierDiode)、MOSFET(金属氧化物半导体场效应晶体管：Metal-Oxide-SemiconductorField-EffectTransistor)与使用硅的pn二极管、IGBT(绝缘栅双极晶体管：InsulatedGateBipolarTransistor)在相同耐压下比较时，能够将动作时的损耗抑制得较小。特别地，肖特基二极管的元件结构简单，面向实用化的开发进行得较活跃。
肖特基二极管的问题是，在欲实现高耐压化的情况下反偏压施加时的泄漏电流变大，以及通电时的损耗变大。作为这些问题的对策，提案有JBS以及MPS等结构。在此，JBS是在N＋型的碳化硅衬底上形成N－型的外延层，在N－型的外延层表面形成肖特基电极，在N＋型的碳化硅衬底背面形成欧姆电极的结构。在肖特基电极的终端部，具有用于缓冲电场的P型的终端区域，而且在肖特基电极下也具有P型区域。
在采用任一种结构的情况下，都在肖特基电极下、电极端、电极周边部分别形成P型的区域。
例如在专利文献1以及专利文献2中，在肖特基电极下，形成有深度不同的P型区域、大小不同的P型区域。
另外在专利文献3以及专利文献4中，按照芯片单位排列P-i-N区域。在专利文献5中，形成两种浓度的P型区域，并按照芯片单位排列。
现有技术文献
专利文献
专利文献1：日本特开2008-282973号公报；
专利文献2：日本特开2008-300506号公报；
专利文献3：日本特开2008-270413号公报；
专利文献4：日本特表2011-521471号公报；
专利文献5：日本特开2008-042198号公报。
发明内容
然而，为了形成如上所述的结构，并为了形成条件不同的P型区域，需要与各个条件的数量相应地重新进行离子注入。因此，存在增加离子注入工序数的问题。
另外，由于局部地形成P型区域，浪涌电流集中，存在无法达到足够高的耐压的问题。
本发明为了解决如上所述的问题而完成，目的在于提供以少的离子注入次数能够实现足够的耐压的碳化硅半导体装置。
本发明的一个实施方式所涉及的碳化硅半导体装置的特征在于包括：第一导电型的碳化硅漂移层，形成于第一导电型的碳化硅衬底上；第二导电型区域，形成于所述碳化硅漂移层表层；以及肖特基电极，与所述第二导电型区域的形成部位对应地形成于所述碳化硅漂移层上，所述第二导电型区域通过排列多个作为第二导电型杂质的分布的重复单位的单位单元而形成，各所述单位单元至少具有所述第二导电型杂质以第一浓度分布的第一分布区域、和所述第二导电型杂质以比所述第一浓度高的第二浓度分布的第二分布区域。
根据本发明的上述方式，所述第二导电型区域通过排列多个作为第二导电型杂质的分布的重复单位的单位单元而形成，各所述单位单元至少具有所述第二导电型杂质以第一浓度分布的第一分布区域和所述第二导电型杂质以比所述第一浓度高的第二浓度分布的第二分布区域，从而，即使以少的离子注入次数，也能够通过第一分布区域与第二分布区域的组合调整第二导电型杂质的浓度分布。另外，通过排列多个此种单位单元，第二导电型杂质局部地分布，因此能够实现足够的耐压。
附图说明
图1是示出本发明的实施方式所涉及的碳化硅半导体装置的结构的剖视图；
图2是本发明的实施方式所涉及的碳化硅半导体装置的俯视图；
图3是示例出本发明的实施方式所涉及的碳化硅半导体装置的低浓度P型区域的详细情况的图；
图4是示例出本发明的实施方式所涉及的碳化硅半导体装置的各单位单元(unitcell)的内部的图；
图5是示例出本发明的实施方式所涉及的碳化硅半导体装置的高浓度P型区域的详细情况的图；
图6是示例出本发明的实施方式所涉及的碳化硅半导体装置的各单位单元的内部的图；
图7是本发明的实施方式所涉及的碳化硅半导体装置的俯视图；
图8是示例出本发明的实施方式所涉及的碳化硅半导体装置的各单位单元的内部的图；
图9是示例出本发明的实施方式所涉及的碳化硅半导体装置的各单位单元的内部的图；
图10是示例出本发明的实施方式所涉及的碳化硅半导体装置的各单位单元的内部的图；
图11是示例出本发明的实施方式所涉及的碳化硅半导体装置的各单位单元的内部的图；
图12是示例出本发明的实施方式所涉及的碳化硅半导体装置的各单位单元的内部的图；
图13是示例出本发明的实施方式所涉及的碳化硅半导体装置的各单位单元的内部的图；
图14是示例出本发明的实施方式所涉及的碳化硅半导体装置的各单位单元的内部的图；
图15是示例出本发明的实施方式所涉及的碳化硅半导体装置的各单位单元的内部的图；
图16是示例出本发明的实施方式所涉及的碳化硅半导体装置的各单位单元的内部的图；
图17是示例出本发明的实施方式所涉及的碳化硅半导体装置的各单位单元的内部的图；
图18是示例出本发明的实施方式所涉及的碳化硅半导体装置的各单位单元的内部的图；
图19是示例出本发明的实施方式所涉及的碳化硅半导体装置的各单位单元的内部的图；
图20是示例出本发明的实施方式所涉及的碳化硅半导体装置的各单位单元的内部的图；
图21是示例出本发明的实施方式所涉及的碳化硅半导体装置的各单位单元的内部的图；
图22是示例出本发明的实施方式所涉及的碳化硅半导体装置的各单位单元的内部的图；
图23是示出成为本发明的前提技术的半导体装置中的浪涌电流的电流路径的图；
图24是示出本发明的实施方式所涉及的碳化硅半导体装置中的浪涌电流的电流路径的图；
图25是示例出本发明的实施方式所涉及的碳化硅半导体装置的各性能的图；
图26是示例出本发明的实施方式所涉及的碳化硅半导体装置的各性能的图；
图27是示例出本发明的实施方式所涉及的碳化硅半导体装置的各性能的图；
图28是示例出本发明的实施方式所涉及的碳化硅半导体装置的各性能的图；
图29是本发明的实施方式所涉及的碳化硅半导体装置的俯视图。
具体实施方式
以下，参照附图说明本发明的实施方式。
<实施方式>
<结构>
图1是示出本发明的本实施方式所涉及的碳化硅半导体装置的结构的剖视图。在本实施方式中，使用碳化硅的JBS或MPS被作为示例示出，但不限于这些结构，还可以是SBD、MOSFET等。
如图1所示，碳化硅半导体装置包括：N－型(第一导电型)的碳化硅漂移层1，在N＋型(第一导电型)的碳化硅衬底10上通过外延生长而形成；P型区域2，形成于碳化硅漂移层1表层，作为第二导电型区域；肖特基电极3，对P型区域2的形成部位对应地(在图1中，以将P型区域2配置于下部的方式)形成于碳化硅漂移层1上；以及欧姆电极4，形成于碳化硅衬底10的背面。在肖特基电极3上，作为引线接合(WB)的焊盘，能够形成5μm左右的Al焊盘(未图示)。
图2包括图1所示的碳化硅半导体装置的俯视图(图2(a))和示出该俯视图的A-A’剖面处的P型杂质浓度的分布的图(图2(b))。但是，为了简化，肖特基电极3省略图示。
如图2(a)所示，P型区域2由低浓度P型区域2A和高浓度P型区域2B形成。但是，低浓度P型区域2A的配置以及高浓度P型区域2B的配置不限于如图2(a)所示的配置，可以是其他各种配置。另外，P型区域的种类也不限于如图2(a)所示的两种(低浓度P型区域2A以及高浓度P型区域2B)，进而还可以形成浓度进一步不同的P型区域(未图示)(详细内容之后叙述)。
低浓度P型区域2A以及高浓度P型区域2B均为离子注入了P型(第二导电型)杂质的区域，但如图2(b)所示，高浓度P型区域2B与低浓度P型区域2A相比P型杂质浓度(参照纵轴)设定得较高。
图3是示例出低浓度P型区域2A的详细情况的图。如图3所示，低浓度P型区域2A通过排列多个作为P型杂质的分布的重复单位的单位单元20而形成。此外，在低浓度P型区域2A内，各单位单元20的占有面积(大小)以及形状也可统一，也可不统一。
图4是示例出图3所示的各单位单元20的内部的图。如图4所示，在单位单元20内，注入了低浓度(设为第一浓度)的P型杂质的单位分布区域21A和注入了高浓度(设为浓度比第一浓度高的第二浓度)的P型杂质的单位分布区域21B分别分离而排列。此外，在单位单元20内，各单位分布区域的占有面积(大小)以及形状也可统一，也可不统一。
若将单位分布区域21A的集合(在图4中为8个)设为第一分布区域20A，将单位分布区域21B的集合(在图4中仅为1个)设为第二分布区域20B，则可知单位单元20由P型杂质浓度不同的两种分布区域即第一分布区域20A和第二分布区域20B构成。
在此，各分布区域(第一分布区域20A以及第二分布区域20B)不限于图4那样的由互相分离的单位分布区域构成的情况，还可以具有连续的分布区域。另外，第一分布区域20A的第一浓度还可以为0。
图5是示例出高浓度P型区域2B的详细情况的图。如图5所示，高浓度P型区域2B排列多个作为P型杂质的分布的重复单位的单位单元20而形成。此外，高浓度P型区域2B中的单位单元20作为具有与低浓度P型区域2A中的单位单元20相同的占有面积以及形状的单位单元而示出，但也可以具有与低浓度P型区域2A中的单位单元20不同的占有面积以及形状，在高浓度P型区域2B内，各单位单元20的占有面积(大小)以及形状也可统一，也可不统一。
图6是示例出图5所示的各单位单元20的内部的图。如图6所示，在单位单元20中，注入了低浓度的P型杂质的单位分布区域21A与注入了高浓度的P型杂质的单位分布区域21B分别分离而排列。此外，在单位单元20内，各单位分布区域的占有面积(大小)以及形状也可统一，也可不统一。
若将单位分布区域21A的集合(在图6中为4个)设为第一分布区域20A，将单位分布区域21B的集合(在图6中为5个)设为第二分布区域20B，则可知单位单元20由P型杂质浓度不同的两种分布区域即第一分布区域20A和第二分布区域20B构成。
在此，各分布区域(第一分布区域20A以及第二分布区域20B)不限于图6那样的由互相分离的单位分布区域构成的情况，还可以具有连续的分布区域。
在高浓度P型区域2B中的单位单元20中，与低浓度P型区域2A中的单位单元20相比，第二分布区域20B的占有面积广。即，高浓度P型区域2B中的单位单元20的占有比例相对高于单位单元20中的第二分布区域20B的占有比例。因此作为结果，即使作为高浓度P型区域2B整体，与低浓度P型区域2A整体相比，第二分布区域20B的占有比例也高，能够人为地提高高浓度P型区域2B整体的P型杂质浓度。通过与碳化硅漂移层1表层的形成部位对应地改变单位单元20中的第二分布区域20B(或者第二分布区域20A)的占有比例，能够人为地改变高浓度P型区域2B(或者低浓度P型区域2A)整体的P型杂质浓度。
高浓度P型区域2B中的单位单元20、以及低浓度P型区域2A中的单位单元20能够任意设定分别内包的分布区域(第一分布区域20A以及第二分布区域20B)，形成碳化硅衬底10上的有效区域。
图7包括本实施方式所涉及的碳化硅半导体装置的俯视图(图7(a))和示出该俯视图的B-B’剖面处的P型杂质浓度的分布的图(图7(b))。但是，为了简化，肖特基电极3省略图示。
如图7(a)所示，P型区域5由低浓度P型区域2A、高浓度P型区域2B以及中浓度P型区域2C形成。但是，这些区域的配置不限于如图7(a)所示的配置，可以是其他各种配置。
如图7(b)所示，中浓度P型区域2C设定为与低浓度P型区域2A相比P型杂质浓度(参照纵轴)高，并且，与高浓度P型区域2B相比P型杂质浓度(参照纵轴)低。
图8是示例出图7(a)所示的中浓度P型区域2C的各单位单元20的内部的图。在如图8所示的单位单元20中，注入了低浓度的P型杂质的单位分布区域21A和注入了高浓度的P型杂质浓度的单位分布区域21分别分离而排列。
若将单位分布区域21A的集合(在图8中为5个)设为第一分布区域20A，将单位分布区域21B的集合(在图8中为4个)设为第二分布区域20B，则可知单位单元20由P型杂质浓度不同的两种分布区域即第一分布区域20A和第二分布区域20B构成。
在此，各分布区域(第一分布区域20A以及第二分布区域20B)不限于图8那样的由互相分离的单位分布区域构成的情况，还可以具有连续的分布区域。
在中浓度P型区域2C中的单位单元20中，与低浓度P型区域2A中的单位单元20相比第二分布区域20B的占有面积广，与高浓度P型区域2B中的单位单元20相比第二分布区域20B的占有面积窄。即，中浓度P型区域2C的单位单元20中的第二分布区域20B的占有比例与低浓度P型区域2A中的情况相比高，与高浓度P型区域2B中的情况相比低。因此作为结果，即使作为中浓度P型区域2C整体，与低浓度P型区域2A整体相比，第二分布区域20B的占有比例也高，并且，与高浓度P型区域2B整体相比，第二分布区域20B的占有比例也低，能够将中浓度P型区域2C整体的P型杂质浓度人为地设定为与低浓度P型区域2A整体的P型杂质浓度相比高，并且与高浓度P型区域2B整体的P型杂质浓度相比低。
通过将此种中浓度P型区域2C形成于低浓度P型区域2A的分布区域与高浓度P型区域2B的分布区域之间，从低浓度P型区域2A去往高浓度P型区域2B的杂质分布浓度的变化变缓，能够实现更加连续的杂质浓度变化。此种连续的杂质浓度变化能够通过增加单位单元20中的第一分布区域20A和第二分布区域20B的占有比例的组合图案，以P型杂质浓度慢慢变化的顺序铺满单位单元20而实现。
此外，在图2(a)以及图7(a)中，高浓度P型区域2B形成于既定部位，而该形成部位能够设为例如碳化硅漂移层1表层的中央部分、或者引线接合的部位，再者电源连接的部位。
接下来，示出各单位单元20的内部的其他示例(参照图9~图22)。
在图9中，在单位单元20内，纵向4个、横向4个单位分布区域互相分离配置。在图9中，可知由P型杂质浓度不同的两种分布区域，即基于12个单位分布区域21A的集合的第一分布区域20A和基于4个单位分布区域21B的集合的第二分布区域20B形成。
在图10中，在单位单元20内，纵向4个、横向4个单位分布区域互相分离配置。在图10中，可知由P型杂质浓度不同的两种分布区域，即基于8个单位分布区域21A的集合的第一分布区域20A和基于8个单位分布区域21B的集合的第二分布区域20B形成。
在图11中，在单位单元20内，纵向5个、横向5个单位分布区域互相分离配置。在图11中，可知由P型杂质浓度不同的两种分布区域，即基于24个单位分布区域21A的集合的第一分布区域20A和基于1个单位分布区域21B(仅中央)的集合的第二分布区域20B形成。
在图12中，在单位单元20内，纵向5个、横向5个单位分布区域互相分离配置。在图12中，可知由P型杂质浓度不同的两种分布区域，即基于21个单位分布区域21A的集合的第一分布区域20A和基于4个单位分布区域21B的集合的第二分布区域20B形成。
在图13中，在单位单元20内，纵向5个、横向5个单位分布区域互相分离配置。在图13中，可知由P型杂质浓度不同的两种分布区域，即基于16个单位分布区域21A的集合的第一分布区域20A和基于9个单位分布区域21B的集合的第二分布区域20B形成。
在图14中，在单位单元20内，纵向5个、横向5个单位分布区域互相分离配置。在图14中，可知由P型杂质浓度不同的两种分布区域，即基于13个单位分布区域21A的集合的第一分布区域20A和基于12个单位分布区域21B的集合的第二分布区域20B形成。
在图15中，在单位单元20内，纵向5个、横向5个单位分布区域互相分离配置。在图15中，可知由P型杂质浓度不同的两种分布区域，即基于9个单位分布区域21A的集合的第一分布区域20A和基于16个单位分布区域21B的集合的第二分布区域20B形成。
在图16中，在单位单元20内，纵向5个、横向5个单位分布区域互相分离配置。在图16中，可知由P型杂质浓度不同的两种分布区域，即基于4个单位分布区域21A的集合的第一分布区域20A和基于21个单位分布区域21B的集合的第二分布区域20B形成。
在图17中，在单位单元20内，纵向5个、横向5个单位分布区域互相分离配置。在图17中，可知由P型杂质浓度不同的两种分布区域，即基于1个单位分布区域21A(仅中央)的集合的第一分布区域20A和基于24个单位分布区域21B的集合的第二分布区域20B形成。
在图18中，在单位单元20内，形成为带状的单位分布区域互相分离配置。在图18中，可知由P型杂质浓度不同的两种分布区域，即基于4条单位分布区域21A的集合的第一分布区域20A和基于1条单位分布区域21B(仅中央)的集合的第二分布区域20B形成。通过固定各单位分布区域间的距离，改变单位分布区域的带的数量，能够调整P型杂质浓度。
在图19中，在单位单元20内，形成为带状的单位分布区域互相分离配置。在图19中，可知由P型杂质浓度不同的两种分布区域，即基于2条单位分布区域21A的集合的第一分布区域20A和基于3条单位分布区域21B的集合的第二分布区域20B形成。通过固定各单位分布区域间的距离，改变单位分布区域的带的数量，能够调整P型杂质浓度。
在图20中，在单位单元20内，形成为带状的单位分布区域互相分离配置。在图20中，可知由P型杂质浓度不同的两种分布区域，即基于2条单位分布区域21A的集合的第一分布区域20A和基于1条单位分布区域21B(仅中央)的集合的第二分布区域20B形成。此外在图20中，以与单位分布区域21A的带的粗细相比，单位分布区域21B的带的粗细较细的方式形成各个单位分布区域。通过使各单位分布区域间的距离为可变，改变单位分布区域的占有面积，能够调整P型杂质浓度。
在图21中，在单位单元20内，形成为带状的单位分布区域互相分离配置。在图21中，可知由P型杂质浓度不同的两种分布区域，即基于2条单位分布区域21A的集合的第一分布区域20A和基于1条单位分布区域21B(仅中央)的集合的第二分布区域20B形成。此外在图21中，以与单位分布区域21A的带的粗细相比，单位分布区域21B的带的粗细较粗的方式形成各个单位分布区域。
在图22中，在单位单元20内，形成为带状的单位分布区域互相分离配置。在图22中，可知由P型杂质浓度不同的两种分布区域，即基于2条单位分布区域21A的集合的第一分布区域20A和基于1条单位分布区域21B(仅中央)的集合的第二分布区域20B形成。此外在图22中，以关于单位分布区域21A的带，随着向附图上方向移动，带的粗细变粗，关于单位分布区域21B的带，随着向附图下方向移动，带的粗细变细的方式形成各个单位分布区域。若如此形成，则能够作为平滑地连接图20所示的单位单元20的附图下部(A’)和图21所示的单位单元20的附图上部(B’)的分布区域而灵活运用。
<制造方法>
以下说明图1所示的碳化硅半导体装置的制造方法。
首先，在碳化硅衬底10上通过外延生长形成碳化硅漂移层1。接着将抗蚀剂或者氧化膜等掩模形成于碳化硅漂移层1上。
通过使用该掩模对碳化硅漂移层1上进行离子注入，在碳化硅漂移层1表层形成P型区域2。
此时，如图2所示，为了制作P浓度高的区域(以后称为P＋)和P浓度低的区域(以后称为P－)，改变离子的注入加速电压并改变掩模进行两次以上离子注入。
最后，通过将肖特基电极3形成于碳化硅漂移层1上，成为碳化硅半导体装置(JBS或者MPS)。
<动作>
接着，说明本实施方式所涉及的碳化硅半导体装置的动作。
图23是示出成为本发明的前提技术的半导体装置中的浪涌电流的电流路径的图。
图23所示的半导体装置包括：N－型(第一导电型)的碳化硅漂移层1，通过外延生长形成于N＋型(第一导电型)碳化硅衬底(未图示)上；高浓度P型区域6B，形成于碳化硅漂移层1表层；低浓度P型区域6A，在俯视图中包围高浓度P型区域6B，并且与高浓度P型区域6B分离形成于碳化硅漂移层1表层；肖特基电极3，形成于碳化硅漂移层1上；以及欧姆电极(未图示)，形成于碳化硅衬底10背面。
在图23所示的半导体装置中，因为低浓度P型区域6A形成的部位与高浓度P型区域6B形成的部位之间的距离比较长，所以布线电阻与半导体元件的电感之间产生差异，无法使浪涌电流流至装置整体。即，如图23(a)或图23(b)所示，浪涌电流局部地集中，不能够实现足够的耐压。
另一方面，在本发明所涉及的碳化硅半导体装置中，如图24所示，通过改变单位单元20中的第一分布区域20A与第二分布区域20B的占有比例，能够使P型杂质的浓度分布连续地变化，所以能够使浪涌电流更均匀地流动。因此，能够抑制浪涌电流局部地集中的情况，能够实现足够的耐压。
图25~图28是示例出本发明所涉及的碳化硅半导体装置的各性能的图。
图25是示出肖特基势垒二极管的反向电流(实线)与PN结的反向电流(虚线)的关系的图。在图25中，纵轴表示log(反向电流IR)，横轴表示反向电压VR。
如图25所示，通过组合第一分布区域20A与第二分布区域20B，能够人为地形成P型杂质浓度高的高浓度P型区域2B(P＋侧虚线)和P型杂质浓度低的低浓度P型区域2A(P－侧虚线)，通过它们提高肖特基势垒二极管的反向特性(实线)。
图26是示出肖特基势垒二极管的正向电流(实线)与PN结的正向电流(虚线)的关系的图。在图26中，纵轴表示log(正向电流IF)，横轴表示正向电压VF。
如图26所示，通过组合第一分布区域20A与第二分布区域20B，能够人为地形成P型杂质浓度高的高浓度P型区域2B(P＋侧虚线)和P型杂质浓度低的低浓度P型区域2A(P－侧虚线)，通过它们提高肖特基势垒二极管的正向特性(实线)。
图27以及图28是示出改变肖特基势垒二极管中的PN结与肖特基结的面积比时的正向电压VF与反向电流IR的关系的图。在图27以及图28中，纵轴表示正向电压VF，横轴表示log(反向电流IR)。
如图27所示，可知若log(反向电流IR)变大则PN结的面积/肖特基势垒二极管的面积变小，若正向电压VF变大则PN结的面积/肖特基势垒二极管的面积变大。在本发明所涉及的碳化硅半导体装置中，通过改变第一分布区域20A与第二分布区域20B的占有比例，能够实现沿着该图表的任意特性。
另外，在固定PN结的面积/肖特基势垒二极管的面积时，如图28所示，可知若log(反向电流IR)变大则高浓度P型区域2B的面积/低浓度P型区域2A的面积变大(即，低浓度P型区域2A的面积相对变小)，若正向电压VF变大则高浓度P型区域2B的面积/低浓度P型区域2A的面积变小(即，低浓度P型区域2A的面积相对变大)。在本发明所涉及的碳化硅半导体装置中，通过改变第一分布区域20A与第二分布区域20B的占有比例，能够实现沿着该图表的任意特性。
<变形例>
图29为示出本实施方式的变形例的碳化硅半导体装置的俯视图。
如图29所示的P型区域2由低浓度P型区域2A、和高浓度P型区域2B形成。
在高浓度P型区域2B上的既定位置上设定经由肖特基电极3(图29中未图示)进行引线接合的引线接合位置8时，为了使该位置被精度良好地识别，能够例如在形成于肖特基电极3上的Al焊盘(图29中未图示)的四角形成例如2~3个能够识别的小狭缝7(对位标记)。通过这样形成，能够提高引线接合时的对位精度，能够抑制引线接合的偏差等导致的抗浪涌性的下降。
<效果>
根据本发明所涉及的实施方式，碳化硅半导体装置包括：第一导电型的碳化硅漂移层1，形成于第一导电型(n型)的碳化硅衬底10上；P型区域2，形成于碳化硅漂移层1表层，作为第二导电型(P型)区域；以及肖特基电极3，与P型区域2的形成部位对应地形成于碳化硅漂移层1上。
而且，P型区域2通过排列多个作为P型杂质的分布的重复单位的单位单元20而形成。另外各单位单元20至少具有P型杂质以第一浓度分布的第一分布区域20A以及P型杂质以比第一浓度高的第二浓度分布的第二分布区域20B。
根据此种结构，即使以少的离子注入次数，也能够通过改变第一分布区域20A与第二分布区域20B的组合，更加多级地形成平滑地变化的P型杂质的浓度分布。因此，能够不必将注入离子浓度、注入深度等条件不同的离子注入工序进行多次，实现多级变化的P型杂质浓度分布。
另外，通过排列多个此种单位单元，由于P型杂质局部地分布，故能够实现最佳的正向特性和反向特性。因此，解决芯片内的P型杂质浓度分布的不均，能够以芯片整体接受浪涌电流(浪涌电流更均匀地流动)，故能够实现高性能且高抗浪涌性的碳化硅半导体装置。
另外，由于通过铺满单位单元20而形成P型杂质区域，故能够对应于各种碳化硅衬底10的表面形状。通常，碳化硅衬底10的表面形状为正方形或正多边形，而在本发明的情况中，还能够对应于长方形、其他非对称的形状。
另外，根据本发明所涉及的实施方式，在一个形成部位中的各单位单元20与其他形成部位中的各单位单元20，第一分布区域20A以及第二分布区域20B的占有比例不同。
根据此种结构，能够根据形成部位变更单位单元20的第一分布区域20A以及第二分布区域20B的占有比例，即，低浓度P型区域2A以及高浓度P型区域2B的占有比例，形成如浪涌电流均匀地流动的P型杂质浓度分布。
另外，根据本发明所涉及的实施方式，各单位单元20中的第二分布区域20B的占有比例在碳化硅漂移层1表层的中央部分处比其周边部分高。
根据此种结构，由于能够在浪涌电流易集中的碳化硅漂移层1表层的中央部分提高抗浪涌性高的第二分布区域20B的占有比例，故浪涌电流实际流过的部分遍及芯片整体，能够实现高抗浪涌性。
另外，根据本发明所涉及的实施方式，各单位单元20中的第二分布区域20B的占有比例在碳化硅漂移层1表层的与引线接合部位对应的部分处比其周边部分高。
根据此种结构，由于能够在浪涌电流易集中的碳化硅漂移层1表层的引线接合部位提高抗浪涌性高的第二分布区域20B的占有比例，故浪涌电流实际流过的部分遍及芯片整体，能够实现高抗浪涌性。
另外，根据本发明所涉及的实施方式，各单位单元20中的第二分布区域20B的占有比例在碳化硅漂移层1表层的与电源连接部位对应的部位处比其周边部分高。
根据此种结构，由于能够在浪涌电流易集中的碳化硅漂移层1表层的电源连接部位提高抗浪涌性高的第二分布区域20B的占有比例，故浪涌电流实际流过的部分遍及芯片整体，能够实现高抗浪涌性。
另外，根据本发明所涉及的实施方式，第一分布区域20A是单位分布区域21A互相分离排列多个而形成的分布区域，第二分布区域20B是单位分布区域21B互相分离排列多个而形成的分布区域，第一分布区域20A中的各单位分布区域21A与第二分布区域20B中的各单位分布区域21B在碳化硅漂移层1表层中的占有面积相等。
根据此种结构，能够在单位单元20内容易排列构成单位单元20的单位分布区域21A以及单位分布区域21B。
另外，根据本发明所涉及的实施方式，第一分布区域20A是单位分布区域21A互相分离排列多个而形成的分布区域，第二分布区域20B是单位分布区域21B互相分离排列多个而形成的分布区域，第一分布区域20A中的各单位分布区域21A与第二分布区域20B中的各单位分布区域21B在碳化硅漂移层1表层中的占有面积不同。
根据此种结构，能够使用单位分布区域21A以及单位分布区域21B在单位单元20内实现多种图案的排列。
此外，根据本发明所涉及的实施方式，碳化硅漂移层1表层中的各单位单元20的占有面积相等。
根据此种结构，通过使单位单元20的大小为单一的，碳化硅漂移层1表层中的排列变得容易。
另外，根据本发明所涉及的实施方式，碳化硅漂移层1表层中的各单位单元20的占有面积不同。
根据此种结构，通过使用大小不同的单位单元20，能够在碳化硅漂移层1表层中实现多种图案的排列。
另外，根据本发明所涉及的实施方式，肖特基电极3具备对该肖特基电极3的对位标记(狭缝7)。
根据此种结构，由于能够提高引线接合的位置精度，故能够降低单位单元20与引线的偏差，维持高抗浪涌性。
在本发明的实施方式中，对各结构要素的材质、材料、实施条件等也进行了记载，但这些为示例，不限于记载的内容。
此外本发明在其发明范围内能够进行本实施方式中的任意结构的变形或省略。
符号说明
1碳化硅漂移层；2、5P型区域；2A、6A低浓度P型区域；2B、6B高浓度P型区域；2C中浓度P型区域；3肖特基电极；4欧姆电极；7狭缝；8引线接合位置；10碳化硅衬底；20单位单元；20A第一分布区域；20B第二分布区域；21A、21B单位分布区域。

Claims (11)

1.一种碳化硅半导体装置，其特征在于包括：
第一导电型的碳化硅漂移层，形成于第一导电型的碳化硅衬底上；
第二导电型区域，形成于所述碳化硅漂移层表层；以及
肖特基电极，与所述第二导电型区域的形成部位对应地形成于所述碳化硅漂移层上，
所述第二导电型区域通过排列多个作为第二导电型杂质的分布的重复单位的单位单元而形成，
各所述单位单元至少具有所述第二导电型杂质以第一浓度分布的第一分布区域、和所述第二导电型杂质以比所述第一浓度高的第二浓度分布的第二分布区域，
在一个所述形成部位中的各所述单位单元与其他所述形成部位中的各所述单位单元中，所述第一分布区域以及所述第二分布区域的占有比例不同。
2.如权利要求1所述的碳化硅半导体装置，其特征在于：
各所述单位单元中的所述第二分布区域的占有比例，在所述碳化硅漂移层表层的中央部分处比其周边部分高。
3.如权利要求1所述的碳化硅半导体装置，其特征在于：
各所述单位单元中的所述第二分布区域的占有比例，在所述碳化硅漂移层表层的与引线接合部位对应的部分处比其周边部分高。
4.如权利要求1所述的碳化硅半导体装置，其特征在于：
各所述单位单元中的所述第二分布区域的占有比例，在所述碳化硅漂移层表层的与电源连接部位对应的部分处比其周边部分高。
5.如权利要求1所述的碳化硅半导体装置，其特征在于：
将分别内包的所述第一以及第二分布区域任意地设定的多个所述单位单元形成所述碳化硅衬底上的有效区域。
6.如权利要求1所述的碳化硅半导体装置，其特征在于：
所述第一分布区域以及所述第二分布区域为排列多个互相分离的单位分布区域而形成的分布区域，
所述第一分布区域中的各所述单位分布区域与所述第二分布区域中的各所述单位分布区域，在所述碳化硅漂移层表层中的占有面积相等。
7.如权利要求1所述的碳化硅半导体装置，其特征在于：
所述第一分布区域以及所述第二分布区域为排列多个互相分离的单位分布区域而形成的分布区域，
所述第一分布区域中的各所述单位分布区域与所述第二分布区域中的各所述单位分布区域，在所述碳化硅漂移层表层中的占有面积不同。
8.如权利要求1所述的碳化硅半导体装置，其特征在于：
所述碳化硅漂移层表层中的各所述单位单元的占有面积相等。
9.如权利要求1所述的碳化硅半导体装置，其特征在于：
所述碳化硅漂移层表层中的各所述单位单元的占有面积不同。
10.如权利要求1所述的碳化硅半导体装置，其特征在于：
对所述第一分布区域的所述第二导电型杂质的注入加速电压与对所述第二分布区域的所述第二导电型杂质的注入加速电压不同。
11.如权利要求1所述的碳化硅半导体装置，其特征在于：
所述肖特基电极具备对该肖特基电极的对位标记。
CN201310191318.8A 2012-09-14 2013-05-22 碳化硅半导体装置 Active CN103681783B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-202468 2012-09-14
JP2012202468A JP6029397B2 (ja) 2012-09-14 2012-09-14 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
CN103681783A CN103681783A (zh) 2014-03-26
CN103681783B true CN103681783B (zh) 2016-08-03

Family

ID=50181922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310191318.8A Active CN103681783B (zh) 2012-09-14 2013-05-22 碳化硅半导体装置

Country Status (5)

Country Link
US (1) US9184306B2 (zh)
JP (1) JP6029397B2 (zh)
KR (1) KR101603570B1 (zh)
CN (1) CN103681783B (zh)
DE (1) DE102013217850A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3046149B1 (en) * 2013-09-09 2019-08-21 Hitachi, Ltd. Semiconductor device, method for manufacturing same, power conversion apparatus, three-phase motor system, automobile, and rail vehicle
JP6347999B2 (ja) * 2014-06-25 2018-06-27 シナプティクス・ジャパン合同会社 ジャンクションバリアショットキーダイオード及びその製造方法
JP6632910B2 (ja) * 2016-02-24 2020-01-22 株式会社日立製作所 パワー半導体素子およびそれを用いるパワー半導体モジュール
KR101800589B1 (ko) * 2017-07-27 2017-11-22 이종철 점자 인쇄 기능을 갖는 종이컵 제조용 플렉소 인쇄판
CN107742277A (zh) * 2017-10-11 2018-02-27 上海电力学院 基于分块策略的mps模拟方法
CN108336152A (zh) * 2018-03-20 2018-07-27 重庆大学 具有浮动结的沟槽型碳化硅sbd器件及其制造方法
KR102592044B1 (ko) * 2018-06-29 2023-10-23 삼성전자 주식회사 전자 장치에서 물리적 키보드의 레이아웃 설정 방법 및 장치
JP7244306B2 (ja) * 2019-03-08 2023-03-22 株式会社東芝 半導体装置
CN112216746A (zh) * 2019-07-11 2021-01-12 即思创意股份有限公司 碳化硅半导体器件
US11164979B1 (en) * 2020-08-06 2021-11-02 Vanguard International Semiconductor Corporation Semiconductor device
CN113990934B (zh) * 2021-10-29 2023-07-28 西安微电子技术研究所 一种SiC JBS元胞结构及制备方法
CN116344591B (zh) * 2023-05-29 2023-09-01 深圳腾睿微电子科技有限公司 具有jbs晶胞结构的碳化硅半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5902117A (en) * 1997-05-09 1999-05-11 Abb Research Ltd. PN-diode of SiC and a method for production thereof
US7772058B2 (en) * 2007-03-16 2010-08-10 Nissan Motor Co., Ltd. Method of manufacturing silicon carbide semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60771A (ja) * 1983-06-17 1985-01-05 Nec Corp 半導体装置
JP3943749B2 (ja) * 1999-02-26 2007-07-11 株式会社日立製作所 ショットキーバリアダイオード
US8432012B2 (en) * 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
JP4396724B2 (ja) 2007-04-18 2010-01-13 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置
JP4356767B2 (ja) 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4420062B2 (ja) 2007-05-10 2010-02-24 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4375439B2 (ja) 2007-05-30 2009-12-02 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
JP2010003841A (ja) 2008-06-19 2010-01-07 Toyota Motor Corp 縦型のショットキーダイオード
US9117739B2 (en) * 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
DE112011104631B4 (de) 2010-12-28 2020-06-04 Mitsubishi Electric Corp. Halbleitervorrichtung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5902117A (en) * 1997-05-09 1999-05-11 Abb Research Ltd. PN-diode of SiC and a method for production thereof
US7772058B2 (en) * 2007-03-16 2010-08-10 Nissan Motor Co., Ltd. Method of manufacturing silicon carbide semiconductor device

Also Published As

Publication number Publication date
JP2014057026A (ja) 2014-03-27
US20140077226A1 (en) 2014-03-20
KR101603570B1 (ko) 2016-03-15
JP6029397B2 (ja) 2016-11-24
US9184306B2 (en) 2015-11-10
KR20140035823A (ko) 2014-03-24
DE102013217850A1 (de) 2014-03-20
CN103681783A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
CN103681783B (zh) 碳化硅半导体装置
US8395230B2 (en) Semiconductor device and method of manufacturing the same
JP4844605B2 (ja) 半導体装置
JP5741567B2 (ja) 半導体装置
CN108074924B (zh) 半导体装置
CN105280711B (zh) 电荷补偿结构及用于其的制造
US9947741B2 (en) Field-effect semiconductor device having pillar regions of different conductivity type arranged in an active area
US20160111529A1 (en) Semiconductor device
US10763252B2 (en) Semiconductor device
JP6253723B2 (ja) スイッチング可能ダイオード領域およびスイッチング不能ダイオード領域を備えた半導体デバイス
US20120012929A1 (en) Semiconductor device
CN105122458A (zh) 半导体装置及其制造方法
JP6676947B2 (ja) 半導体装置
JP2010147405A (ja) 半導体装置およびその製造方法
JPWO2007007670A1 (ja) 半導体装置および電気機器
US8592917B2 (en) Semiconductor device and method for manufacturing same
US20150287840A1 (en) Semiconductor device
US20230246020A1 (en) Concept for silicon for carbide power devices
US20130069158A1 (en) Power semiconductor device
US10083956B2 (en) Semiconductor device
US20220416064A1 (en) Semiconductor device
CN111816695A (zh) 反向阻断功率半导体器件和处理反向阻断功率半导体器件的方法
KR101574319B1 (ko) 주입 효과를 이용한 전력 반도체 소자
US11011629B2 (en) Power semiconductor switch with improved controllability
US11538906B2 (en) Diode with structured barrier region

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant