JP6253723B2 - スイッチング可能ダイオード領域およびスイッチング不能ダイオード領域を備えた半導体デバイス - Google Patents

Description

本願にて記載されている実施形態は、ＩＧＢＴ領域と、スイッチング可能ダイオード領域と、スイッチング不能ダイオード領域と、を備えた半導体デバイスに関する。

ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）は、オン抵抗（しばしば「Ｒ_ＯＮ」と略称されることが多い）が非常に低いので、非常に多くの用途向きのパワー半導体デバイスである。ＩＧＢＴはしばしば、誘導負荷を制御するために使用されることが多いので、ＩＧＢＴを能動スイッチとして含む電力モジュールは典型的には、電流を逆方向に流すためのいわゆる還流ダイオードを含む。かかる逆電流は、スイッチング中に誘導負荷によって引き起こされ得るものである。

ＩＧＢＴはバイポーラ素子である。低いＲ_ＯＮの理由は、典型的にはＩＧＢＴの順導通モード中にｐ型ドープされたエミッタからドリフト領域内へ放出されるキャリア濃度が高いこと、典型的には正孔濃度が高いからである。このとき、ドリフト領域には過剰キャリアが溢れる。ＩＧＢＴを阻止モードにする場合、ドリフト領域が阻止電圧を通せるようになる前に、この過剰キャリアをドリフト領域から除去しなければならない。

最近のＩＧＢＴは、内蔵型の還流ダイオードを備えていることがあり、これにより、外部の還流ダイオードが不要となる。還流ダイオードを内蔵したＩＧＢＴは、逆電流も流すのに適しているので、ＲＣ‐ＩＧＢＴ（逆導通絶縁ゲートバイポーラトランジスタ）とも称される。

ゲート電圧がＩＧＢＴセルのゲート電極に印加されたとき、ＩＧＢＴが逆電流も流すことができるのが望ましい。しかし、駆動されたＩＧＢＴセル、すなわちゲート電圧が印加されたＩＧＢＴセルは、逆電流モード中にバイポーラ動作に影響を及ぼすことがある。

よって、デバイス性能仕様を維持または改善しながら、ロバストな逆電流特性を実現したいとの要望が存在する。

１つの実施形態では、半導体デバイスは半導体基板と、表側メタライゼーションと、裏側メタライゼーションと、当該半導体基板に集積されて少なくとも１つのＩＧＢＴセル領域を成す複数のＩＧＢＴセルとを備えており、各ＩＧＢＴセルはそれぞれ、当該表側メタライゼーションと当該半導体基板のドリフト領域とのオーミック接続を成すための動作可能なスイッチング可能チャネル領域を含む。半導体デバイスはさらに、半導体基板に集積されて少なくとも１つのスイッチング可能な還流ダイオード領域を成す複数のスイッチング可能ダイオードセルを備えることができ、各スイッチング可能ダイオードセルはｐｎ接合部を有し、かつ、各スイッチング可能ダイオードセルのｐｎ接合部を短絡させるための動作可能なスイッチング可能チャネル領域であって、各スイッチング可能ダイオードセルを介して表側メタライゼーションと裏側メタライゼーションとのオーミック接続を成すためのスイッチング可能チャネル領域を有する。半導体デバイスはさらに、半導体基板に集積されて少なくとも１つのスイッチング不能な還流ダイオード領域を成す複数のスイッチング不能ダイオードセルを備えることもでき、各スイッチング不能ダイオードセルはそれぞれｐｎ接合部を有し、かつ、スイッチング不能な還流ダイオードは、動作可能なスイッチング可能チャネル領域を全く有しない。

１つの実施形態では、半導体デバイスは半導体基板と、表側メタライゼーションと、裏側メタライゼーションと、当該半導体基板に集積された少なくとも１つのＩＧＢＴセル領域とを備えており、当該ＩＧＢＴセル領域は、当該表側メタライゼーションと当該半導体基板のドリフト領域とのオーミック接続を成すための動作可能なスイッチング可能チャネル領域を含む。半導体デバイスはさらに、半導体基板に集積された少なくとも１つのスイッチング可能な還流ダイオード領域を備えることができ、当該スイッチング可能な還流ダイオード領域はｐｎ接合部を有し、かつ、当該ｐｎ接合部を短絡させるための動作可能なスイッチング可能チャネル領域であって、各スイッチング可能な還流ダイオード領域を介して表側メタライゼーションと裏側メタライゼーションとのオーミック接続を成すためのスイッチング可能チャネル領域を有する。半導体デバイスはさらに、半導体基板に集積された少なくとも１つのスイッチング不能な還流ダイオード領域を備えることもでき、当該スイッチング不能な還流ダイオード領域はｐｎ接合部を有し、かつ、当該スイッチング不能な還流ダイオード領域は、第１の表面への垂直投影像で見たとき、最近傍の動作可能なスイッチング可能チャネル領域から少なくとも３０μｍまたは４０μｍの距離に離隔されている中心、または、３００μｍ・Ω・ｃｍから３００００μｍ・Ω・ｃｍまでの導電率当たりの比距離だけ離隔されている中心を有する。この導電率当たりの比距離は、とりわけ１０００μｍ・Ω・ｃｍから１００００μｍ・Ω・ｃｍまでの間である。

１つの実施形態では、半導体デバイスは半導体基板と、当該半導体基板の第１面に設けられた表側メタライゼーションと、当該半導体基板の第２面に設けられた裏側メタライゼーションと、当該半導体基板に集積されて少なくとも１つのＩＧＢＴセル領域を成す複数のＩＧＢＴセルとを備えており、各ＩＧＢＴセルはそれぞれ、当該表側メタライゼーションと当該半導体基板のドリフト領域とのオーミック接続を成すための動作可能なスイッチング可能チャネル領域を有する。半導体デバイスはさらに、半導体基板に集積されて少なくとも１つのスイッチング可能な還流ダイオード領域を成す複数のスイッチング可能ダイオードセルを備えることができ、各スイッチング可能ダイオードセルはｐｎ接合部を有し、かつ、各スイッチング可能ダイオードセルのｐｎ接合部を短絡させるための動作可能なスイッチング可能チャネル領域であって、各スイッチング可能ダイオードセルを介して表側メタライゼーションと裏側メタライゼーションとのオーミック接続を成すためのスイッチング可能チャネル領域を有する。半導体デバイスはさらに、半導体基板に集積されてされて少なくとも１つのスイッチング不能な還流ダイオード領域を成す複数のスイッチング不能ダイオードセルを備えることもでき、各スイッチング不能ダイオードセルはそれぞれｐｎ接合部を有し、かつ、当該スイッチング不能な還流ダイオード領域の当該複数のスイッチング不能ダイオードセルのどの２つのスイッチング不能ダイオードセル間にも、動作可能なスイッチング可能チャネル領域は全く設けられていない。

当業者が、以下の詳細な説明を読んだり、添付の図面を参照すれば、更なる構成および利点が明らかとなる。

図面中の各構成要素は、必ずしも実寸の比率通りではなく、本発明の基本的構成の説明に主眼を置いている。さらに、図面中において同様の符号は、対応する部分を示している。

１つの動作モードにある、本願の一実施形態のＩＧＢＴセル領域と、スイッチング可能ダイオード領域と、スイッチング不能ダイオード領域とを備えた半導体デバイスの断面図である。 別の動作モードにある、本願の一実施形態のＩＧＢＴセル領域と、スイッチング可能ダイオード領域と、スイッチング不能ダイオード領域とを備えた半導体デバイスの断面図である。 別の異なる動作モードにある、本願の一実施形態のＩＧＢＴセル領域と、スイッチング可能ダイオード領域と、スイッチング不能ダイオード領域とを備えた半導体デバイスの断面図である。 一実施形態の半導体デバイスの上面図である。 所定のエミッタ‐コレクタ電圧での逆導通モードにある、本願の一実施形態のスイッチング可能ダイオード領域と、スイッチング不能ダイオード領域とを備えた半導体デバイスの断面図である。 異なるエミッタ‐コレクタ電圧での逆導通モードにある、本願の一実施形態のスイッチング可能ダイオード領域と、スイッチング不能ダイオード領域とを備えた半導体デバイスの断面図である。 異なるエミッタ‐コレクタ電圧での逆導通モードにある、本願の一実施形態のスイッチング可能ダイオード領域と、スイッチング不能ダイオード領域とを備えた半導体デバイスの断面図である。 逆導通モード中の、複数の異なる動作条件下のスイッチング可能ダイオードセルおよびスイッチング不能ダイオードセルのダイオード特性を示す図である。 逆導通モード中の、複数の異なる動作条件下のスイッチング可能ダイオードセルおよびスイッチング不能ダイオードセルのスナップバック挙動を示す図である。 半導体デバイスの複数の異なる動作モードでのスイッチング損失とエミッタ‐コレクタ電圧との関係を示す図である。 本願の実施形態の、順導通モードから順阻止モードへの半導体デバイスのスイッチングのスイッチングパターンである。 本願の一実施形態のＩＧＢＴセル領域と、スイッチング可能ダイオード領域と、スイッチング不能ダイオード領域とを備えた半導体デバイスの平面図である。 図７Ａの平面図の一部を拡大した図である。 本願の一実施形態の半導体デバイスの一部の３次元図である。 図８Ａの平面図の一部を拡大した図である。 本願の一実施形態のＩＧＢＴセル領域と、スイッチング可能ダイオード領域と、スイッチング不能ダイオード領域とを備えた半導体デバイスの平面図である。 一実施形態のスイッチング不能ダイオードを示す図である。 一実施形態のスイッチング不能ダイオードを示す図である。 一実施形態のスイッチング不能ダイオードを示す図である。 一実施形態のスイッチング不能ダイオードを示す図である。 一実施形態のスイッチング不能ダイオードを示す図である。

以下の詳細な説明では、添付の図面を参照する。本図面は詳細な説明の一部を構成し、本図面中には、本発明を実施する特定の形態を図解により示している。これについては、たとえば「上部」、「下部」、「表側」、「裏側」、「進行方向」、「後退方向」、「横方向」、「垂直方向」等の方向に関する用語は、以下説明する図面の向きを基準として使用されている。実施形態の各構成要素は、複数の異なる向きで配置することが可能であるから、上述の方向に関する用語は説明のために用いられるものであり、本発明を限定するものではない。本発明の範囲を逸脱することなく、他の実施形態を使用し、また、構造または論理についての変更を行うことができると解すべきである。よって、以下の詳細な説明は本発明を限定するものであると解すべきものではなく、本発明の範囲は、添付の特許請求の範囲によって特定される。特定の表現を使用して実施例を説明するが、この特定の表現は、添付の特許請求の範囲を限定するものとして解釈してはならない。

本明細書では、半導体基板の第２面または第２の表面は、下面または裏側の面もしくは表面により形成されるものとし、それに対して第１面または第１の表面は、当該半導体基板の上面または主面または主表面により形成されるものとする。よって本明細書にて使用されている「上方」および「下方」との用語は、「上部」および「下部」と同様、他の構造的要素に対する１つの構造的要素の相対位置を、その向きを考慮して表すものである。さらに、「下方」、「下部」、「低い」、「上方」、「上部」または「高い」等の位置関係に関する用語は、他の第２の要素に対する１つの要素の相対配置を説明しやすくするために用いている。かかる用語は、１つのデバイスの種々の異なる向きを包含し、かつ、図中に示された向きとは異なる向きも包含するものである。また、「第１」、「第２」等の用語は、複数の要素、領域、区画等を表すために用いられたものであり、限定を意図したものではない。同様の用語は、明細書全体を通じて同様の要素を示している。

ここで特にトレンチ、ゲート電極および／または導体について言及するときには、たとえば「長さ」、「寸法」および「大きさ」との用語を互換的に使用することもでき、かかる用語は、要素の長軸についていうこともできる。「幅」とは、構造体の、上記寸法に対して垂直な方向をいうことができる。また「幅」および「長さ」は、幅方向および長さ方向の各次元を指すこともできる。

「電気的接続」および「電気的に接続されている」との文言は、２つの要素のオーミック接続をいう。

「チャネル領域」および「スイッチング可能チャネル領域」との用語は、ボディ領域のうち、電界効果の影響下でいわゆる反転チャネルが形成されるゲート誘電体に隣接しかつ当該ゲート誘電体に沿った部分をいう。このチャネル領域（スイッチング可能チャネル領域）は、ユニポーラのチャネル領域である。

ここで平面上または曲面上への「垂直投影」とは、当該平面または曲面への垂直な投影を意味する。換言すると、その観察方向は曲面または平面に対して垂直となる。

半導体基板は、半導体部品を製造するために適したいかなる半導体材料からも作製することができる。かかる材料の例には、たとえばごく一部を挙げると、シリコン（Ｓｉ）等の単元素半導体材料、炭化シリコン（ＳｉＣ）またはシリコンゲルマニウム（ＳｉＧｅ）等の第IV族化合物半導体材料、ヒ化ガリウム（ＧａＡｓ）、リン化ガリウム（ＧａＰ）、リン化インジウム（ＩｎＰ）、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、リン化インジウムガリウム（ＩｎＧａＰａ）、またはヒ化リン化インジウムガリウム（ＩｎＧａＡｓＰ）等の２元、３元もしくは４元第III-V族半導体材料、および、テルル化カドミウム（ＣｄＴｅ）およびテルル化水銀カドミウム（ＨｇＣｄＴｅ）等の２元または３元第II-VI族半導体材料を含むが、これらは限定列挙ではない。上掲の半導体材料は、「ホモ接合型半導体材料」とも称される。２つの異なる半導体材料を組み合わせた場合、ヘテロ接合型半導体材料が形成されることとなる。ヘテロ接合型半導体材料の例には、シリコン（Ｓｉ_ｘＣ_１−ｘ）とＳｉＧｅとのヘテロ接合型半導体材料が含まれるが、これらは限定列挙ではない。パワー半導体用については、現在のところは主に、Ｓｉ、ＳｉＣおよびＧａＮ材料が用いられる。

ｎ型ドープ領域を「第１の導電型」といい、ｐ型ドープ領域を「第２の導電型」という。しかし、第１の導電型と第２の導電型とを入れ替えて、「第１の導電型」をｐ型ドープとし、「第２の導電型」をｎ型ドープとすることも可能である。

本願にて使用されている「有する」、「含む」、「包含する」、「含有する」等の用語はオープンエンドの用語であり、当該用語に係る要素または構成の有無を示すが、他の要素または構成を排除しない用語である。単数形の「１つ（a, an）」および「前記１つ（the）」等は、複数形および単数形の双方を含むことを意図したものである。ただし、文脈から別の意味を示すことが明らかである場合にはこの限りでない。もちろん、上記の変形態様および用途の範囲を考慮しても、本発明は上記の説明によって限定されることはなく、また、添付の図面によって限定されることもない。本発明は、添付の特許請求の範囲および法上の等価的態様によってのみ限定される。

図１Ａから図１Ｃに、それぞれ異なる動作モードにある、一実施形態の半導体デバイスを示す。図１は、半導体デバイスのゲート電極にたとえば＋１５Ｖの正のゲート電圧が印加される順方向モード（または順導通モード）を示している。コレクタ‐エミッタ電圧Ｖ_ＣＥは正である。すなわち、工学上の電流の流れは、コレクタ端子Ｃからエミッタ端子Ｅへ向かう方向である。電子の物理学的な流れは、エミッタ端子Ｅからコレクタ端子Ｃへ向かう方向となっている。「順導通モード」とは一般的には、以下の実施形態にて示されているようなｎチャネル型デバイスの場合には、ゲート閾値電圧Ｖ_ｔｈを上回る正のゲート電圧がゲート電極に印加されてソースとドリフト領域との間のスイッチング可能チャネル領域においてそれぞれ反転チャネルが形成され、かつ、コレクタ‐エミッタ電圧Ｖ_ＣＥが正である（コレクタ端子Ｃがエミッタ端子Ｅに対して相対的に正である）モードをいう。「順阻止モード」とは一般的には、ｎチャネル型デバイスの場合、ゲート閾値電圧Ｖ_ｔｈを下回るゲート電圧が印加されることにより、ソースとドリフト領域との間に反転チャネルが形成されず、かつコレクタ‐エミッタ電圧Ｖ_ＣＥが正であるモードをいう。

半導体デバイスは電力用ＲＣ‐ＩＧＢＴとすることができ、半導体デバイスは半導体基板１００と、当該半導体基板１００の第１の表面または主表面または主面１０１に設けられた表側メタライゼーション１７１と、当該半導体基板１００の第２の表面または下表面または下面１０２に設けられた裏側メタライゼーション１７２とを備えている。表側メタライゼーション１７１および裏側メタライゼーション１７２は、たとえば図１０、図１１および図１４に示されている。

半導体デバイスは複数のドーピング領域を有する。半導体基板１００は典型的には、低濃度のｎ型ドープが施されている。高濃度でｎ型ドープされたソース領域１１１は、半導体基板１００に、第１の表面または第１面１０１にて集積することができる。各ソース領域１１１は、ｐ型ドープされたボディ領域１１２とそれぞれｐｎ接合部を形成する。ボディ領域１１２は、ｎ型ドープされたドリフト領域１１３ともそれぞれｐｎ接合部を形成する。このｐｎ接合部は、ボディ領域１１２とソース領域１１１との間に形成されるｐｎ接合部とは異なるものであり、かつ、このｐｎ接合部から離隔している。ドリフト領域１１３は典型的には、低濃度ｎ型ドープされた基板１００の一部に、打ち込みまたは他の適切なプロセスにより他のドーピング領域が集積することによって形成されるものである。

ドリフト領域１１３は、上述の第２の表面または第２面１０２に面した側にて、第２の導電型のエミッタ領域を成すｐ型ドープされたエミッタ領域１１４とｐｎ接合部を形成する。その他にさらに、第１の導電型のエミッタ領域を成すｎ型ドープされたエミッタ領域１１６も、半導体基板１００に、第２の表面１０２にて集積されている。ｎ型ドープされたエミッタ領域１１６およびｐ型ドープされたエミッタ領域１１４は裏側メタライゼーション１７２と電気的に接触（オーミック接続）しており、この裏側メタライゼーション１７２は、コレクタ端子Ｃに接続されている。典型的には裏側メタライゼーション１７２は、ｎ型ドープされたエミッタ領域１１６およびｐ型ドープされたエミッタ領域１１４に直接接触している。

オプションであるｎ型ドープバッファまたはフィールドストップ層を、ドリフト領域１１３と各エミッタ領域１１４および１１６との間において半導体基板１００に集積することができ、または、ドリフト領域１１３とｐ型ドープされたエミッタ領域１１４との間においてのみ集積することができる。バッファまたはフィールドストップ層のドーピング濃度は、ドリフト領域１１３より高いが、典型的には、ｎ型ドープされたエミッタ領域１１６より低い。両エミッタ領域１１４および１１６は、共に高濃度ドープされている。バッファまたはフィールドストップ層１１７は、たとえば図１２および図１３に示されており、ここで示されたいずれの実施形態においても集積することができる。典型的には、最新のデバイスの大部分はバッファまたはフィールドストップ層１１７を含む。かかるバッファまたはフィールドストップ層を含むデバイスは、「パンチスルーデバイス」とも称される。

ボディ領域１１２は表側メタライゼーション１７１と電気的に接続されており、表側メタライゼーション１７１はエミッタ端子Ｅに電気的に接続されている。ボディ領域１１２と表側メタライゼーション１７１とのオーミック接続を改善するため、高濃度ｐ型ドープされたボディコンタクト領域１１５を第１の表面１０１に設けることができる。ソース領域１１１も、表側メタライゼーション１７１と電気的に直接接続されている。典型的には表側メタライゼーション１７１は、ボディ領域１１２またはボディコンタクト領域１１５とソース領域１１１とに直接接触または接続している。

半導体デバイスはさらに、半導体基板１００に集積された複数のトレンチ１２０も備えている。トレンチ１２０は第１の表面１０１から垂直方向に半導体基板１００内へ延在しており、各トレンチ１２０は各自のゲート電極１２１を含むことができ、このゲート電極１２１はゲート誘電体１２２によって周囲の半導体基板１００から電気的に絶縁されている。トレンチ１２０は、列を成して細長く延在することができる。この細長い延在の方向は、図１Ａから図１Ｃまでの図平面に対して垂直方向となっている。第１の表面１０１への垂直投影像で見たときのトレンチ１２０の幾何学的形状を別のものとすること、たとえば６角形とすることも可能である。互いに隣接するトレンチ１２０間において、半導体基板１００によりメサ領域１２５が形成されている。

半導体基板１００には複数のＩＧＢＴセル１４１が集積されており、少なくとも１つのＩＧＢＴセル領域を構成している。各ＩＧＢＴセル１４１はそれぞれ、表側メタライゼーション１７１と半導体基板１００のドリフト領域１１３とのオーミック接続を、すなわち制御可能なオーミック接続を成すための、動作可能なスイッチング可能チャネル領域１５１を含む。スイッチング可能チャネル領域１５１はボディ領域１１２において、トレンチ１２０に隣接してゲート電極１２１の延在方向に沿って形成されている。所定のゲート閾値電圧Ｖ_ｔｈを上回る正の電圧がゲート電極１２１に印加されると、スイッチング可能チャネル領域１５１に電子が蓄積され、ソース領域１１１とドリフト領域１１３との間に（電子にのみに対する）ユニポーラの導通路を、すなわちいわゆる反転チャネルを形成する。よって、スイッチング可能チャネル領域１５１により形成されるオーミック接続は、ゲート電極１２１に印加される電圧を介して制御できるものである。

半導体基板１００には複数のスイッチング可能ダイオードセル１４３が集積されて、少なくとも１つのスイッチング可能な還流ダイオード領域を構成している。各スイッチング可能ダイオードセル１４３はそれぞれ、各ボディ領域１１２とドリフト領域１１３の一部との間にあるｐｎ接合部、および、スイッチング可能チャネル領域１５３を有している。このスイッチング可能チャネル領域１５３は、各スイッチング可能ダイオードセル１４３のｐｎ接合部を短絡させるため、および、各スイッチング可能ダイオードセル１４３を介して表側メタライゼーション１７１と裏側メタライゼーション１７２との間にオーミック接続を、すなわち制御可能なオーミック接続を成すためのものである。

半導体基板１００には複数のスイッチング不能ダイオードセル１４２も集積されており、これらは、少なくとも１つのスイッチング不能な還流ダイオード領域を成している。各スイッチング不能ダイオードセル１４２はそれぞれ、各ボディ領域１１２とドリフト領域１１３との間にｐｎ接合部を有している。

図中の各セルの横方向の幾何学的寸法は、各トレンチ１２０間が横方向に離隔している間隔に等しい。図１Ａに示されているように、２つの隣接するトレンチ１２０間のメサ領域１２５の構造は鏡面対称的であることが示されている。すなわち、メサ領域１２５と２つの隣接するトレンチ１２０のうち第１のトレンチとが形成するセル、および、当該メサ領域１２５と当該２つの隣接するトレンチ１２０のうち第２のトレンチ１２０とが形成するセルは、同一種類である。しかし、複数の異なる種類のセルを同一のメサ領域１２５に集積することも可能である。たとえば複数の異なる種類のセルを、メサ領域１２５の長手寸法においてそれぞれ異なる位置に、または、互いに隣接するトレンチ１２０の相対向する側に形成することができる。よって、セルの種類をトレンチ１２０およびメサ領域１２５の長手寸法（方向）において変えることができ、または横方向に、すなわち当該長手寸法に対して垂直な方向において変えることができる。図１Ａから図１Ｃを参照すると、トレンチ１２０およびメサ領域１２５の長手延在方向は図面の図平面に対して垂直であり、それに対してその横方向は、図面の左側から右側に向かう方向となっている。

上記点については、一実施形態では、各スイッチング可能ダイオードセル１４３および各ＩＧＢＴセル１４１はそれぞれ、表側メタライゼーション１７１にオーミック接続された第１の導電型のソース領域１１１、第１の導電型のドリフト領域１１３、および、当該ソース領域１１１とドリフト領域１１３との間に配置されて当該ソース領域１１１およびドリフト領域１１３とそれぞれｐｎ接合部を成す第２の導電型のボディ領域１１２を有することができる。

上記点についてはさらに、一実施形態では、各スイッチング可能ダイオードセル１４３および各ＩＧＢＴセル１４１が、各スイッチング可能ダイオードセル１４３のスイッチング可能チャネル領域１５３とＩＧＢＴセル１４１のスイッチング可能チャネル領域１５１とを形成するため、ボディ領域１１２に隣接して配置されたゲート電極１２１をそれぞれ備えることができ、当該ゲート電極１２１はボディ領域１１２から電気的に絶縁されている。

上記点については、一実施形態では、各スイッチング不能ダイオードセル１４２はそれぞれ第１の導電型のドリフト領域１１３と、第２の導電型のボディ領域１１２とを有することができ、当該ボディ領域１１２はドリフト領域１１３とｐｎ接合部を成し、ボディ領域１１２は表側メタライゼーション１７１にオーミック接続されている。

一実施形態では、スイッチング不能ダイオードセル１４２のうち少なくとも一部が、ボディ領域１１２に埋め込まれた第２の導電型のボディコンタクト領域１１５を含み、当該ボディコンタクト領域１１５のドーピングレベルはボディ領域１１２より高く、当該ボディコンタクト領域１１５は表側メタライゼーション１７１と共にオーミック接続を成す。

ＩＧＢＴセル領域、スイッチング不能な還流ダイオード領域およびスイッチング可能な還流ダイオード領域の各領域は、典型的には、各々の複数の同一のセルを有する。同一種類のセルをクラスタリングしたものが、それぞれの領域を構成する。しかし、大半が第２種類のセルにより構成された領域に、第１種類のセルを部分的に集積することも可能である。たとえば、少数のスイッチング不能ダイオードセル１４２をスイッチング可能な還流ダイオード領域に、すなわち、大半がスイッチング可能ダイオードセル１４３により構成された領域に集積することが可能である。さらにダミーセルを、すなわち、順導通モードおよび逆導通モードのいずれにおいても電流の流れに寄与しないセルを、上述のセル領域の一部または全部に集積することも可能である。

しかし、１つまたは複数のスイッチング不能な還流ダイオード領域は典型的には、いかなるスイッチング可能チャネル領域１５１，１５３も有しない。すなわち、スイッチング不能な還流ダイオード領域によって占められている領域内には、スイッチング可能ダイオードセル１４３またはＩＧＢＴセル１４１のいずれも集積されていない。よってスイッチング不能な還流ダイオード領域は、動作可能なスイッチング可能チャネル領域１５１，１５３を有するセルが形成されていない領域と定義することもできる。動作可能なスイッチング可能チャネル領域１５１，１５３は、隣接するゲート電極１２１に正の電圧が印加されると（または、ドーピング関係が逆である場合には負の電圧が印加されると）反転チャネルが形成され得る領域である。後に詳述するように、スイッチング不能な還流ダイオード領域内に動作可能なスイッチング可能チャネル領域１５１，１５３が形成されない場合、このスイッチング不能な還流ダイオード領域の動作は、動作可能なスイッチング可能チャネル領域１５１，１５３の動作によって影響を受けることはない。すなわち、ゲート電圧が印加されているか否かに影響を受けることはない。このことは、半導体デバイスの特定の動作モードに有利である。

スイッチング不能な還流ダイオード領域内に動作可能なスイッチング可能チャネル領域１５１，１５３が形成されるのを回避するためには、ゲート電圧が印加されないように、スイッチング不能な還流ダイオード領域内に形成されている、トレンチ１２０内のゲート電極を、ゲート端子から電気的に絶縁することができる。これに代えて択一的に、トレンチ１２０内にゲート電極を形成せず、および／または、ソース領域１１１を形成せず、および／または、ソース領域１１１をエミッタ端子Ｅに電気的に接続しない。

ＩＧＢＴセル１４１およびスイッチング可能ダイオードセル１４３のゲート電極にたとえば＋１５Ｖ等の正の電圧が印加されると、各スイッチング可能チャネル領域１５１，１５３内に導通路が形成され、このスイッチング可能チャネル領域１５１，１５３はボディ領域１１２とドリフト領域１１３との間のｐｎ接合部、および、ソース領域１１１とボディ領域１１２との間のｐｎ接合部を短絡させる。このようにして、コレクタ端子Ｃとエミッタ端子Ｅとの間に正のコレクタ‐エミッタ電圧Ｖ_ＣＥが印加されると、ソース領域１１１からドリフト領域１１３へ電子流が流れることができ、最終的に、ｐ型ドープされたエミッタ領域１１４とｎ型ドープされたエミッタ領域１１６とに流れることができる。この電子の流れは、下向きの矢印によって示されており、これに対して正孔の流れは、上向きの矢印によって示されている。正孔はボディ領域１１２とドリフト領域１１３との間のｐｎ接合部を容易に通過することができるので、スイッチング可能チャネル領域１５１，１５３を通過しない。正孔は、ｐ型ドープされたエミッタ領域１１４から注入される。このようにして、ＩＧＢＴセル１４１はバイポーラ電流を流す。図中の破線の楕円形は、ボディ領域１１２内の、各スイッチング可能チャネル領域１５１，１５３が形成される領域を、大まかに示している。

スイッチング可能ダイオードセル１４３は、バイポーラ電流を順方向モードで流すこともできる。一実施形態では図７Ａおよび７Ｂに示されているように、スイッチング可能ダイオードセル１４３は、ｎ型ドープされたエミッタ領域１１６とｐ型ドープされたエミッタ領域１１４とを交互に配した領域とは反対側に配置されている。かかる実施形態により、ｐ型ドープされたエミッタ領域１１４は、スイッチング可能ダイオードセル１４３が形成される領域にも正孔を注入する。

図１Ａに示されているような順導通モードでは、ボディ領域１１２とドリフト領域１１３との間のｐｎ接合部が、スイッチング不能ダイオードセル１４２を通過するいかなる電子流も阻止しているので、スイッチング不能ダイオードセル１４２は「イナクティブ」状態となっている。

図１Ｂに、コレクタ端子Ｃとエミッタ端子Ｅとの間に負のコレクタ‐エミッタ電圧Ｖ_ＣＥが印加される逆導通動作モードを示している。この事例では逆電流が流れており、この逆電流は、図示されていない誘導性負荷により発生し得る。図１Ｂにはさらに、正のゲート電極が印加されていることも示されており、これは、ＩＧＢＴセル１４１およびスイッチング可能ダイオードセル１４３の各スイッチング可能チャネル領域１５１，１５３にそれぞれ反転チャネルが形成される、ということになる。しかし、ＩＧＢＴセル１４１を通過する電流は阻止される。これは、ドリフト領域１１３と、第２の表面１０２に配置されているｐ型ドープされたエミッタ領域１１４との間のｐｎ接合部に逆バイアスがかかっていることに拠る。一方、スイッチング可能ダイオードセル１４３には電子が流れることができる。というのも、スイッチング可能ダイオードセル１４３とは反対側に少なくとも幾つかのｎ型ドープされたエミッタ領域１１６が形成されており、これにより、ｐｎ接合部が阻止されることがないからである。

図１Ｂにはさらに、スイッチング不能ダイオードセル１４２にバイポーラ電流が流れているのも示されている。かかるバイポーラ電流は、ボディ領域１１２とドリフト領域１１３との間のｐｎ接合部の両端間の電圧差が、当該ｐｎ接合部の所要の順電圧降下に等しいかまたはそれ以上である場合に可能になる。

上述のようにして、スイッチング可能ダイオードセル１４３およびスイッチング不能ダイオードセル１４２の双方が逆電流を流すことができる。「逆電流」とは、電流の流れ（工学上の電流の方向）が、順導通モードの電流（工学上の電流の方向）とは逆であることを意味する。工学上の電流の流れは、正のキャリアが流れる方向として定義される。

逆電流に対するスイッチング不能ダイオードセル１４２の寄与は、典型的には比較的大きくなる。というのも、ボディ領域１１２からドリフト領域１１３内への正孔の注入が更に追加されることにより、バイポーラ電流はユニポーラ電流より格段に大きくなるからである。サイズ、面積およびドーピング関係等のセルパラメータが同等であると仮定すると、１つのスイッチング不能ダイオードセル１４２を通過するバイポーラ電流は最大で、スイッチング可能ダイオードセル１４３を通過するユニポーラ電流の約１００倍にまで達し得る。スイッチング可能セル１４３のボディ領域１１２とドリフト領域１１３との間のｐｎ接合部を短絡させる導通路がスイッチング可能チャネル領域１５３（図１Ａ参照）に形成されている限りは、ボディ領域１１２からドリフト領域１１３内のスイッチング可能ダイオードセル１４３付近に正孔が注入されることはない。

図１Ｃは、ゲート電極１２１に印加されたゲート電圧が、反転チャネルを生成するためにゲート閾値電圧Ｖ_ｔｈを下回るときの逆導通モードを示す。図１Ｃに示されているように、スイッチング可能ダイオードセル１４３は「通常」のダイオードとして機能する。というのも、ボディ領域１１２とドリフト領域１１３との間のｐｎ接合部を短絡し得る反転チャネルが、スイッチング可能チャネル領域１５３（図１Ａ）に形成されないからである。よって、ゲート閾値電圧Ｖ_ｔｈを下回るゲート電圧が印加された場合、またはゲート電圧が印加されない場合、スイッチング可能ダイオードセル１４３およびスイッチング不能ダイオードセル１４２によって、大きなバイポーラ逆電流を流すことができる。

図１Ｂと図１Ｃとを対比すると、逆方向条件（Ｉ_ＣＥ＜０ＡまたはＶ_ＣＥ＜０Ｖ）のときのスイッチング可能ダイオードセル１４３については、２つの可能な導通動作モードが存在することが分かる。ゲート閾値電圧Ｖ_ｔｈを上回るゲート電圧がスイッチング可能ダイオードセル１４３のゲート電極１２１に印加された場合には、このスイッチング可能ダイオードセル１４３にはユニポーラの電流しか流れない。しかし、ゲート閾値電圧Ｖ_ｔｈを下回るゲート電圧が印加されると、スイッチング可能ダイオードセル１４３には、正孔の注入によってユニポーラ電流より格段に大きくなったバイポーラ電流が流れることができる。このようにしてスイッチング可能ダイオードセル１４３は、ユニポーラ電流モードとバイポーラ電流モードとの間で「スイッチング」することができる。

かかるスイッチングは、スイッチング不能ダイオードセル１４２では不可能である。というのもスイッチング不能ダイオードセル１４２では、ボディ領域１１２とドリフト領域１１３との間のｐｎ接合部を短絡させることができる反転チャネルの形成が阻止されるからである。よってスイッチング不能ダイオードセル１４２は、バイポーラ電流モードのみを有する。

しかし、隣接するスイッチング可能セル１４３またはＩＧＢＴセル１４１に形成される反転チャネルの形成により、スイッチング不能ダイオードセル１４２をイナクティブ化し、またはスイッチング不能ダイオードセル１４２に影響を及ぼすことができる。このことは図２Ａから図２Ｃにおいて、隣接するスイッチング可能ダイオードセル１４３とスイッチング不能ダイオードセル１４２との間の移行領域について示されている。

複数のスイッチング不能ダイオードセル１４２ａ，１４２ｂ，１４２ｃ，１４２ｄによってスイッチング不能な還流セル領域１１４２が構成されており、複数のスイッチング可能ダイオードセル１４３によってスイッチング可能な還流ダイオード領域１１４３が構成されている。図２Ａから図２Ｃを参照して説明するように、隣接するスイッチング可能ダイオードセル１４３に反転チャネルが形成されたとき、「外側」のスイッチング可能ダイオードセル１４３をイナクティブ化することができる。

図２Ａは、Ｖ_ＣＥが負である場合の、すなわち逆導通モードのときの動作を示す。実際の使用時、たとえばＩＧＢＴを誘導性負荷の駆動のために使用する場合等においては、この誘導性負荷がコレクタ‐エミッタ電流Ｉ_ＣＥを発生させ、これにより、ＩＧＢＴの抵抗に依存してコレクタ‐エミッタ電圧Ｖ_ＣＥが生じる。その実際の原因はＩ_ＣＥであるが、典型的には、その結果としてのコレクタ‐エミッタ電圧Ｖ_ＣＥを示す。というのも、ここで生じる電圧Ｖ_ＣＥが、主に半導体デバイスの振舞いを決定するからである。ここでは、Ｉ_ＣＥは負であり、よってＶ_ＣＥも負であることに留意されたい。

同図中ではＶ_ＣＥはＶ_ＣＥ１であるとして示されており、Ｉ_ＣＥが小さい場合（デバイスを通過する電流が順電流から逆電流に移行するときの逆電流のオンセットにおいて）、Ｖ_ＣＥは非常に小さくなる。すなわち、Ｖ_ＣＥ１の絶対値は、バイポーラ電流の流れを発生させるために必要な順電圧降下より小さくなり、たとえばＳｉから成る半導体基板１００を備えた半導体デバイスの場合、｜Ｖ_ＣＥ｜＜０．７Ｖとなる。ここで得られる電流の流れは、スイッチング可能セル１４３を流れるユニポーラ電流のみである。というのも、スイッチング可能ダイオードセル１４３のゲート電極１２１に、ゲート閾値電圧Ｖ_ｔｈを上回るゲート電圧が印加されているからである。スイッチング不能ダイオードセル１４２ａ，１４２ｂ，１４２ｃ，１４２ｄのトレンチ１２０内のゲート電極１２１はイナクティブであるか、もしくはゲート端子Ｇに電気的に接続されておらず、または、ソース領域１１１が形成されていないか、もしくはソース領域がエミッタ端子Ｅに電気的に接続されていない。これらのいずれの場合においても、スイッチング不能ダイオードセル１４２ａ，１４２ｂ，１４２ｃ，１４２ｄには、ボディ領域１１２とドリフト領域１１３との間のｐｎ接合部を短絡させることによりエミッタ端子とドリフト領域１１３とをオーミック接続する反転チャネルを形成できる動作可能なスイッチング可能チャネル領域は、設けられていない。

スイッチング可能ダイオードセル１４３のスイッチング可能チャネル領域１５３に反転チャネルが形成されることにより、スイッチング可能ダイオードセル１４３のボディ領域１１２とドリフト領域１１３との間のｐｎ接合部は短絡し、この短絡したｐｎ接合部付近におけるドリフト領域１１３の電位は、ほぼ、エミッタ端子Ｅの電位になる。このようにして、コレクタ‐エミッタ電圧Ｖ_ＣＥは主にドリフト領域１１３において降下することとなる。スイッチング可能ダイオードセル１４３による電位の「ピンニング」も、ボディ領域１１２とドリフト領域１１３との間のｐｎ接合部付近にて当該ドリフト領域１１３内に横方向に発生する横方向電圧降下に起因して、当該スイッチング可能ダイオードセル１４３の隣に配置されているスイッチング不能ダイオードセル１４２付近におけるドリフト領域１１３の電位に影響を及ぼす。ドリフト領域１１３の垂直方向の寸法は、典型的には、図中に示されている寸法より格段に大きい。たとえばドリフト領域１１３の垂直方向の寸法は、ボディ領域１１２の垂直方向の寸法のたとえば１０倍とすることができる。ドリフト領域１１３の「厚さ」すなわち垂直方向の寸法は、主に、半導体デバイスの定格阻止電圧に依存する。

よって、ドリフト領域１１３内における「垂直方向」の電圧降下は、「横方向」にも生じる。これは、ドリフト領域１１３の横方向の複数の局所抵抗Ｒ_Ｄによって示されている。その結果、スイッチング可能ダイオードセル１４３に隣接するスイッチング不能ダイオードセル１４２ａ乃至１４２ｄのｐｎ接合部付近におけるドリフト領域１１３の電圧または電位は、エミッタ端子Ｅに印加される電圧と同様になる。エミッタ端子Ｅに印加された電圧はボディコンタクト領域１１５にも印加され、これによりスイッチング不能ダイオードセル１４２ａ乃至１４２ｄのボディ領域１１２にも印加されるので、スイッチング不能ダイオードセル１４２ａ乃至１４２ｄのｐｎ接合部における電圧降下は、ボディ領域１１２とドリフト領域１１３との間のｐｎ接合部の所要の順電圧降下より小さくなる。よって、小さいＶ_ＣＥでは、スイッチング不能ダイオードセル１４２ａ乃至１４２ｄは「イナクティブ」となる。

Ｉ_ＣＥの低減に起因して（すなわちＩ_ＣＥがさらに負になること、Ｉ_ＣＥの絶対値が増大することにより）Ｖ_ＣＥがさらに低減すると、すなわちＶ_ＣＥの絶対値が大きくなると、横方向電圧降下が増大し、これにより、より遠距離にあるスイッチング不能ダイオードセル１４２ｃおよび１４２ｄのｐｎ接合部の電圧降下、すなわち、スイッチング可能ダイオードセル１４３から遠距離に配置されているスイッチング不能ダイオードセル１４２のｐｎ接合部の電圧降下は、所要の順電圧降下より大きくなる。その結果、ｐｎ接合部はキャリアの注入を開始し、より遠距離のスイッチング不能ダイオードセル１４２ｃおよび１４２ｄにバイポーラ電流が流れることができる。スイッチング可能ダイオードセル１４３からより近距離に配置されているスイッチング不能ダイオードセル１４２ａおよび１４２ｂはイナクティブ状態にとどまる。というのも横方向電圧降下は、スイッチング不能ダイオードセル１４２ａおよび１４２ｂのｐｎ接合部において十分な大きさの電圧降下を発生させるのに十分な大きさではないからである。かかる動作モードは図２Ｂに示されており、これにより生じるコレクタ‐エミッタ電圧Ｖ_ＣＥは、関係式Ｖ_ＣＥ２＜Ｖ_ＣＥ１＜０ＶによりＶ_ＣＥ２となる。

スイッチング可能ダイオードセル１４３から遠距離に配置されたスイッチング不能ダイオードセル１４２がバイポーラモードで導通状態となる電圧Ｖ_ＣＥは、当該スイッチング不能ダイオードセル１４２の閾値電圧であるＶ_{ＣＥ，ｔｈ}と称される。実際の使用時には、｜Ｖ_{ＣＥ，ｔｈ}｜すなわちＶ_{ＣＥ，ｔｈ}の絶対値は７Ｖ未満とすることができ、特に５Ｖ未満、より具体的には３Ｖ未満、さらに具体的には１Ｖ未満とすることができる。

Ｉ_ＣＥがさらに低減して、これによりＶ_ＣＥ３＜Ｖ_ＣＥ２となってＶ_ＣＥがＶ_ＣＥ３になると、スイッチング不能ダイオードセル１４２ｂについて横方向電圧降下が十分な大きさとなるが、スイッチング可能ダイオードセル１４３から最も近距離にあるスイッチング不能ダイオードセルであるスイッチング不能ダイオードセル１４２ａについては、十分な大きさとはならないことがあり得る。図２Ｃに、かかる動作モードを示す。スイッチング不能ダイオードセル１４２ａはイナクティブ状態に留まっており、これに対して他のスイッチング不能ダイオードセル１４２ｄ乃至１４２ｂはアクティブである。すなわち、これらのセルは逆電流（バイポーラ電流）を流している。

スイッチング可能ダイオードセル１４３のゲート電極１２１に印加された電圧が、反転チャネルを発生させるのに必要なゲート閾値電圧Ｖ_ｔｈより小さい場合、十分に大きなＶ_ＣＥに対応して、すなわち、各ボディ領域１１２とドリフト領域１１３との間のｐｎ接合部における電圧降下が順電圧降下より大きいときに、すべてのスイッチング不能ダイオードセル１４２ａ乃至１４２ｄとスイッチング可能ダイオードセル１４３とが順方向ダイオード動作モードとなる。かかる場合、すべてのダイオードセルがバイポーラの逆電流を流す。この動作モードは、たとえば図１Ｃに示されている。

上述の動作モードの場合の電気的特性を、図３および図４に示す。説明のみを目的として、図３の曲線２０１および２０２は、１つのスイッチング可能ダイオードセル１４３の特性を示している。曲線２０１，２０２，２０３は、逆導通モードにおけるＶ_ＣＥ（コレクタ‐エミッタ電圧）に対するＩ_ＣＥ（コレクタ‐エミッタ電流）を示しており、これは、ダイオード特性全体の第３象限に位置する。Ｖ_ＣＥはここでは負となっている。というのも、コレクタ端子Ｃにおける電圧は、エミッタ端子Ｅの電圧に対して相対的に負であるからである。よって、Ｉ_ＣＥも負である。かかる状況は、ドーピング関係を逆にすることにより逆になる。

曲線２０１は、ゲート電圧が反転チャネルを形成するようにスイッチング可能セル１４３のゲート電極に印加されたときのスイッチング可能セル１４３のＩ_ＣＥ‐Ｖ_ＣＥ特性を示しており、曲線２０２は、スイッチング可能セル１４３のゲート電極に電圧が印加されていない場合、または負のゲート電圧が印加された場合の当該スイッチング可能セル１４３のＩ_ＣＥ‐Ｖ_ＣＥ特性を示している。Ｖ_Ｄは、ボディ領域１１２とドリフト領域１１３との間のｐｎ接合部が導通状態になる（順方向ダイオード電流）順電圧降下を表す。反転チャネルの「抵抗」は実質的に一定に維持されるので、曲線２０１は実質的に線形である。

スイッチング可能セル１４３のゲート電極にゲート電圧が印加された場合、反転チャネルが形成され、ユニポーラ電流のみが、すなわち電子流のみが、スイッチング可能ダイオードセル１４３を通過することができる。ゲート電圧が印加されない場合、スイッチング可能セルのｐｎ接合部は「点弧」し、Ｖ_ＣＥ＜Ｖ_Ｄのとき、すなわちＶ_ＣＥの絶対値がＶ_Ｄの絶対値より大きいとき、バイポーラ電流が流れる。Ｖ_Ｄは、ｐｎ接合部を導通させるために必要な、当該ｐｎ接合部における順電圧降下を表す。ボディ領域１１２からドリフト領域１１３内へ正孔が注入されることにより、抵抗が格段に低減し、より大きな電流が流れることができる。よって、ｐｎ接合部が導通状態になった後は、デバイス全体において降下する電圧Ｖ_ＣＥは、ｐｎ接合部が非導通状態である場合と比較して格段に小さくなる。このようにして、スイッチング可能ダイオードセル１４３は、バイポーラモードで動作するときに格段に大きな電流を流すことができる。

したがって、ゲート電圧が印加されているか否かに依存して、１つのスイッチング可能ダイオードセル１４３の特性を曲線２０１と２０２との間でスイッチングすることができる。曲線２０１と２０２との間でのスイッチングは、矢印２０６によって示されている。このようにしてスイッチング可能ダイオードセル１４３は、バイポーラモードとユニポーラモードとの間でスイッチングすることができる。

スイッチング可能ダイオードセル１４３およびスイッチング不能ダイオードセル１４２がとるドーピング関係および面積が同じであると仮定すると、１つのスイッチング不能ダイオードセル１４２のダイオード特性は、基本的に曲線２０２に類似したものとなる。説明のため、スイッチング不能ダイオードセル１４２がスイッチング可能ダイオードセル１４３の直ぐ隣に配置されていると仮定すると、ゲート電圧の印加により反転チャネルが形成された場合、このスイッチング不能ダイオードセル１４２はイナクティブになる。ゲート電圧が印加されない場合、スイッチング可能セル１４３およびスイッチング不能セル１４２は双方ともバイポーラモードとなり、その共通の特性は曲線２０３により表されるものとなる。というのも、両セル１４２，１４３は共に、電流が通流できる断面積が比較的大きいからである。スイッチング可能セル１４３にゲート電圧が印加されているか否かに応じて、曲線２０１（スイッチング可能セル１４３のみがユニポーラモードであり、スイッチング不能セル１４２はイナクティブである）と曲線２０３（両セル１４２，１４３が共にバイポーラモード）との間でのスイッチングが可能である。かかるスイッチングは、矢印２０７によって示されている。

他方、スイッチング可能セル１４３における反転チャネルの形成がスイッチング不能セル１４２のダイオード機能に影響を及ぼさないようにスイッチング不能セル１４２がスイッチング可能セル１４３から十分に離隔されている場合において、ゲート電圧が印加された場合、両セル１４２，１４３の上述の共通の特性は主にスイッチング不能セル１４２の特性によって規律されることとなる。というのも、スイッチング可能ダイオードセル１４３のユニポーラ電流は、同じＶ_ＣＥにおけるスイッチング不能セル１４２のバイポーラ電流より格段に小さいからである。よって、両ダイオードセル１４２，１４３がバイポーラモードである場合、曲線２０２（スイッチング不能セル１４２のバイポーラ電流に対してスイッチング可能ダイオードセル１４３のユニポーラ電流が無視できる程度である）と曲線２０３との間でスイッチングが生じる。かかるスイッチングは、矢印２０８によって示されている。

スイッチング可能ダイオードセル１４３およびスイッチング不能ダイオードセル１４２の組み合わされた振舞いについて、以下、図４を参照して詳細に説明する。

図４は、逆電流がたとえば誘導性負荷により発生する（供給される）状況を示している。ここで、コレクタ端子Ｃとエミッタ端子Ｅとの間に現れるコレクタ‐エミッタ電圧Ｖ_ＣＥは、複数の個々のセルの導電率により定義される、半導体デバイスの「抵抗」に依存する。逆導通モードでは、ＩＧＢＴセル１４１はこの逆電流に寄与しない。というのも、逆電流に対するＩＧＢＴセル１４１の抵抗は、仮想上無限だからである。

図４の理解のため、半導体デバイスが順導通モードから逆導通モードに移行すると仮定する。飽和緩和に係るいかなる電流の流れも無視される。逆電流のオンセットでは、すなわち逆電流Ｉ_ＣＥが０付近になっても、スイッチング不能ダイオードセル１４２は未だ導通状態にならない。というのも、ボディ領域１１２とドリフト領域１１３との間のｐｎ接合部における電圧降下は、当該ｐｎ接合部の順電圧降下より小さいからである。Ｉ_ＣＥの大きさ（絶対値）が大きくなると、スイッチング不能ダイオードセル１４２のボディ領域１１２とドリフト領域１１３との間のｐｎ接合部が「点弧」し、かつ、当該ｐｎ接合部により形成されるダイオードが導通状態になるまで、Ｖ_ＣＥも大きくなっていく。

曲線３０３は、すべてのスイッチング不能ダイオードセルがどのスイッチング可能チャネル領域にも影響を受けない状況、すなわち、すべてのスイッチング不能ダイオードセルが「通常の」還流ダイオードとして機能している状況を示している。

曲線３０１は、低Ｉ_ＣＥにおいてスイッチング可能ダイオードセル１４３における反転チャネルの形成によりすべてのスイッチング不能セル１４２がイナクティブ化される場合の状況を示している。このことはたとえば、スイッチング可能セル１４３およびスイッチング不能セル１４２が混在して互いに近傍に配置されている場合、または、ＩＧＢＴセル１４１がスイッチング不能セル１４２と混在している場合に当てはまる。スイッチング不能ダイオードセル１４２は未だ導通していないので、半導体デバイスの抵抗は未だ高く、Ｖ_ＣＥは急峻に増大する。Ｖ_ＣＥが比較的大きくなると、上述のような横方向電圧降下の増大により、導通状態にされるスイッチング不能ダイオードセル１４２が僅かとなる。このことは具体的には、反転チャネルが形成される最近傍のスイッチング可能セル１４３から最も遠距離にあるスイッチング不能ダイオードセル１４２の横方向電圧降下が、当該スイッチング不能ダイオードセルをバイポーラモードに移行させるのに十分な大きさになる、ということである。このスイッチング不能ダイオードセル１４２の導電率は、スイッチング可能ダイオードセル１４３の導電率より格段に大きい（または、当該スイッチング不能ダイオードセル１４２の抵抗はスイッチング可能ダイオードセル１４３の抵抗より格段に低い）ので、半導体デバイス全体の総抵抗は低減し、これにより曲線３０１は曲線３０３に向かう方向に「スナップバック」する。Ｉ_ＣＥの大きさがさらに増大すると、最終的にすべてのスイッチング不能ダイオードセル１４２が導通状態になって曲線３０１がＩ_ＣＥの高い値において曲線３０３と実質的に同一となるまでにバイポーラモードに移行するスイッチング不能ダイオードセル１４２が、増加する。

曲線３０２は、最も遠距離のスイッチング不能ダイオードセルのバイポーラモードのオンセットが、より小さい絶対値のＩ_ＣＥにおいて開始する場合の状況を示す。このことは、最も遠距離のスイッチング不能ダイオードセル１４２と最近傍のスイッチング可能ダイオードセル１４３との間の最小距離が、曲線３０１の場合における当該最小距離より大きい場合に当てはまる。というのも、かかる場合には、これら２つのセル間の横方向電圧降下がより大きくなるからである。

図４に示されたようなスナップバック挙動は望ましいものではない。というのも反転チャネルの形成により、少なくとも逆電流のオンセットにおいて当該逆電流を通すのに使用できる「ダイオード」面積が縮小してしまうからである。特に、スイッチング可能ダイオードセル１４３およびスイッチング不能ダイオードセル１４２が混在し、これにより、スイッチング不能ダイオードセル１４２を導通させるのに十分に大きな横方向電圧降下が、大きいＶ_ＣＥでしか発生しない場合に、上述のスナップバック挙動は顕著になる。既に導通しているダイオードセル（スイッチング不能ダイオードセル１４２および／またはスイッチング可能ダイオードセル１４３）が、半導体デバイスを通る逆電流を全部流さなければならないので、導通状態のダイオードセルあたりの電流振幅は非常に大きくなり、これは、半導体デバイス全体の誤機能の原因となり得る。

かかる問題を回避するため、または少なくとも有意に縮小するためには、クラスタリング後のスイッチング不能ダイオードセルの中心のセルと最近傍のスイッチング可能ダイオードセル（またはＩＧＢＴセル）との間の最小距離が大きくなるように、スイッチング不能ダイオードセルをグルーピングまたはクラスタリングする。かかる距離の増大により、比較的小さいＶ_ＣＥでも横方向電圧降下は大きくなり、これにより、小さいＩ_ＣＥに対応してＶ_ＣＥが小さくても、クラスタリングされたスイッチング不能ダイオードセルの幾つかまたは大部分が導通状態になる。このようにして、クラスタリングされたスイッチング不能ダイオードセルが、比較的小さい（絶対値の）Ｉ_ＣＥにおいて導通状態となり、逆電流を流すことができる。

その結果として、上述のスナップバック挙動も回避することができる。さらに、低いＩ_ＣＥでも、クラスタリングされたスイッチング不能ダイオードセル１４２の少なくとも一部が導通するので（これにより生じる電圧降下Ｖ_ＣＥも小さくなる）、スイッチング可能セル１４３のゲート電極にゲート電圧を印加しても、還流ダイオード領域の一部を構成するスイッチング不能ダイオードセル１４２の挙動に影響を及ぼすことはない。さらに、ゲート電極にゲート電圧を印加し続けることは、多くの用途において有利となる。順電流と逆電流との間でのスイッチングは非常に高い周波数で行われるので、電流反転を正確に検出するための追加的な電流センシングユニットは不要とすることができる。

上記にて述べたように、スイッチング可能チャネル領域の上述の影響を低減し、かつ、ゲート電圧を逆導通モード中に印加できるようにするためには、スイッチング不能ダイオードセル１４２により構成されるスイッチング不能な還流ダイオード領域１１４２は、隣の動作可能なスイッチング可能チャネル領域１５１，１５３までの横方向最小距離が十分になるようにすべく、動作可能なスイッチング可能チャネル領域１５１，１５３を全く有しない。スイッチング不能な還流ダイオード領域１１４２の周囲に配置されたスイッチング不能ダイオードセル１４２が、当該スイッチング不能な還流ダイオード領域１１４２の隣に配置されたスイッチング可能ダイオードセル１４３またはＩＧＢＴセル１４１のいずれかの動作可能なスイッチング可能チャネル領域１５１，１５３の動作により影響を受けてイナクティブ化される場合があっても、このスイッチング不能な還流ダイオード領域１１４２の中心にあるスイッチング不能ダイオードセルは影響を受けることはない。この「中心」のスイッチング不能ダイオードセル１４２は「通常」の還流ダイオードとして機能するので、スナップバックは生じないか、または無視できる程度になる。

さらに、スイッチング可能ダイオードセル１４３を曲線２０１と２０２との間（ユニポーラモードとバイポーラモードとの間）で選択的にスイッチングすることも可能である。スイッチング不能な還流ダイオード領域の挙動がスイッチング可能なダイオードセル領域のスイッチングにより影響を受けないことを条件として、スイッチング可能な還流ダイオード領域とスイッチング不能ダイオード領域との双方を集積すると、これら両領域の共通の特性は、スイッチング可能ダイオードセル１４３がユニポーラモードであるかまたはバイポーラモードであるかに依存して、曲線２０２および２０３にほぼ等しくなる。スイッチング可能ダイオードセル１４３がユニポーラモードになっている場合には、上述の共通の特性は曲線２０２にほぼ等しくなり、スイッチング可能ダイオードセル１４３がバイポーラモードにスイッチングされるときには、共通の特性は曲線２０３にほぼ等しくなる。上記にて説明したスナップバックは観察不能または無視できる程度となる。というのも、スイッチング不能ダイオードセル１４２は、またはスイッチング不能ダイオードセルの少なくとも大部分は、スイッチング可能ダイオードセル１４３によって影響を受けないからである。スイッチング不能ダイオードセル１４２の一部が影響を受け、全部は影響を受けない場合には、共通の特性に及ぶその影響は小さくなる。

よって、スイッチング不能ダイオードセル１４２は「クラスタリング」されることにより、より大きなセル領域を、すなわち１つまたは複数のスイッチング不能な還流ダイオード領域１１４２を構成する。かかるセル領域は「メタセル」とも称し得る。というのも、この「メタセル」はそれぞれ、逆電流を流す大きなダイオードとして機能するからである。

スイッチング不能セル１４２のクラスタリングにより、逆電流は主にバイポーラ電流によって流されること、および、当該スイッチング不能セル１４２とは反対側に配置されているｎ型ドープされたエミッタ領域１１６が半導体デバイスの逆方向モードのときに電子をドリフト領域１１３に効率的に注入できることが保証される。さらに、ラッチアップのおそれも低減することができ、このことはさらに、半導体デバイスのロバスト性にも寄与することができる。

したがって半導体デバイスは、それぞれ異なる動作を実現する３つの異なる種類の領域を備えることができる。

ＩＧＢＴセル領域１１４１は、負荷電流をスイッチングする本来的なＩＧＢＴ機能を果たすものである。一実施形態では半導体デバイスは、すべてのＩＧＢＴセル１４１を含む単独の大きなＩＧＢＴセル１１４１を１つ備える（これは、簡単に接続された１つの範囲を形成し得る）。

スイッチング不能な還流ダイオード領域１１４２により、いずれかのスイッチング可能チャネル領域１５１，１５３が導通状態であるか否かにかかわらず、負荷電流すなわちＩ_ＣＥが順電流から逆電流に移行したときに半導体デバイスが迅速に導通状態になることが保証される。スナップバック挙動は抑圧され、半導体デバイスは低い逆電流でも既に逆導通することができる。

スイッチング可能な還流ダイオード領域１１４３は、還流ダイオードとして機能するように動作することができ、または、ドリフト領域１１３を飽和緩和するための電気的導通路として機能するように動作することもできる。

上述の各種類の領域は、他の種類の領域のいずれにも影響を及ぼすことなく、各自の動作について最適化することができる。たとえばスイッチング不能な還流ダイオード領域１１４２のアノード効率、すなわち、各ボディ領域１１２の、キャリアをドリフト領域１１３に注入する効率を、スイッチング可能な還流ダイオード領域１１４３のうち隣接する部分と比較して低減することができる。このアノード効率の低減により、キャリア注入が減少する。このことは、同時にスイッチング可能な還流ダイオード領域を介して半導体デバイスを飽和緩和するときに有利である。スイッチング可能な還流ダイオード領域のアノード効率は典型的には、半導体デバイスが飽和緩和されない場合にドリフト領域１１３にキャリアが溢れるほどには低減しない。

図１Ｄに、複数の異なる種類の領域を局所的に分布させる実施形態を示す。図１Ｄの左側部分では、第１の表面１０１上への平面投影像で見たとき、ＩＧＢＴセル領域１１４１が半導体デバイスの中心部分を占めている。スイッチング可能な還流ダイオードセル領域１１４３の範囲が、このＩＧＢＴセル領域１１４１を包囲している。このスイッチング可能な還流ダイオードセル領域１１４３の範囲内に、複数のスイッチング不能な還流ダイオードセル領域２１４２が形成されて配置されており、本実施形態では、各スイッチング不能な還流ダイオードセル領域２１４２のサイズは等しく、また、一定の横方向距離で配置されている。図１Ｄの右側部分の実施形態では、各スイッチング不能な還流ダイオードセル領域３１４２のサイズおよび距離が異なっているのが示されている。

上記点については、半導体基板１００は一実施形態では、互いに離隔された複数のスイッチング不能な還流ダイオード領域１１４２，２１４２，３１４２を備えており、各スイッチング不能な還流ダイオード領域１１４２，２１４２，３１４２はそれぞれ複数のスイッチング不能ダイオードセル１４２を含み、スイッチング不能な還流ダイオード領域１１４２，２１４２，３１４２の横方向分布は不均一である。

上記にて説明したように、半導体デバイスは一実施形態では、半導体基板１００と、表側メタライゼーション１７１と、裏側メタライゼーション１７２と、当該半導体基板１００に集積された少なくとも１つのＩＧＢＴセル領域とを備えることができ、当該ＩＧＢＴセル領域は、当該表側メタライゼーションと当該半導体基板１００のドリフト領域１１３とのオーミック接続を成すための動作可能なスイッチング可能チャネル領域１５１を含む。半導体デバイスはさらに、半導体基板１００に集積された少なくとも１つのスイッチング可能な還流ダイオード領域を備えることができ、当該スイッチング可能な還流ダイオード領域はｐｎ接合部を有し、かつ、当該ｐｎ接合部を短絡させるための動作可能なスイッチング可能チャネル領域１５３であって、各スイッチング可能な還流ダイオード領域を介して表側メタライゼーションと裏側メタライゼーションとのオーミック接続を成すためのスイッチング可能チャネル領域１５３を有する。少なくとも１つのスイッチング不能な還流ダイオード領域を半導体基板１００に集積することができ、この少なくとも１つのスイッチング不能な還流ダイオード領域はｐｎ接合部を有する。上記スイッチング不能な還流ダイオード領域は、第１の表面１０１上への垂直投影像で見たときに、最近傍の動作可能なスイッチング可能チャネル領域１５３から少なくとも３０μｍまたは４０μｍの距離に（または、３００μｍ・Ω・ｃｍから３００００μｍ・Ω・ｃｍまでの導電率当たりの比距離（距離／導電率）だけ）離隔されている中心を有する（この導電率当たりの比距離は、とりわけ１０００μｍ・Ω・ｃｍから１００００μｍ・Ω・ｃｍまでの間である）。上述の中心の位置は、図１Ｄにおいてスイッチング不能な還流ダイオード領域２１４２の２１４２ａに概略的に示している。最近傍の動作可能なスイッチング可能チャネル領域１５３は、図１Ｄにおいてスイッチング不能な還流ダイオード領域２１４２を包囲するスイッチング可能な還流ダイオード領域１１４３に形成されている。

上記にて説明した最小距離または導電率当たりの比距離は、上記のようにドリフト領域１１３の導電率としてドリフト領域１１３の導電率に依存して相対的に、または幾何学的に表現することができ、この最小距離または導電率当たりの比距離は、ドリフト領域１１３における横方向電圧降下に影響を及ぼすものである。

上記の距離または比距離が大きいほど、ＩＧＢＴセル１４１およびスイッチング可能ダイオードセル１４３のスイッチング可能チャネル領域１５１，１５３の動作によって影響を受けることがないスイッチング不能ダイオードセル１４２は多くなる。

上記点については、一実施形態の半導体デバイスは半導体基板１００と、当該半導体基板１００の第１面１０１（または表側表面）に設けられた表側メタライゼーション１７１と、当該半導体基板１００の第２面１０２（または第２の表面）に設けられた裏側メタライゼーション１７２とを備えている。複数のＩＧＢＴセル１４１が半導体基板１００に集積されて少なくとも１つのＩＧＢＴセル領域を構成しており、各ＩＧＢＴセル１４１はそれぞれ、当該表側メタライゼーションと当該半導体基板１００のドリフト領域１１３とのオーミック接続を成すための動作可能なスイッチング可能チャネル領域１５１を含む。半導体基板１００には、複数のスイッチング可能ダイオードセル１４３が集積されて少なくとも１つのスイッチング可能な還流ダイオード領域を構成しており、各スイッチング可能ダイオードセル１４３はｐｎ接合部を有し、かつ、各スイッチング可能ダイオードセル１４３のｐｎ接合部を短絡させるためのスイッチング可能チャネル領域１５３であって、各スイッチング可能ダイオードセル１４３を介して表側メタライゼーションと裏側メタライゼーションとのオーミック接続を成すためのスイッチング可能チャネル領域１５３を有する。半導体基板１００には、複数のスイッチング不能ダイオードセル１４２が集積されてされて少なくとも１つのスイッチング不能な還流ダイオード領域を構成しており、各スイッチング不能ダイオードセル１４２はそれぞれｐｎ接合部を有し、かつ、当該スイッチング不能な還流ダイオード領域の当該複数のスイッチング不能ダイオードセル１４２のどの２つのスイッチング不能ダイオードセル１４２間にも、動作可能なスイッチング可能チャネル領域１５１，１５３は全く設けられていない。

ＩＧＢＴセル１４１およびスイッチング可能ダイオードセル１４３の第１の表面または第１面１０１における構成は、同一とすることができる。ＩＧＢＴセル１４１およびスイッチング可能ダイオードセル１４３は双方とも、ソース領域１１１と、スイッチング可能チャネル領域１５１，１５３とを有することができる。しかしＩＧＢＴセル１４１は、半導体基板１００の第２の表面または第２面１０２に形成されたｐ型ドープされたエミッタ領域１１４とは反対側に、特にその反対側にのみ、配置されている。ＩＧＢＴセル１４１を第２面１０２へ平面投影した場合、典型的にはすべてのＩＧＢＴセル１４１が、ｐ型ドープされたエミッタ領域１１４のみを含みｎ型ドープされたエミッタ領域１１６を全く含まない範囲内にある。ＩＧＢＴセル１４１とは異なって、スイッチング可能ダイオードセル１４３は、ｎ型ドープされたエミッタ領域１１６と反対側に、または、ｎ型ドープされたエミッタ領域１１６とｐ型ドープされたエミッタ領域１１４とのパターンと反対側に配置されている。スイッチング可能ダイオードセル１４３を第２面１０２へ平面投影すると、典型的にはすべてのスイッチング可能ダイオードセル１４３が、ｐ型ドープされたエミッタ領域１１４およびｎ型ドープされたエミッタ領域１１６の双方を含む範囲内にある。

スイッチング不能ダイオードセル１４２も、ｎ型ドープされたエミッタ領域１１６と反対側に、または、ｎ型ドープされたエミッタ領域１１６とｐ型ドープされたエミッタ領域１１４とのパターンと反対側に配置することができる。スイッチング不能ダイオードセル１４２を第２面１０２へ平面投影すると、典型的にはすべてのスイッチング不能ダイオードセル１４２が、ｐ型ドープされたエミッタ領域１１４およびｎ型ドープされたエミッタ領域１１６の双方を含む範囲内にある。

一実施形態では、ｎ型ドープされたエミッタ領域１１６とｐ型ドープされたエミッタ領域１１４とが、たとえば複数ストリップのパターンまたはチェスボードパターン等の規則的な幾何学的パターンを成す。他のいかなる種類のパターンも可能である。複数ストリップの規則的なパターンは、たとえば図７Ａおよび７Ｂに示されたものである。

一実施形態では、ｎ型ドープされたエミッタ領域１１６およびｐ型ドープされたエミッタ領域１１４は不規則的な幾何学的パターンを成し、かかる幾何学的パターンはたとえば、ｎ型ドープされたエミッタ領域１１６が占める面積とｐ型ドープされたエミッタ領域１１４が占める面積との比を半導体デバイスの外周囲に向かうにつれて増加または減少させたものとすることができる。

同一パターン内では、ｎ型ドープされたエミッタ領域１１６が占める面積とｐ型ドープされたエミッタ領域１１４が占める面積とを等しくすることができ、または異なることができる。たとえば、同一パターン内において、ｎ型ドープされたエミッタ領域１１６が占める総面積を、ｐ型ドープされたエミッタ領域１１４が占める総面積より大きくすることができる。これに代えて、同一パターン内において、ｎ型ドープされたエミッタ領域１１６が占める総面積を、ｐ型ドープされたエミッタ領域１１４が占める総面積より小さくすることもできる。

たとえばクラスタリングされたスイッチング可能ダイオードセル１４３により構成し得るスイッチング可能な還流ダイオードセル領域とは反対側に、ｎ型ドープされたエミッタ領域１１６およびｐ型ドープされたエミッタ領域１１４を形成すると、このスイッチング可能な還流ダイオードセル領域は、半導体デバイスの順導通モードではＩＧＢＴセルとして動作することができ、また逆導通モードでは、ユニポーラ逆電流を流す「通常」のダイオードセル（ゲート電圧が印加されていない場合）またはユニポーラ導通セル（ゲート電圧が印加された場合）のいずれかとして機能することができる。

スイッチング可能な還流ダイオードセル領域とは反対側に設けられる、ｎ型ドープされたエミッタ領域１１６とｐ型ドープされたエミッタ領域１１４とのパターンは、「バイモーダル領域」とも称し得る。というのもこの領域によって、スイッチング可能な還流ダイオードセル領域のバイポーラモード（ゲート電圧が印加されない場合、または、ゲート閾値電圧Ｖ_ｔｈより小さいゲート電圧が印加された場合）およびユニポーラモード（ゲート閾値電圧Ｖ_ｔｈより大きいゲート電圧が印加された場合）という２つの機能またはモードが実現されるからである。

一実施形態では、半導体基板１００の第２面１０２へ垂直投影したとき、スイッチング不能な還流ダイオード領域１１４２によって占有される面積の少なくとも５０％、典型的には少なくとも５５％、より典型的には少なくとも６０％が、当該半導体基板１００の第２面１０２に形成された第２の導電型（たとえばｐ型ドープ）のエミッタ領域１１６の上方にある。この場合、スイッチング不能な還流ダイオード領域１１４２により占有される他の残りの面積は、第１の導電型のエミッタ領域１１６の上方にある。

一実施形態では、半導体基板１００の第２面へ垂直投影したとき、当該半導体基板１００の第２面１０２に形成された第１の導電型の１つまたは複数のエミッタ領域１１６（たとえばｎ型ドープ）によって占められる面積の少なくとも５０％、典型的には少なくとも５５％、より典型的には少なくとも６０％が、スイッチング可能な還流ダイオード領域１１４３によって、および／またはＩＧＢＴセル領域１１４１の一部分によって占有される。この場合、スイッチング可能な還流ダイオード領域１１４３により占有される他の残りの面積は、第２の導電型のエミッタ領域１１４の上方にある。

一実施形態では、スイッチング不能ダイオードセル１４２または１つもしくは複数のスイッチング不能な還流ダイオード領域は、第１の導電型のエミッタ領域１１６の上方に形成されている。

一実施形態では、各ＩＧＢＴセル１４１または１つのＩＧＢＴセル領域または複数のＩＧＢＴセル領域が、第２の導電型のエミッタ領域１１４の上方に形成されている。

一実施形態では、スイッチング可能ダイオードセル１４３または１つもしくは複数のスイッチング可能な還流ダイオード領域が、第１の導電型の複数のエミッタ領域１１６と第２の導電型の複数のエミッタ領域１１４とにより構成されたバイモーダル領域の上方に形成されている。

一実施形態では、バイモーダル領域の上方にあるスイッチング不能な還流ダイオード領域１１４２の総面積、または、バイモーダル領域が形成されていない場合には第１の導電型のエミッタ領域１１６の上方にあるスイッチング不能な還流ダイオード領域１１４２の総面積は、当該バイモーダル領域の総面積の５０％以下、または、バイモーダル領域が形成されていない場合には当該第１の導電型のエミッタ領域１１６の総面積の５０％以下である。典型的には、バイモーダル領域の上方にあるスイッチング不能な還流ダイオード領域１１４２の総面積、または、バイモーダル領域が形成されていない場合には第１の導電型のエミッタ領域１１６の上方にあるスイッチング不能な還流ダイオード領域１１４２の総面積は、５％から５０％まで、とりわけ１０％から４５％まで、より具体的には１０％から４０％までである。

ここで留意すべき点は、図１Ａから図１Ｃおよび図２Ａから図２Ｃに示されているような半導体デバイスは、正のＶ_ＣＥを阻止できるものであるが、還流ダイオード領域が内蔵されているため、負のＶ_ＣＥは実質的に阻止できないことである。

上記にて説明したように、１つまたは複数のスイッチング不能な還流ダイオード領域が設けられており、これは、ボディ領域１１２をエミッタ端子Ｅに電気的に接続する少なくとも１つのストリップまたはトレンチセルを含むことができ、そのセルは、たとえばスイッチング可能ダイオードセル１４３またはＩＧＢＴセル１４１のｎ型チャネル等のスイッチング可能チャネル領域の動作によって影響を受けない。これを実現するため、スイッチング不能セルは最近傍のスイッチング可能チャネル領域１５１，１５３から十分に遠距離の場所に離隔されている。

複数のスイッチング不能ダイオードセル１４２をグルーピングまたはクラスタリングして、スイッチング可能ダイオードセル１４３の特性とは異なる固有の特性を付与することができる。

たとえば飽和緩和不能なＲＣ‐ＩＧＢＴ（ＲＣモード時のゲート電圧が常に、仕様上のまたは事前規定された負荷電流閾値Ｉ_ｄｅｔを上回る０Ｖであり、かつ、ゲート電圧が常に、Ｉ_ｄｅｔを下回るたとえば＋１５ＶであるＩＧＢＴ）の場合には、上述のスナップバック挙動を防止または少なくとも有意に低減するように、スイッチング不能ダイオードセル１４２を構成することができる。

飽和緩和可能である制御可能なＲＣ‐ＩＧＢＴ（たとえばＲＣ‐Ｄ‐Ｃ_{ｄｅｓａｔ}）の場合には、通常のＲＣ動作に対して相対的に、アノード効率を低減するのが望ましい。たとえば、ボディ領域１１２のｐ型ドーピングを選択的に低減し、および／または、ボディ領域１１２の直ぐ下方にｎ型ドープ障壁領域を設けることにより、スイッチング不能ダイオードセル１４２のアノード効率を低減することができる。スイッチング可能ダイオードセルのアノード効率は低減せず、または、低減してもより小さい程度までであり、これにより、非飽和緩和動作モードに対応した大量のキャリア溢れを実現することができ、また、たとえばＩＧＢＴの順方向導通、ＩＧＢＴスイッチング挙動およびＩＧＢＴ高温阻止等の他の動作モードに影響が及ぶのを回避することもできる。

低減したボディドーピングは、たとえば図２Ａから図２Ｃまでに示されており、同図には、スイッチング不能ダイオードセル１４２のボディ領域１１２ａの「ｐ⁻」により示されたｐ型ドーピングは、スイッチング可能ダイオードセル１４３の「ｐ」により示されたボディ領域１１２のボディドーピングより低濃度であるのが示されている。

上記にて述べたように、各スイッチング可能ダイオードセル１４３および各ＩＧＢＴセル１４１はそれぞれ、表側メタライゼーション１７１にオーミック接続された第１の導電型のソース領域１１１、第１の導電型のドリフト領域１１３、および、当該ソース領域１１１とドリフト領域１１３との間に配置されて当該ソース領域１１１およびドリフト領域１１３とそれぞれｐｎ接合部を成す第２の導電型のボディ領域１１２を有することができ、また各スイッチング可能ダイオードセル１４３および各ＩＧＢＴセル１４１は、ボディ領域１１２に隣接して配置されかつ当該ボディ領域１１２から電気的に絶縁されたゲート電極１２１も有することができる。このゲート電極１２１は、各スイッチング可能ダイオードセル１４３およびＩＧＢＴセル１４１の各スイッチング可能チャネル領域１５１，１５３を形成するためのものである。各スイッチング不能ダイオードセル１４２はそれぞれ第１の導電型のドリフト領域１１３と、第２の導電型のボディ領域１１２とを有することができ、当該ボディ領域１１２はドリフト領域１１３とｐｎ接合部を成す。ボディ領域１１２は表側メタライゼーション１７１とオーミック接続されている。

半導体基板１００はさらに、当該半導体基板１００の第２面または第２の表面１０２に形成された第２の導電型の少なくとも１つのエミッタ領域１１４と、当該半導体基板１００の第２面または第２の表面１０２に設けられた第１の導電型の少なくとも１つのエミッタ領域１１６とを備えることもできる。前記少なくとも１つのスイッチング不能な還流ダイオード領域のスイッチング不能ダイオードセル１４２はそれぞれ、第１の導電型のエミッタ領域１１６の上方に形成されている。

典型的には、ＩＧＢＴセル１４１は主に第２の導電型の１つまたは複数のエミッタ領域１１４（ｐ型ドープされたエミッタ領域）とは反対側に形成され、または当該エミッタ領域１１４とは反対側にのみ形成される。ＩＧＢＴセル１４１とは異なり、スイッチング不能ダイオードセル１４２およびスイッチング可能ダイオードセル１４３の各セルは、第１の導電型の１つまたは複数のエミッタ領域１１６（ｎ型ドープされたエミッタ領域）とは反対側に形成されるか、または、第２の導電型のエミッタ領域１１４（ｐ型ドープされたエミッタ領域）と第１の導電型のエミッタ領域１１６（ｎ型ドープされたエミッタ領域）とにより構成されるパターンとは反対側に形成される。よってスイッチング可能ダイオードセル１４３は、順導通モード時にはＩＧＢＴセルとして機能し、かつ、逆導通モード時には還流ダイオードとして機能することができる。

スイッチング可能な還流ダイオード領域１１４３とスイッチング不能な還流との上述の集積は、とりわけ、順導通モードから逆導通モードへの移行時に有利となる。典型的には、電流の方向を検出し、これに応じて半導体デバイスを駆動できるようにするため、電流検出ユニットが設けられる。しかし、順導通モードから逆導通モードへの移行時には電流の絶対値は小さく、電流検出ユニットがこの電流の流れる正確な方向を検出できないことがある。このことは、上述の移行が高速のレートで行われ得るため、特に重大となる。

電流検出ユニットが電流を検出できないと電流の方向が分からないので、ゲート電圧は依然として印加されている。このことは、スイッチング不能ダイオードセル１４２をクラスタリングして配置していない半導体デバイスでは、移行時にスナップバック挙動を生じる原因となり得る。

また、スイッチング中のスイッチング損失を低減するため、スイッチング不能な還流ダイオード領域１１４２およびスイッチング可能な還流ダイオード領域１１４３の双方の共通の特性が図３の曲線２０３に一致するように、所定の時間ｔ’_１にわたって半導体デバイスをバイポーラモードに維持することもできる（ゲート電圧を印加しない）。ドリフト領域１１３の溢れを低減するためには、移行直前にスイッチング可能な還流ダイオード領域１１４３を期間ｔ’’_１にわたってユニポーラモードにする（ゲート電圧を印加する）。このことは、スイッチング不能な還流ダイオード領域１１４２およびスイッチング可能な還流ダイオード領域１１４３の双方の共通の特性が図３の曲線２０２に一致する、ということになる。

より具体的には、半導体デバイスが逆導通モードで動作するときには、典型的にはすべてのＩＧＢＴセル１４１が非導通状態となり、かつ、すべてのスイッチング不能ダイオードセル１４２およびスイッチング可能ダイオードセル１４３が導通してバイポーラモードになる。この逆導通モードでは、半導体デバイスはダイオードセル１４２，１４３に逆電流を流すことができる。このモードでは、スイッチング可能チャネル領域１５１は導通していない。というのも、ゲート電極１２１にはゲート閾値電圧Ｖ_ｔｈを下回るゲート電圧が印加されているからである。より具体的にいうと、印加されたゲート電圧の絶対値は、ゲート閾値電圧Ｖ_ｔｈの絶対値より小さい。

半導体デバイスが順阻止モードであるときには、スイッチング不能ダイオードセル１４２、スイッチング可能ダイオードセル１４３およびＩＧＢＴセル１４１は非導通モードになり、ゲート電圧はゲート閾値電圧Ｖ_ｔｈを下回ったままであるからスイッチング可能チャネル領域１５１は導通しない。

図６に示されているように、半導体デバイスを逆導通モードから順阻止モードにするための移行モードで、半導体デバイスを動作させることができる。この移行モードは、上述の期間ｔ’’_１中のモードである。かかる移行モード中、半導体デバイスは逆電流を流すことが可能な状態に留まり、この逆電流は主に、バイポーラモードにあるアクティブなスイッチング不能ダイオードセル１４２によって流される。スイッチング可能ダイオードセル１４３およびＩＧＢＴセル１４１はユニポーラモードであり、これによりイナクティブ化し得るスイッチング不能ダイオードセル１４２は僅かである。よって、バイポーラモードにあるダイオードセルの総数は低減し、これにより、ドリフト領域１１３におけるキャリアの溢れは小さくなる。移行モード時には、絶対値がゲート閾値電圧Ｖ_ｔｈより大きいゲート電圧がゲート電極１２１に印加されるので、スイッチング可能チャネル領域１５１は導通状態となって、ドリフト領域１１３の飽和緩和をさらに促進し、スイッチング損失を低減する。

移行モードと逆導通モードとの両モードが、半導体デバイスのいわゆる還流動作モードを構成する。これは、図６中にて「ＦＷＤ」として示されている。

移行モードではスイッチング可能チャネル領域１５１は導通状態になり、それに対して先行の逆導通モードと順阻止モードとにおいては、スイッチング可能チャネル領域１５１は非導通状態となる。よって、ゲート閾値電圧Ｖ_ｔｈを上回るゲート電圧が印加されるのは、移行モード中のみである。移行モードの時間は典型的には、逆導通モードの時間より短い。たとえば、ｔ’’_１／ｔ’_１（移行モードの時間／逆導通モードの時間）の比は０．２から０．０２までの間とすることができ、またはたとえば０．０５とすることができる。

さらに、エミッタ‐コレクタ端子間に現れる電圧降下の符号は、移行モード中と逆導通モード中とにおいて同じである。移行モード時および逆導通モード時のこの電圧降下は、逆電流がたとえば誘導性負荷により生じることに起因するものである。移行モード中および逆導通モード中にコレクタ端子とエミッタ端子との間に現れる電圧降下は、「逆電圧」とも称し得る。

上述の電圧降下とは異なり、順阻止モード中にエミッタ端子とコレクタ端子との間に現れる電圧降下の符号は、移行モードおよび逆導通モードの電圧降下の符号とは逆となり（順導通モードにおいても）、これは「順電圧」と称し得る。よって、移行モードは順導通モードに相当するものではない。たとえばｐ型ドープされたボディ領域を有するＩＧＢＴの場合には、いかなる順方向モードにおいても、エミッタ端子とコレクタ端子との間に現れる電圧降下（順電圧）は正であり、それに対して、逆導通モードおよび移行モードのいずれにおいても、電圧降下（逆電圧）は負となる。

よって、エミッタ端子とコレクタ端子との間に現れる電圧降下の符号は、半導体デバイスを移行モードから順阻止モードにするときに変化する。半導体デバイスを逆導通モードから移行モードにするときには、符号の変化は生じない。

上記にて説明したスイッチングパターンは、図６に示されている。これに対応する、複数の異なるゲート電圧でのスイッチング損失Ｐ_ｌｏｓｓとそれにより生じるコレクタ‐エミッタ電圧Ｖ_ＣＥとの関係が、図５に示されている。

図８Ａおよび８Ｂは、半導体デバイスの一部、とりわけスイッチング不能な還流ダイオード領域１１４２の一部を示す。スイッチング不能な還流ダイオード領域１１４２の水平方向または横方向の寸法は、第１の横方向ではｄｘにより示しており、第２の横方向ではｄｙにより示している。この方向は、トレンチ１２０の延在方向に対して平行であるから、「長手方向」とも称される。

一実施形態では、ｄｙはトレンチ間隔の少なくとも５倍、特にトレンチ間隔の少なくとも１０倍とすることができる。一実施形態では、ｄｘはトレンチ間隔の少なくとも３倍、特にトレンチ間隔の少なくとも５倍とすることができる。

方形の層１９０は、ソース領域打ち込み中にスイッチング不能な還流ダイオード領域１１４２にソース領域１１１を形成しないように当該スイッチング不能な還流ダイオード領域１１４２をカバーするのに用いられるマスク層を表しており、その寸法は、スイッチング不能な還流ダイオード領域１１４２の横方向寸法ｄｘと長手寸法ｄｙと一致する。マスク層１９０は、ボディ打ち込み処理中に、半導体基板１００の他の残りの部分に比してボディ打ち込み量を低減させるためにも用いることができる。たとえば２ステップ方式のボディ打ち込みを行うことができ、２つのボディ打ち込みステップのうち１ステップ中に、スイッチング不能な還流ダイオード領域１１４２に打ち込まれる総量を低減するように、マスク層１９０がスイッチング不能な還流ダイオード領域１１４２をカバーすることができる。

図８Ａには複数のトレンチ１２０が示されている。５番目のトレンチ１２０ごとにゲート電極１２１が設けられており、他の全てのトレンチすなわち第１から第４のトレンチには、フィールド電極１３１が設けられている。これはエミッタ端子Ｅに電気的に接続されているので、ソース領域１１１と等しい電位となっている。ゲート電極１２１は、スイッチング不能な還流ダイオード領域１１４２によって占められている範囲においては、スイッチング可能チャネル領域１５１を形成するようには作用しないが、ＩＧＢＴセル領域１１４１とスイッチング可能な還流ダイオード領域１１４３とにおいては、スイッチング可能チャネル領域１５１を形成するように作用する。

ボディコンタクト領域１１５によって形成することができるコンタクト領域またはコンタクトトレンチもメサ領域１２５に形成されており、特にゲート電極１２１を有するトレンチ１２０の隣に、または当該トレンチ１２０の隣にのみ、形成されている。

図８Ａおよび８Ｂに示されているように、すべてのメサ領域１２５が電気的にコンタクトされる訳ではない。電気的にコンタクトしていないメサ領域１２５は、いわゆるダミーセルとなる。ダミーセルはどのセル領域内にも配置することができる。すなわち、ＩＧＢＴセル領域１１４１、スイッチング不能な還流ダイオードセル領域１１４２およびスイッチング可能な還流ダイオードセル領域１１４３に配置することができる。

特定の実施形態では、ｄｘは約３０μｍとすることができ、ｄｙは約８０μｍとすることができる。典型的にはｄｙの方がｄｘより長い。というのも、トレンチ１２０の長手方向（すなわちｄｙに沿った方向）における横方向電圧降下は、当該トレンチ１２０の長手寸法に対して垂直な横方向（すなわちｄｘに沿った方向）における電圧降下より小さいからである。よって、スイッチング不能な還流ダイオードセル領域１１４２の中央領域の最小距離がより大きい方が望ましい。

図４に示されたようなスナップバック挙動は、図８Ａおよび８Ｂに示されたような構成を用いてシミュレートしたものであり、曲線３０１ではｄｘを約２０μｍとし、曲線３０２ではｄｘを約４０μｍとし、曲線３０３ではｄｘを約５５μｍとしている。上記にて説明したように、最も遠距離のスイッチング不能ダイオードセル１４２は、すなわちスイッチング不能な還流ダイオードセル領域１１４２の中央のセルまたは中央部分は、最近傍のスイッチング可能ダイオードセル１４３から十分に大きい最小距離をおいて離隔しており、スナップバック挙動は、曲線３０２にて示されているように防止することができ、または少なくとも有意に低減する。

スイッチング不能な還流ダイオードセル領域１１４２（すなわち「金属セル領域」）は、半導体デバイスの順導通モード中すなわちＩＧＢＴモード中にはイナクティブのセル領域であるが、スイッチング不能な還流ダイオードセル領域１１４２は降伏動作中または短絡動作中に半導体デバイスの熱容量に寄与する。よって、スイッチング不能な還流ダイオードセル領域１１４２の外部の領域において、とりわけＩＧＢＴセル領域１１４１において、当該スイッチング不能な還流ダイオードセル領域１１４２により占められている面積に相当する大きさだけチャネル幅を増大することができる。よって、ＩＧＢＴセル領域１１４１における導通チャネル（反転チャネル）の面積の増大分は、スイッチング不能な還流ダイオードセル領域１１４２のイナクティブな面積によって相殺される。したがって、半導体デバイス全体の飽和緩和電流、すなわち半導体デバイスの短絡動作中の散逸エネルギー総量を、一定に維持することができる。

さらに、図７Ａおよび７Ｂに、スイッチング不能な還流ダイオードセル領域１１４２とスイッチング可能な還流ダイオードセル領域１１４３とＩＧＢＴセル領域１１４１との分布例を示す。図７Ｂは、図７Ａの破線の方形７００により示された一部の拡大図である。

図７Ａに示されているように、ＩＧＢＴセル領域１１４１は主に半導体デバイスの中心領域を占有しており、単一領域として形成されている。スイッチング可能な還流ダイオードセル領域１１４３は、このＩＧＢＴセル領域１１４１を横方向において包囲する４つの分離した領域を含む。これら４つのスイッチング可能な還流ダイオードセル領域１１４３の１つを、点線により示している。各スイッチング可能な還流ダイオードセル領域１１４３内にはそれぞれ、複数の分離したスイッチング不能な還流ダイオードセル領域１１４２が形成されている。

スイッチング不能な還流ダイオードセル領域１１４２がスイッチング可能な還流ダイオードセル領域１１４３と相違する点は、各ボディ領域ならびに／もしくはソース領域のコンタクトを行うためのコンタクト方式もしくはパターン、ソース打ち込みの相違（ソース領域のドーピング濃度が異なること）またはソース領域を有しないこと、障壁領域の相違、各ボディ領域のドーピング濃度が低減していること、および、トレンチ形態の相違のうち少なくとも１つである。セルパラメータのかかる変化についての具体的な詳細については、以下説明する。

図７Ｂの拡大図では、スイッチング可能な還流ダイオードセル領域１１４３およびスイッチング不能な還流ダイオードセル領域１１４２の各領域がそれぞれ、トレンチ１２０と、互いに隣接するトレンチ１２０間にメサ領域１２５とを有する複数のセルにより構成されているのが示されている。第２面１２０にあるｎ型ドープされたエミッタ領域１１４の配列体を「ｎ」により示しており、他の残りの領域には「ｐ」を付しており、これはｐ型ドープされたエミッタ領域１１６を示している。

スイッチング不能な還流ダイオードセル領域１１４２は、１つの横方向ではその周囲のスイッチング可能な還流ダイオードセル領域１１４３からトレンチ１２０によって分離されており、かつ、トレンチ１２０の長手寸法に対して垂直な他の横方向では、絶縁トレンチ１２７によって分離されている。この絶縁トレンチ１２７はメサ領域１２５に形成されており、絶縁トレンチ１２７には、周囲のスイッチング可能な還流ダイオードセル領域１１４３からのスイッチング不能な還流ダイオードセル領域１１４２の電気的分離を改善して、スイッチング可能な還流ダイオードセル領域１１４３がスイッチング不能な還流ダイオードセル領域１１４２の動作に及ぼす影響を低減するために、電気的絶縁材料が充填されている。

上記点については、半導体基板１００は一実施形態では、複数のトレンチ１２０と、当該複数のトレンチ１２０に対して平行に延在する複数のメサ領域１２５とを有し、各１つのメサ領域１２５は、当該複数のトレンチ１２０のうち２つの隣接するトレンチ１２０間に配置されており、かつ当該２つのトレンチ１２０によって区切られている。ＩＧＢＴセル１４１、スイッチング可能ダイオードセル１４３およびスイッチング不能ダイオードセル１４２の各セルは、トレンチ１２０の各対応する部分に形成されている。スイッチング不能なセル領域１１４２の少なくとも一部は、ＩＧＢＴセル領域１１４１および／またはスイッチング可能な還流ダイオード領域１１４３から少なくとも１つの絶縁トレンチ１２７によって分離されている。

クラスタリングされたスイッチング不能ダイオードセル１４２すなわちスイッチング不能な還流ダイオードセル領域は、スイッチング可能ダイオードセル１４３に対する複数のパラメータの相対的な変化により特徴付けることができる。たとえば、ソース領域のコンタクトを行うための、典型的には繰り返しのコンタクトパターンは、スイッチング不能な還流ダイオードセル領域とスイッチング可能な還流ダイオードセル領域とで異なることができる。さらに、スイッチング可能チャネル領域の形成を回避するため、スイッチング不能ダイオードセル１４２のトレンチ１２０内に形成されたゲート電極１２１に対するコンタクトは、存在しない。

その目的は、スイッチング不能ダイオードセル１４２を通るスイッチング可能チャネル領域すなわちオーミック流路の形成を回避することである。よって、スイッチング不能ダイオードセル１４２には、アクティブまたはスイッチング可能なオーミックチャネルは形成されない。

図９は、スイッチング不能な還流ダイオード領域１１４２の配列体の他の実施形態を示している。

図１０から図１４は、スイッチング不能ダイオードセル１４２内にチャネルが形成されるのを防止するためのセルパラメータの変化例を示している。

図１０は、スイッチング不能ダイオードセル２４２の断面図である。トレンチ１２０内には、いずれかのスイッチング不能ダイオードセル１４２と同様、ゲート電極１２１が形成されている。しかし、ゲート電極１２１との電気的コンタクトは、絶縁層１６１によって阻止されている。よって、ゲート端子Ｇに印加されたゲート電圧（図１Ａから図１Ｃまで、および図２Ａから図２Ｃまでを参照されたい）は、スイッチング不能ダイオードセル２４２のゲート電極１２１まで供給されることはない。

ソース領域１１１およびボディ領域１１２は、表側メタライゼーション１７１と電気的に接続されている。よって、図１０に示されている実施例では、ゲート電極１２１のコンタクトパターンまたはコンタクト方式がスイッチング不能ダイオードセルとスイッチング可能ダイオードセルとで異なっており、それに対して、他の残りのセルパラメータは同じとすることができる。しかし更に、たとえばボディ領域１１２のドーピング濃度等の他のセルパラメータも変化させることも可能である。ここで、図２Ａから図２Ｃまでの実施例を参照されたい。同図では、スイッチング不能ダイオードセル１４２ａ，１４２ｂ，１４２ｃ，１４２ｄのボディ領域１１２ａのドーピング濃度が、スイッチング可能ダイオードセル１４３のボディ領域１１２のドーピング濃度より低いことが示されている。

上記点については、一実施形態では、スイッチング不能ダイオードセルの少なくとも一部または全部が、ゲート電極または絶縁されたゲート電極を有しない。

図１１には、他のセルパラメータの変化を示している。スイッチング不能ダイオードセル３４２は、たとえば図１Ａから図１Ｃまでおよび図２Ａから図２Ｃまでに示されているようなスイッチング不能ダイオードセル１４２とは対照的に、ソース領域を有しない。他の残りのセルパラメータは、スイッチング不能ダイオードセル３４２とスイッチング可能ダイオードセル１４３とで同じである。また、さらに、たとえばボディ領域１１２のドーピング濃度等の他のセルパラメータも変化させること、および／または、スイッチング不能ダイオードセル３４２のトレンチ内にゲート電極が形成されるのを防止することも可能である。

図１１にはさらに、ソースメタライゼーションを成す表側メタライゼーション１７１をゲートメタライゼーション１７３から電気的に絶縁する層間誘電体１６２も示している。スイッチング可能ダイオードセル１４３は典型的には、上述のコンタクト方式または類似のコンタクト方式、および、表側メタライゼーション１７１とゲートメタライゼーション１７３との間の層間誘電体１６２を有する。表側メタライゼーション１７１をゲートメタライゼーション１７３の上方に形成することも可能である。

ゲート電極１２１はゲート端子Ｇに電気的に接続されているにもかかわらず、ここで印加されたゲート電圧は、動作可能または有効なスイッチング可能チャネル領域を形成することはない。スイッチング可能チャネル領域の場所は、ゲート電極１２１の垂直延在方向に対して平行である垂直方向の破線によって示されている。ここで、印加されたゲート電圧が反転チャネルを形成したとしても、このチャネルは有効なオーミック接続を成さない。というのも、この形成される反転チャネルと表側メタライゼーション１７１とを電気的に接続し得るソース領域が、形成されていないからである。

上記点については、一実施形態では、スイッチング不能ダイオードセルの少なくとも一部または全部が、表側メタライゼーションとオーミック接続された第１の導電型のソース領域を有しない。

図１２は、セルパラメータの他の変化を示している。図１２のスイッチング不能ダイオードセル３４２は、ボディ領域１１２のアノード効率を低減するため、ボディ領域１１２の下方およびボディ領域１１２とドリフト領域１１３との間に、ｎ型障壁１１８または障壁領域１１８を有している。このｎ型障壁１１８のドーピング濃度は、低濃度ｎ型ドープされたドリフト領域１１３より高い。

上記点については、一実施形態ではスイッチング不能ダイオードセルの少なくとも一部または全部が、各スイッチング不能ダイオードセル１４２のドリフト領域１１３とボディ領域１１２との間に、またはドリフト領域１１３とボディ領域１１２との間のｐｎ接合部の下方に配置された、第１の導電型の障壁領域１１８を有することができる。

アノード効率を低減するための他のオプションとして、上記にて詳細に説明したようなボディ領域１１２のドーピング濃度を変化するオプションがある。よって一実施形態では、スイッチング不能ダイオードセルのうち少なくとも一部または全部のスイッチング不能ダイオードセルのボディ領域１１２のドーピング濃度が、スイッチング可能ダイオードセル１４３のボディ領域１１２のドーピング濃度より低い。図１４に、アノード効率の変化を示す。

他の１つの実施形態では、スイッチング可能ダイオードセル１４３におけるキャリアのライフタイムに対するキャリアのライフタイムを短縮するため、スイッチング不能ダイオードセルの少なくとも一部または全部に、ライフタイム制御ドーパントおよび／または結晶欠陥が設けられている。たとえば、ライフタイム制御ドーパントはＰｔまたはＡｕである。キャリアのライフタイムを制御するための結晶欠陥は、スイッチング不能ダイオードセルの領域のみを覆わずにマスクを設けて、たとえばＡｒイオンまたはＳｉイオン等の非ドーピング不純物を打ち込むことにより生成することができる。

一実施形態では、同一のスイッチング不能な還流ダイオード領域の少なくとも２つのスイッチング不能ダイオードセルは、各ボディ領域のドーピング濃度と、ライフタイム制御ドーパントの濃度とのうち少なくとも１つにおいて互いに異なることができる。ドーピング濃度の変化は、階段状または漸次的とすることができる。

一実施形態では、第１のスイッチング不能な還流ダイオード領域の各スイッチング不能ダイオードセルのエミッタ効率は、第２のスイッチング不能な還流ダイオード領域の各スイッチング不能ダイオードセルのエミッタ効率より高い。このようにして、スイッチング不能フリーを提供することが可能となる

アノード効率およびライフタイム制御の上述の変化は、セルパラメータの他の変化と共におよび／または組み合わせて使用することもできる。

他の一実施形態では、スイッチング不能な還流ダイオード領域の少なくとも１つのスイッチング不能ダイオードセル４４２ｂは障壁領域１１８，１１８ａを有し、当該スイッチング不能な還流ダイオード領域の少なくとも１つの他のスイッチング不能ダイオードセル４４２ａは障壁領域を有しない。他の１つの変形態様では、これと併用して、またはこれに代えて択一的に、スイッチング不能な還流ダイオード領域の少なくとも１つのスイッチング不能ダイオードセル４４２ｃは、上記スイッチング不能ダイオードセル４４２ｂの障壁領域１１８ａとは異なるドーピング濃度を有する障壁領域１１８ｂを備える。障壁領域１１８ａのドーピング濃度を、障壁領域１１８ｂのドーピング濃度より低くすることにより、ドーピング濃度がそれぞれ異なる複数の障壁領域を形成することができる。かかるドーピング濃度の変化は、階段状または漸次的とすることができる。

図１２にはさらに、ドリフト領域１１３と各エミッタ領域１１４および１１６との間に形成されたバッファまたはフィールドストップ層１１７も示されている。

また、さらにたとえばボディ領域１１２のドーピング濃度等の他のセルパラメータも変化させること、および／または、スイッチング不能ダイオードセル４４２のトレンチ内にゲート電極が形成されることを防止すること、および／または、スイッチング不能ダイオードセル４４２にソース領域が形成されることを回避することも可能である。

図１３には、互いに隣接するスイッチング不能ダイオードセル５４２ａと５４２ｂとの間にも施されているセルパラメータの他の変化も示している。スイッチング不能ダイオードセル５４２ｂは、スイッチング不能ダイオードセル５４２ａのようにソース領域１１１およびボディコンタクト領域１１５を有しない。動作可能なスイッチング可能チャネル領域の形成を防止するため、ゲート電極１２１は絶縁層１６１によってゲートメタライゼーション１７３（図示されていない）から電気的に絶縁されている。

さらに、図１３に示されているように、スイッチング不能ダイオードセル５４２ａのうち少なくとも一部が、ボディ領域１１２に埋め込まれた第２の導電型のボディコンタクト領域１１５を含み、当該ボディコンタクト領域１１５のドーピングレベルはボディ領域１１２より高く、当該ボディコンタクト領域１１５は表側メタライゼーション１７１と共にオーミック接続を成す。

図１４は、セルパラメータの他の変化を示している。一実施形態では、スイッチング不能な還流ダイオード領域１１４２ｂは第１のスイッチング不能ダイオードセル６４２ａと第２のスイッチング不能ダイオードセル６４２ｂとを有し、第１のスイッチング不能ダイオードセル６４２ａと表側メタライゼーション１７１との電気的接続は、第２のスイッチング不能ダイオードセル６４２ｂと表側メタライゼーション１７１との電気的接続と異なる。たとえば、同一のスイッチング不能な還流ダイオード領域１１４２ｂ内の第１のスイッチング不能ダイオードセル６４２ａおよび第２のスイッチング不能ダイオードセル６４２ｂの各ボディ領域と表側メタライゼーション１７１との各接触面積は、相違することができる。このことにより、スイッチング不能な還流ダイオード領域１１４２ｂの挙動をエミッタ効率（接触面積が小さい）および整流のスイッチオフ中の変動的な降伏（接触面積が大きい）の双方について最適化することができる。これに代えて択一的に、またはこれと併用して、ボディコンタクト領域１１５を選択的に形成することもできる。

表側メタライゼーション１７１と各ボディ領域１１２との各接触面積は、互いに離隔された複数の異なるスイッチング不能な還流ダイオード領域１１４２ａおよび１１４２ｂ間で変化することもできる。

図１４にも示されているように、一実施形態では、第１のスイッチング不能な還流ダイオード領域１１４２ａの少なくとも一部が、半導体基板１００の第２面に形成された第２の導電型のエミッタ領域１１４の上方に配置され、かつ、第２のスイッチング不能な還流ダイオード領域１１４２ｂの少なくとも一部または全部が、当該半導体基板１００の第２面に形成された第１の導電型のエミッタ領域１１６の上方に配置されている。スイッチング不能な還流ダイオード領域の一部は、ｐ型エミッタ領域１１４であって、ＩＧＢＴセル領域もその上方にのみ形成されているｐ型エミッタ領域１１４の上方に形成することができる。

ｐ型ドープされたエミッタ領域１１４の上方に配置されたスイッチング不能な還流ダイオード領域１１４２ａのスイッチング不能ダイオードセル６４２ｃには高いエミッタ効率を付与することができ、このエミッタ効率は、ｎ型ドープされたエミッタ領域１１６の上方に配置された同一のまたは異なるスイッチング不能な還流ダイオード領域１１４２ｂのスイッチング不能ダイオードセル６４２ａ，６４２のエミッタ効率より高くすることができる。エミッタ効率のかかる増加により、飽和緩和パルスの後のダイオード整流の調整も可能となる。この飽和緩和パルスは、導通チャネル１５１が短期間にわたって導通状態となる上述の移行モード中に印加されるものである。

上記点については、一実施形態の半導体デバイスは、第１面１０１および第２面１０２を有する半導体基板１００と、当該半導体基板１００の第１面に設けられた表側メタライゼーションと、当該半導体基板１００の第２面に設けられた裏側メタライゼーションとを備えている。半導体デバイスはさらに、半導体基板１００の第２面１０２に形成された第２の導電型の少なくとも１つのエミッタ領域１１４と、当該半導体基板１００の第２面１０２に設けられた第１の導電型の少なくとも１つのエミッタ領域１１６とを備えている。半導体デバイスはオプションとして、半導体基板１００に集積されて少なくとも１つのＩＧＢＴセル領域を構成する複数のＩＧＢＴセル１４１を備えることができ、各ＩＧＢＴセル１４１はそれぞれ、表側メタライゼーションと当該半導体基板１００のドリフト領域１１３とのオーミック接続を成すための動作可能なスイッチング可能チャネル領域１５１を含み、その際には、すべてのＩＧＢＴセル１４１が第２の導電型のエミッタ領域１１４の上方に形成されている。半導体デバイスは、半導体基板１００に集積されて１つまたは複数のスイッチング不能な還流ダイオード領域を構成する複数のスイッチング不能ダイオードセル１４２を備えており、１つのスイッチング不能な還流ダイオード領域の少なくとも一部または前記複数のスイッチング不能な還流ダイオード領域の少なくとも一部のスイッチング不能な還流ダイオード領域は、第２の導電型のエミッタ領域１１４の上方に配置されており、かつ、当該１つのスイッチング不能な還流ダイオード領域の少なくとも他の一部または前記複数のスイッチング不能な還流ダイオード領域の少なくとも一部のスイッチング不能な還流ダイオード領域は、第１の導電型のエミッタ領域１１６の上方に配置されている。

第２の導電型のエミッタ領域の上方に配置されたスイッチング不能な還流ダイオード領域の前記一部（図１４の実施形態では、ｐ型ドープされたエミッタ領域１１４の上方のスイッチング不能な還流ダイオード領域１１４２ａ）は、飽和緩和後のダイオード整流に寄与する。第２の導電型のエミッタ領域の上方に配置されたスイッチング不能な還流ダイオード領域の前記一部には、第１の導電型のエミッタ領域の上方に配置された一部のスイッチング不能な還流ダイオード領域または他のスイッチング不能な還流ダイオード領域より高いエミッタ効率を付与することができる。上述の相違するエミッタ領域は、たとえば上述のように、各ボディ領域１１２のドーピング濃度または各ボディ領域１１２と表側メタライゼーション１７１との接触面積を変化させることにより調整することができる。

図１４には、スイッチング不能な還流ダイオード領域１１４２ａまたは他の任意のスイッチング不能な還流ダイオード領域、スイッチング可能な還流ダイオード領域もしくはＩＧＢＴセル領域に、ダミーセル６４４を集積できることも示されている。

スイッチング不能な還流ダイオード領域とスイッチング可能な還流ダイオード領域、またはその各ダイオードセルは、その動作態様において相違するだけでなく、それぞれの目的に最適となるように個別に適応調整することも可能である。

もちろん、上記の変形態様および用途の範囲を考慮しても、本発明は上記の説明によって限定されることはなく、また、添付の図面によって限定されることもない。 本発明は、添付の特許請求の範囲および法上の等価的態様によってのみ限定される。

１００ 半導体基板
１０１ 第１の表面または第１面または主表面または主面
１０２ 第２の表面または第２面または下表面または下面
１１１ ソース領域
１１２ ボディ領域
１１２ａ スイッチング不能ダイオードセルの低濃度ドープされたボディ領域
１１３ ドリフト領域
１１４ 第２の導電型のエミッタ領域
１１５ ボディコンタクト領域
１１６ 第１の導電型のエミッタ領域
１１７ バッファまたはフィールドストップ層
１１８ ｎ型障壁／障壁領域
１２０ トレンチ
１２０ａ トレンチ
１２１ ゲート電極
１２２ ゲート誘電体
１２５ メサ領域
１２７ 絶縁トレンチ
１３１ フィールド電極
１４１ ＩＧＢＴセル
１４２，１４２ａ，１４２ｂ，１４２ｃ，１４２ｄ スイッチング不能ダイオードセル
１４３ スイッチング可能ダイオードセル
２４２，３４２，４４２ スイッチング不能ダイオードセル
４４２ａ，４４２ｂ，４４２ｃ スイッチング不能ダイオードセル
５４２ａ，５４２ｂ スイッチング不能ダイオードセル
１５１，１５３ スイッチング可能チャネル領域
１６１ 絶縁層
１６２ 層間誘電体
１７１ 表側メタライゼーション
１７２ 裏側メタライゼーション
１７３ ゲートメタライゼーション
１９０ マスク
２０１ ゲート電圧が印加されたときのスイッチング可能セルの特性
２０２ ゲート電圧が印加されない場合のスイッチング可能セル／スイッチング不能セルの特性
６４２ａ 第１のスイッチング不能ダイオードセル
６４２ｂ 第２のスイッチング不能ダイオードセル
６４２ｃ 高いエミッタ効率を有するスイッチング不能ダイオードセル
６４４ ダミーセル
１１４１ ＩＧＢＴセル領域
１１４２ａ，１１４２ｂ スイッチング不能な還流ダイオード領域
１１４３ スイッチング可能な還流ダイオード領域
２１４２ 第１のスイッチング不能な還流ダイオード領域
２１４２ａ 第１のスイッチング不能な還流ダイオード領域の中心
３１４２ 第２のスイッチング不能な還流ダイオード領域
Ｇ ゲート端子
Ｅ エミッタ端子
Ｃ コレクタ端子
Ｖ_ＣＥ エミッタ‐コレクタ電圧
Ｒ_Ｄ ドリフト領域の横方向抵抗
Ｖ_Ｄ 順電圧降下
Ｉ_ＣＥ エミッタ‐コレクタ電流

Claims (29)

1. 半導体基板（１００）と、
   表側メタライゼーション（１７１）と、
   裏側メタライゼーション（１７２）と、
   複数のＩＧＢＴセル（１４１）と、
   複数のスイッチング可能ダイオードセル（１４３）と、
   複数のスイッチング不能ダイオードセル（１４２）と、
   を備えた半導体デバイスであって、
   前記複数のＩＧＢＴセル（１４１）は、前記半導体基板（１００）に集積され、少なくとも１つのＩＧＢＴセル領域を構成し、各ＩＧＢＴセル（１４１）は、それぞれ、前記表側メタライゼーションと前記半導体基板（１００）のドリフト領域（１１３）とのオーミック接続を成すための動作可能なスイッチング可能チャネル領域（１５１）を含み、
   前記複数のスイッチング可能ダイオードセル（１４３）は、前記半導体基板（１００）に集積され、少なくとも１つのスイッチング可能な還流ダイオード領域を構成し、各スイッチング可能ダイオードセル（１４３）は、ｐｎ接合部および動作可能なスイッチング可能チャネル領域（１５３）を有し、前記動作可能なスイッチング可能チャネル領域（１５３）は、各スイッチング可能ダイオードセル（１４３）のｐｎ接合部を短絡させるため、かつ、各スイッチング可能ダイオードセル（１４３）を介して前記表側メタライゼーションと前記裏側メタライゼーションとのオーミック接続を成すためのものであり、
   前記複数のスイッチング不能ダイオードセル（１４２）は、前記半導体基板（１００）に集積され、少なくとも１つのスイッチング不能な還流ダイオード領域を構成し、各スイッチング不能ダイオードセル（１４２）は、それぞれｐｎ接合部を有し、
   前記スイッチング不能な還流ダイオード領域は、動作可能なスイッチング可能チャネル領域（１５１，１５３）を有さず、
   前記スイッチング不能な還流ダイオード領域の少なくとも１つの前記スイッチング不能ダイオードセル（４４２ｂ）は、障壁領域（１１８，１１８ａ）を有し、かつ、前記スイッチング不能な還流ダイオード領域の少なくとも１つの他のスイッチング不能ダイオードセル（４４２ａ，４４２ｃ）は、障壁領域を有しないか、または、異なるドーピング濃度の障壁領域（１１８ｂ）を有する、
   半導体デバイス。
2. 半導体基板（１００）と、
   表側メタライゼーション（１７１）と、
   裏側メタライゼーション（１７２）と、
   複数のＩＧＢＴセル（１４１）と、
   複数のスイッチング可能ダイオードセル（１４３）と、
   複数のスイッチング不能ダイオードセル（１４２）と、
   を備えた半導体デバイスであって、
   前記複数のＩＧＢＴセル（１４１）は、前記半導体基板（１００）に集積され、少なくとも１つのＩＧＢＴセル領域を構成し、各ＩＧＢＴセル（１４１）は、それぞれ、前記表側メタライゼーションと前記半導体基板（１００）のドリフト領域（１１３）とのオーミック接続を成すための動作可能なスイッチング可能チャネル領域（１５１）を含み、
   前記複数のスイッチング可能ダイオードセル（１４３）は、前記半導体基板（１００）に集積され、少なくとも１つのスイッチング可能な還流ダイオード領域を構成し、各スイッチング可能ダイオードセル（１４３）は、ｐｎ接合部および動作可能なスイッチング可能チャネル領域（１５３）を有し、前記動作可能なスイッチング可能チャネル領域（１５３）は、各スイッチング可能ダイオードセル（１４３）のｐｎ接合部を短絡させるため、かつ、各スイッチング可能ダイオードセル（１４３）を介して前記表側メタライゼーションと前記裏側メタライゼーションとのオーミック接続を成すためのものであり、
   前記複数のスイッチング不能ダイオードセル（１４２）は、前記半導体基板（１００）に集積され、少なくとも１つのスイッチング不能な還流ダイオード領域を構成し、各スイッチング不能ダイオードセル（１４２）は、それぞれｐｎ接合部を有し、
   前記スイッチング不能な還流ダイオード領域は、動作可能なスイッチング可能チャネル領域（１５１，１５３）を有さず、
   前記半導体基板の第２面へ垂直投影したとき、前記半導体基板（１００）の第２面に形成された第１の導電型の１つまたは複数のエミッタ領域（１１６）によって占められる面積の少なくとも５０％、典型的には少なくとも５５％が、前記スイッチング可能な還流ダイオード領域および前記ＩＧＢＴセル領域によって占有される、
   半導体デバイス。
3. 半導体基板（１００）と、
   表側メタライゼーションと、
   裏側メタライゼーションと、
   少なくとも１つのＩＧＢＴセル領域と、
   少なくとも１つのスイッチング可能ダイオードセル（１４３）と、
   少なくとも１つのスイッチング不能ダイオードセル（１４２）と、
   を備えた半導体デバイスであって、
   前記少なくとも１つのＩＧＢＴセル領域は、前記半導体基板（１００）に集積され、前記表側メタライゼーションと前記半導体基板（１００）のドリフト領域（１１３）とのオーミック接続を成すための動作可能なスイッチング可能チャネル領域（１５１）を含み、
   前記少なくとも１つのスイッチング可能ダイオードセル（１４３）は、前記半導体基板（１００）に集積され、少なくとも１つのスイッチング可能な還流ダイオード領域を構成し、ｐｎ接合部および動作可能なスイッチング可能チャネル領域（１５３）を有し、前記動作可能なスイッチング可能チャネル領域（１５３）は、前記ｐｎ接合部を短絡させるため、かつ、前記スイッチング可能な還流ダイオード領域を介して前記表側メタライゼーションと前記裏側メタライゼーションとのオーミック接続を成すためのものであり、
   前記少なくとも１つのスイッチング不能ダイオードセル（１４２）は、前記半導体基板（１００）に集積され、少なくとも１つのスイッチング不能な還流ダイオード領域を構成し、ｐｎ接合部を有し、前記スイッチング不能な還流ダイオード領域は、第１の表面（１０１）上への垂直投影像で見たときに中心を有し、
   前記スイッチング不能な還流ダイオード領域の中心は、最近傍の動作可能なスイッチング可能チャネル領域（１５３）から少なくとも３０μｍもしくは４０μｍの距離に、または、３００μｍ・Ω・ｃｍから３００００μｍ・Ω・ｃｍまでの導電率当たりの比距離だけ離隔され、
   前記スイッチング不能な還流ダイオード領域の少なくとも１つの前記スイッチング不能ダイオードセル（４４２ｂ）は、障壁領域（１１８，１１８ａ）を有し、かつ、前記スイッチング不能な還流ダイオード領域の少なくとも１つの他のスイッチング不能ダイオードセル（４４２ａ，４４２ｃ）は、障壁領域を有しないか、または、異なるドーピング濃度の障壁領域（１１８ｂ）を有する、
   半導体デバイス。
4. 半導体基板（１００）と、
   表側メタライゼーションと、
   裏側メタライゼーションと、
   少なくとも１つのＩＧＢＴセル領域と、
   少なくとも１つのスイッチング可能ダイオードセル（１４３）と、
   少なくとも１つのスイッチング不能ダイオードセル（１４２）と、
   を備えた半導体デバイスであって、
   前記少なくとも１つのＩＧＢＴセル領域は、前記半導体基板（１００）に集積され、前記表側メタライゼーションと前記半導体基板（１００）のドリフト領域（１１３）とのオーミック接続を成すための動作可能なスイッチング可能チャネル領域（１５１）を含み、
   前記少なくとも１つのスイッチング可能ダイオードセル（１４３）は、前記半導体基板（１００）に集積され、少なくとも１つのスイッチング可能な還流ダイオード領域を構成し、ｐｎ接合部および動作可能なスイッチング可能チャネル領域（１５３）を有し、前記動作可能なスイッチング可能チャネル領域（１５３）は、前記ｐｎ接合部を短絡させるため、かつ、前記スイッチング可能な還流ダイオード領域を介して前記表側メタライゼーションと前記裏側メタライゼーションとのオーミック接続を成すためのものであり、
   前記少なくとも１つのスイッチング不能ダイオードセル（１４２）は、前記半導体基板（１００）に集積され、少なくとも１つのスイッチング不能な還流ダイオード領域を構成し、ｐｎ接合部を有し、前記スイッチング不能な還流ダイオード領域は、第１の表面（１０１）上への垂直投影像で見たときに中心を有し、
   前記スイッチング不能な還流ダイオード領域の中心は、最近傍の動作可能なスイッチング可能チャネル領域（１５３）から少なくとも３０μｍもしくは４０μｍの距離に、または、３００μｍ・Ω・ｃｍから３００００μｍ・Ω・ｃｍまでの導電率当たりの比距離だけ離隔され、
   前記半導体基板の第２面へ垂直投影したとき、前記半導体基板（１００）の第２面に形成された第１の導電型の１つまたは複数のエミッタ領域（１１６）によって占められる面積の少なくとも５０％、典型的には少なくとも５５％が、前記スイッチング可能な還流ダイオード領域および前記ＩＧＢＴセル領域によって占有される、
   半導体デバイス。
5. 半導体基板（１００）と、
   前記半導体基板（１００）の第１面に設けられた表側メタライゼーションと、
   前記半導体基板（１００）の第２面に設けられた裏側メタライゼーションと、
   複数のＩＧＢＴセル（１４１）と、
   複数のスイッチング可能ダイオードセル（１４３）と、
   複数のスイッチング不能ダイオードセル（１４２）と、
   を備えた半導体デバイスであって、
   前記複数のＩＧＢＴセル（１４１）は、前記半導体基板（１００）に集積され、少なくとも１つのＩＧＢＴセル領域を構成し、各ＩＧＢＴセル（１４１）は、それぞれ、前記表側メタライゼーションと前記半導体基板（１００）のドリフト領域（１１３）とのオーミック接続を成すための動作可能なスイッチング可能チャネル領域（１５１）を含み、
   前記複数のスイッチング可能ダイオードセル（１４３）は、前記半導体基板（１００）に集積され、少なくとも１つのスイッチング可能な還流ダイオード領域を構成し、各スイッチング可能ダイオードセル（１４３）は、ｐｎ接合部および動作可能なスイッチング可能チャネル領域（１５３）を有し、前記動作可能なスイッチング可能チャネル領域（１５３）は、各スイッチング可能ダイオードセル（１４３）のｐｎ接合部を短絡させるため、かつ、各スイッチング可能ダイオードセル（１４３）を介して前記表側メタライゼーションと前記裏側メタライゼーションとのオーミック接続を成すためのものであり、
   前記複数のスイッチング不能ダイオードセル（１４２）は、前記半導体基板（１００）に集積され、少なくとも１つのスイッチング不能な還流ダイオード領域を構成し、各スイッチング不能ダイオードセル（１４２）は、それぞれｐｎ接合部を有し、
   前記スイッチング不能な還流ダイオード領域の前記複数のスイッチング不能ダイオードセル（１４２）のいずれの２つのスイッチング不能ダイオードセル（１４２）間にも、動作可能なスイッチング可能チャネル領域（１５１，１５３）は設けられていなく、
   前記スイッチング不能な還流ダイオード領域の少なくとも１つの前記スイッチング不能ダイオードセル（４４２ｂ）は、障壁領域（１１８，１１８ａ）を有し、かつ、前記スイッチング不能な還流ダイオード領域の少なくとも１つの他のスイッチング不能ダイオードセル（４４２ａ，４４２ｃ）は、障壁領域を有しないか、または、異なるドーピング濃度の障壁領域（１１８ｂ）を有する、
   半導体デバイス。
6. 半導体基板（１００）と、
   前記半導体基板（１００）の第１面に設けられた表側メタライゼーションと、
   前記半導体基板（１００）の第２面に設けられた裏側メタライゼーションと、
   複数のＩＧＢＴセル（１４１）と、
   複数のスイッチング可能ダイオードセル（１４３）と、
   複数のスイッチング不能ダイオードセル（１４２）と、
   を備えた半導体デバイスであって、
   前記複数のＩＧＢＴセル（１４１）は、前記半導体基板（１００）に集積され、少なくとも１つのＩＧＢＴセル領域を構成し、各ＩＧＢＴセル（１４１）は、それぞれ、前記表側メタライゼーションと前記半導体基板（１００）のドリフト領域（１１３）とのオーミック接続を成すための動作可能なスイッチング可能チャネル領域（１５１）を含み、
   前記複数のスイッチング可能ダイオードセル（１４３）は、前記半導体基板（１００）に集積され、少なくとも１つのスイッチング可能な還流ダイオード領域を構成し、各スイッチング可能ダイオードセル（１４３）は、ｐｎ接合部および動作可能なスイッチング可能チャネル領域（１５３）を有し、前記動作可能なスイッチング可能チャネル領域（１５３）は、各スイッチング可能ダイオードセル（１４３）のｐｎ接合部を短絡させるため、かつ、各スイッチング可能ダイオードセル（１４３）を介して前記表側メタライゼーションと前記裏側メタライゼーションとのオーミック接続を成すためのものであり、
   前記複数のスイッチング不能ダイオードセル（１４２）は、前記半導体基板（１００）に集積され、少なくとも１つのスイッチング不能な還流ダイオード領域を構成し、各スイッチング不能ダイオードセル（１４２）は、それぞれｐｎ接合部を有し、
   前記スイッチング不能な還流ダイオード領域の前記複数のスイッチング不能ダイオードセル（１４２）のいずれの２つのスイッチング不能ダイオードセル（１４２）間にも、動作可能なスイッチング可能チャネル領域（１５１，１５３）は設けられていなく、
   前記半導体基板の第２面へ垂直投影したとき、前記半導体基板（１００）の第２面に形成された第１の導電型の１つまたは複数のエミッタ領域（１１６）によって占められる面積の少なくとも５０％、典型的には少なくとも５５％が、前記スイッチング可能な還流ダイオード領域および前記ＩＧＢＴセル領域によって占有される、
   半導体デバイス。
7. 前記各スイッチング可能ダイオードセル（１４３）および前記各ＩＧＢＴセル（１４１）はそれぞれ、
   前記表側メタライゼーション（１７１）とオーミック接続されている第１の導電型のソース領域（１１１）と、
   前記第１の導電型のドリフト領域（１１３）と、
   前記ソース領域（１１１）と前記ドリフト領域（１１３）との間に配置された第２の導電型のボディ領域（１１２）であって、前記ソース領域（１１１）および前記ドリフト領域（１１３）とそれぞれｐｎ接合部を成すボディ領域（１１２）と、
   各スイッチング可能ダイオードセル（１４３）の動作可能なスイッチング可能チャネル領域（１５３）と各ＩＧＢＴセル（１４１）の動作可能なスイッチング可能チャネル領域（１５１）とを形成するため、前記ボディ領域（１１２）に隣接して配置され、かつ、前記ボディ領域（１１２）から電気的に絶縁されたゲート電極（１２１）と、
   を備えており、
   各スイッチング不能ダイオードセル（１４２）は、それぞれ第１の導電型のドリフト領域（１１３）と、第２の導電型のボディ領域（１１２）と、を有し、
   前記ボディ領域（１１２）は、前記ドリフト領域（１１３）とｐｎ接合部を成し、
   前記ボディ領域（１１２）は、前記表側メタライゼーション（１７１）にオーミック接続されている、
   請求項１から６までのいずれか１項記載の半導体デバイス。
8. 前記スイッチング不能ダイオードセル（１４２）の少なくとも一部または全部が、前記表側メタライゼーション（１７１）とオーミック接続された第１の導電型のソース領域（１１１）を有しない、
   請求項７記載の半導体デバイス。
9. 前記スイッチング不能ダイオードセル（１４２）の少なくとも一部または全部が、ゲート電極または絶縁されたゲート電極を有しない、
   請求項７または８記載の半導体デバイス。
10. 前記半導体基板（１００）は、前記半導体基板（１００）の第２面または第２の表面に形成された第２の導電型の少なくとも１つのエミッタ領域（１１４）と、前記半導体基板（１００）の前記第２面または第２の表面に設けられた第１の導電型の少なくとも１つのエミッタ領域（１１６）と、を備えている、
    請求項１から９までのいずれか１項記載の半導体デバイス。
11. 前記スイッチング不能ダイオードセル（１４２）または１つもしくは複数の前記スイッチング不能な還流ダイオード領域は、前記第１の導電型のエミッタ領域（１１６）の上方に形成されている。
    請求項１０記載の半導体デバイス。
12. 前記各ＩＧＢＴセル（１４１）または１つの前記ＩＧＢＴセル領域または複数の前記ＩＧＢＴセル領域は、前記第２の導電型のエミッタ領域（１１４）の上方に形成されている、
    請求項１０または１１記載の半導体デバイス。
13. 前記スイッチング可能ダイオードセル（１４３）または１つの前記スイッチング可能な還流ダイオード領域または複数の前記スイッチング可能な還流ダイオード領域は、前記第１の導電型の複数のエミッタ領域（１１６）と前記第２の導電型の複数のエミッタ領域（１１４）とにより構成されたバイモーダル領域の上方に形成されている、
    請求項１０から１２までのいずれか１項記載の半導体デバイス。
14. 前記スイッチング不能ダイオードセル（１４２）のうち少なくとも一部が、前記ボディ領域（１１２）に埋め込まれた第２の導電型のボディコンタクト領域（１１５）を含み、
    前記ボディコンタクト領域（１１５）は、前記ボディ領域（１１２）のドーピングレベルより高いドーピングレベルを有し、
    前記ボディコンタクト領域（１１５）は、前記表側メタライゼーション（１７１）とオーミック接続を成す、
    請求項７から１３までのいずれか１項記載の半導体デバイス。
15. 前記半導体基板（１００）は、複数のトレンチ（１２０）と、前記複数のトレンチ（１２０）に対して平行に延在する複数のメサ領域（１２５）と、を有し、
    各１つの前記メサ領域（１２５）は、前記複数のトレンチ（１２０）のうち２つの隣接するトレンチ（１２０）間に配置されており、かつ、前記２つのトレンチ（１２０）によって区切られており、
    前記各ＩＧＢＴセル（１４１）と、各スイッチング可能ダイオードセル（１４３）と、各スイッチング不能ダイオードセル（１４２）と、は、１つのトレンチ（１２０）の各対応する部分に形成されており、
    前記スイッチング不能なセル領域（１１４２）の少なくとも一部は、前記ＩＧＢＴセル領域（１１４１）および／または前記スイッチング可能な還流ダイオード領域（１１４３）から少なくとも１つの絶縁トレンチ（１２７）によって分離されている、
    請求項１から１４までのいずれか１項記載の半導体デバイス。
16. 前記スイッチング不能ダイオードセル（１４２）のうち少なくとも一部または全部のスイッチング不能ダイオードセル（１４２）のボディ領域（１１２）は、前記スイッチング可能ダイオードセル（１４３）のボディ領域（１１２）のドーピング濃度より低いドーピング濃度を有する、
    請求項７から１５までのいずれか１項記載の半導体デバイス。
17. 前記スイッチング可能ダイオードセル（１４３）内のキャリアのライフタイムに比して前記スイッチング不能ダイオードセル（１４２）内のキャリアのライフタイムを短縮するため、前記スイッチング不能ダイオードセル（１４２）の少なくとも一部または全部に、ライフタイム制御ドーパントおよび／または結晶欠陥が設けられている、
    請求項７から１３までのいずれか１項記載の半導体デバイス。
18. 前記スイッチング不能ダイオードセル（１４２）の少なくとも一部または全部が、前記各スイッチング不能ダイオードセル（１４２）の前記ドリフト領域（１１３）と前記ボディ領域（１１２）との間に、または、前記ドリフト領域（１１３）と前記ボディ領域（１１２）との間のｐｎ接合部の下方に配置された第１の導電型の障壁領域（１１８）を有する、
    請求項７から１７までのいずれか１項記載の半導体デバイス。
19. 前記スイッチング不能な還流ダイオード領域（１１４２ｂ）は、第１のスイッチング不能ダイオードセル（６４２ａ）と第２のスイッチング不能ダイオードセル（６４２ｂ）とを有し、
    前記第１のスイッチング不能ダイオードセル（６４２ａ）と前記表側メタライゼーション（１７１）との電気的接続は、前記第２のスイッチング不能ダイオードセル（６４２ｂ）と前記表側メタライゼーション（１７１）との電気的接続と異なる、
    請求項１から１８までのいずれか１項記載の半導体デバイス。
20. 前記半導体基板（１００）は、互いに離隔された複数のスイッチング不能な還流ダイオード領域（１１４２，２１４２，３１４２）を備えており、
    各スイッチング不能な還流ダイオード領域（１１４２，２１４２，３１４２）は、それぞれ、複数のスイッチング不能ダイオードセル（１４２）を含み、
    前記スイッチング不能な還流ダイオード領域（１１４２，２１４２，３１４２）の横方向分布は、不均一である、
    請求項１から１９までのいずれか１項記載の半導体デバイス。
21. 同一のスイッチング不能な還流ダイオード領域（１１４２）の少なくとも２つの前記スイッチング不能ダイオードセル（１４２）は、前記スイッチング不能ダイオードセル（１４２）の各ボディ領域（１１２）のドーピング濃度と、ライフタイム制御ドーパントの濃度と、のうち少なくとも１つにおいて、互いに異なる、
    請求項１から２０までのいずれか１項記載の半導体デバイス。
22. 第１のスイッチング不能な還流ダイオード領域（１１４２ａ）の少なくとも一部は、前記半導体基板（１００）の第２面に形成された第２の導電型のエミッタ領域（１１４）の上方に配置されており、
    第２のスイッチング不能な還流ダイオード領域（１１４２ｂ）の少なくとも一部または全部は、前記半導体基板（１００）の第２面に形成された第１の導電型のエミッタ領域（１１６）の上方に配置されている、
    請求項１０から２１までのいずれか１項記載の半導体デバイス。
23. 前記第１のスイッチング不能な還流ダイオード領域の各スイッチング不能ダイオードセルは、前記第２のスイッチング不能な還流ダイオード領域の各スイッチング不能ダイオードセルのエミッタ効率より高いエミッタ効率を有する、
    請求項２２記載の半導体デバイス。
24. 前記半導体基板の第２面へ垂直投影したとき、前記スイッチング不能な還流ダイオード領域によって占有される面積の少なくとも５０％、典型的には少なくとも５５％が、前記半導体基板（１００）の第２面に形成された第２の導電型の１つまたは複数のエミッタ領域（１１４）の上方にある、
    請求項１から２３までのいずれか１項記載の半導体デバイス。
25. 第１面（１０１）および第２面（１０２）を有する半導体基板（１００）と、
    前記半導体基板（１００）の第１面に設けられた表側メタライゼーション（１７１）と、
    前記半導体基板（１００）の第２面に設けられた裏側メタライゼーション（１７２）と、
    前記半導体基板（１００）の第２面（１０２）に形成された第２の導電型の少なくとも１つのエミッタ領域（１１４）と、
    前記半導体基板（１００）の前記第２面（１０２）に設けられた第１の導電型の少なくとも１つのエミッタ領域（１１６）と、
    複数のＩＧＢＴセル（１４１）と、
    複数のスイッチング不能ダイオードセル（１４２）と、
    を備えた半導体デバイスであって、
    前記複数のＩＧＢＴセル（１４１）は、前記半導体基板（１００）に集積され、少なくとも１つのＩＧＢＴセル領域を構成し、各ＩＧＢＴセル（１４１）は、それぞれ、前記表側メタライゼーションと前記半導体基板（１００）のドリフト領域（１１３）とのオーミック接続を成すための動作可能なスイッチング可能チャネル領域（１５１）を含み、すべてのＩＧＢＴセル（１４１）が前記第２の導電型のエミッタ領域（１１４）の上方に形成され、
    前記複数のスイッチング不能ダイオードセル（１４２）は、前記半導体基板（１００）に集積されて１つまたは複数のスイッチング不能な還流ダイオード領域を構成し、
    前記１つのスイッチング不能な還流ダイオード領域の少なくとも一部または前記複数のスイッチング不能な還流ダイオード領域の少なくとも一部のスイッチング不能な還流ダイオードは、前記第２の導電型のエミッタ領域（１１４）の上方に配置されており、
    前記１つのスイッチング不能な還流ダイオード領域の少なくとも他の一部または前記複数のスイッチング不能な還流ダイオード領域の一部のスイッチング不能な還流ダイオードは、前記第１の導電型のエミッタ領域（１１６）の上方に配置され、
    前記第２の導電型のエミッタ領域（１１４）の上方に配置された前記１つのスイッチング不能な還流ダイオード領域または前記複数のスイッチング不能な還流ダイオード領域の前記一部は、前記第１の導電型のエミッタ領域（１１６）の上方に配置された前記１つのスイッチング不能な還流ダイオード領域または前記複数のスイッチング不能な還流ダイオード領域の他の一部のアノード効率より高いアノード効率を有する、半導体デバイス。
26. ＩＧＢＴの動作方法であって、
    半導体基板（１００）に集積されたゲート端子と、エミッタ端子と、コレクタ端子と、動作可能なスイッチング可能チャネル領域（１５１）をそれぞれ有する複数のＩＧＢＴセル（１４１）と、動作可能なスイッチング可能チャネル領域（１５１）をそれぞれ有する複数のスイッチング可能ダイオードセル（１４３）と、複数のスイッチング不能ダイオードセル（１４２）と、を備えたＩＧＢＴを設けるステップと、
    前記ＩＧＢＴセル（１４１）が非導通状態となり、かつ、前記スイッチング可能ダイオードセル（１４３）および前記スイッチング不能ダイオードセル（１４２）がバイポーラモードになる逆導通モードで、前記ＩＧＢＴを動作させるステップと、
    前記ＩＧＢＴを前記逆導通モードから、前記スイッチング不能ダイオードセル（１４２）の少なくとも一部が依然として前記バイポーラモードである移行モードにするステップと、
    を有し、
    前記移行モードでは、ゲート閾値電圧の絶対値より大きい絶対値を有するゲート電圧が前記ゲート端子に印加されることにより前記スイッチング可能ダイオードセル（１４３）はユニポーラモードとなり、かつ、前記ＩＧＢＴセル（１４１）は非導通モードである、動作方法。
27. 前記動作方法はさらに、前記ＩＧＢＴを前記移行モードから、順阻止モードにするステップを含み、
    前記順阻止モードでは、ゲート閾値電圧の絶対値より小さい絶対値を有するゲート電圧が前記ゲート端子に印加されることにより、または、ゲート電圧が印加されないことにより、前記スイッチング不能ダイオードセル（１４２）と、前記スイッチング可能ダイオードセル（１４３）と、前記ＩＧＢＴセル（１４１）と、が、非導通モードとなる、
    請求項２６記載の動作方法。
28. 前記動作方法はさらに、前記逆導通モードおよび移行モード中に前記コレクタ端子と前記エミッタ端子との間に逆電圧が現れるように、前記逆導通モードおよび移行モード中に前記コレクタ端子と前記エミッタ端子との間に逆電流を供給するステップを含む、
    請求項２６または２７記載の動作方法。
29. 前記動作方法はさらに、前記順阻止モード中、前記コレクタ端子とエミッタ端子との間に、前記逆電圧とは逆の符号の順電圧を印加するステップを含む、
    請求項２８記載の動作方法。

Images