TWI500152B - 橫向擴散金氧半導體元件及其製作方法 - Google Patents

橫向擴散金氧半導體元件及其製作方法 Download PDF

Info

Publication number
TWI500152B
TWI500152B TW099108706A TW99108706A TWI500152B TW I500152 B TWI500152 B TW I500152B TW 099108706 A TW099108706 A TW 099108706A TW 99108706 A TW99108706 A TW 99108706A TW I500152 B TWI500152 B TW I500152B
Authority
TW
Taiwan
Prior art keywords
region
type
semiconductor substrate
disposed
well region
Prior art date
Application number
TW099108706A
Other languages
English (en)
Other versions
TW201133839A (en
Inventor
Tseng Hsun Liu
Chiu Ling Lee
zheng hong Chen
yi ming Wang
Ching Ming Lee
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW099108706A priority Critical patent/TWI500152B/zh
Publication of TW201133839A publication Critical patent/TW201133839A/zh
Application granted granted Critical
Publication of TWI500152B publication Critical patent/TWI500152B/zh

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

橫向擴散金氧半導體元件及其製作方法
本發明是關於一種半導體高壓元件,特別是有關於一種具有高崩潰電壓及低導通電阻(Ron )的橫向擴散金氧半導體(lateral-diffusion metal-oxide-semiconductor,LDMOS)元件及其製作方法。
目前的半導體技術水準已能將控制電路、記憶體、低壓操作電路以及高壓操作電路及元件整合製作在單一晶片上,以降低成本,提高操作效能,其中如垂直擴散金氧半導體(vertical double-diffusion metal-oxide-semiconductor,VDMOS)、絕緣閘極雙載子電晶體(insulated gate bipolar transistor,IGBT)以及橫向擴散金氧半導體(lateral-diffusion metal-oxide-semiconductor,LDMOS)等製作在晶片內的高壓元件,由於具有較佳的切換效率(power switching efficiency),因此又較常被應用。前述的高壓元件往往被要求能夠承受較高的崩潰電壓,並且能在較低的阻值下操作。
為了能夠承受較高的崩潰電壓,業界已發展出如雙擴散汲極(double diffused drain,DDD)結構,其可以抑制由於短通道造成的熱載子效應,因此可以避免在高汲極/源極電壓操作時發生電崩潰現象。另一種常見的結構則是橫向擴散金氧半導體(LDMOS),其優點是具有較高的操作效率,且較平坦的結構設計也使得橫向擴散金氧半導體元件較容易與其它電路整合。
習知橫向擴散金氧半導體元件通常是設置於一第一導電型式基底內,以LDNMOS為例,例如是設置於一P型半導體基底內,且P型半導體基底中另包含一N型深井區以及一N型井區與一P型井區設於N型深井區中。橫向擴散N型金氧半導體元件的汲極區域是設置於該N型井區內;而源極區域則設置於該P型井區內,且源極區域與汲極區域是以水平方向鄰接擴散金氧半導體元件之一閘極結構。
然而,依據習知製程所製作出的N型深井區在濃度上通常較為均勻(uniform),因此與P型井區之間的接面處常有濃度對比過高的問題,無法使橫向擴散金氧半導體元件獲得滿意的崩潰電壓(breakdown voltage)。若要以降低深井區本身的濃度來提升所需的崩潰電壓,又會同時影響到其他元件區的濃度。因此如何改良現今製程以取得一種能具有高崩潰電壓的橫向擴散金氧半導體元件實為元件設計上的一大課題。
本發明的目的是提供一種橫散擴散金氧半導體元件及其製作方法,以解決習知橫散擴散金氧半導體元件無法達到較高崩潰電壓的瓶頸。
本發明是揭露一種橫向擴散金氧半導體元件,包含有:一半導體基底;至少一閘極結構,設於該半導體基底表面;一第一井區,其具有一第一導電型式,設置於該閘極結構一側之該半導體基底之中;一第一隔離結構,設於部分第一井區之上半部及部分閘極結構下方;一汲極區域,設置於第一井區內;一第二隔離結構,設於閘極結構另一側之半導體基底中;一第二井區,其具有一第二導電型式,設置於第二隔離結構與閘極結構之間之半導體基底中;一源極區域,設於第二井區中;以及一深井區,其具有第二導電型式,設於半導體基底中,該深井區包含一第一區域設於第一隔離結構與第一井區下方以及一第二區域設於第二隔離結構與部分第二井區下方,且該深井區之濃度低於該第一區域及該第二區域之濃度。
本發明另一實施例是揭露一種製作橫向擴散金氧半導體元件之方法。首先提供一半導體基底,然後形成具有一第一導電型式之一第一區域及一第二區域於半導體基底中,且第一區域不接觸該第二區域。隨後進行一熱處理製程,使第一區域及第二區域之摻質擴散至半導體基底內以形成一深井區,且深井區之濃度係低於第一區域及第二區域之濃度。
請參考第1圖至第3圖。第1圖至第3圖為本發明較佳實施例製作一橫向擴散金氧半導體元件之方法示意圖。值得預先說明的是下文與圖示中是以具有雙閘極之橫向擴散金氧半導體元件為例說明本發明特徵之所在,但本發明之實際應用上並不限於製作雙閘極橫向擴散金氧半導體元件,又可應用至單顆閘極橫向擴散金氧半導體元件,此設計也屬本發明所涵蓋的範圍。如第1圖所示,首先提供一P型之半導體基底12。接著進行一離子佈植製程,利用一圖案化光阻層(圖未示)當作遮罩將N型摻質(例如磷)植入半導體基底12中,以形成複數個彼此不相互接觸的N型區域14、16、18。需注意的是,本實施例雖於半導體基底12中形成三個區域14、16、18為例,但區域的數量並不侷限於此,又可依據製程需求任意調整。
然後進行一熱處理製程,利用大於1000℃的高溫驅入(drive-in)摻質並使區域14、16、18中的摻質擴散至周圍的半導體基底12中,以於區域14、16、18周圍的半導體基底12中形成一濃度較淡的深井區20。在本實施例中,熱處理製程的溫度較佳在1150℃,且施行時間較佳大於10小時。接著可選擇性進行另一次熱處理製程,使區域14、16、18中的摻質再次均勻擴散至周圍的半導體基底12中,但仍維持區域14、16、18與深井區20同時存的狀況。甚至選擇性進行一次以上的熱處理製程,使區域14、16、18與深井區20中的摻質逐次略成梯度的擴散分佈至周圍的半導體基底12中。依據本發明之較佳實施例,第二次的熱處理製程參數可比照第一次熱處理製程的參數,例如溫度較佳控制在1150℃,且實施時間較佳大於10小時。需注意的是,若於半導體基底中所形成的區域為N型區域,則較佳採用上述兩道熱處理製程來擴散區域中之摻質,而若於半導體基底中所形成的區域為P型區域,則較佳僅採用一道熱處理製程來擴散區域中之摻質。
請同時參照第2圖,第2圖為N型區域中之摻質擴散後與周圍深井區之摻質濃度比較圖。如圖中所示,N型區域14、16、18在以離子佈植植入摻質後具有較高濃度,因此圖中以較密的點來表示較高的摻質濃度,而由區域14、16、18所擴散出來的深井區20則具有較低的濃度,因此以較疏的點來表示較低的摻質濃度。
然後如第3圖所示,進行一隔離結構製程,例如在半導體基底12中形成複數個隔離結構21、22、24、26,例如淺溝隔離(shallow trench isolation,STI)等。本實施例的隔離結構21、22、24、26雖以淺溝隔離為例,但隔離結構21、22、24、26的製作並不侷限於此,又可採用區域氧化法(local oxidation,LOCOS)於區域14、16、18中形成場氧化層(圖未示)作為隔離結構,且場氧化層較佳形成於區域14、16、18之上半部並突出於半導體基底12表面,此實施方式也屬本發明所涵蓋的範圍。另外需注意的是,本實施例雖以先形成區域14、16、18再形成隔離結構21、22、24、26為例,但製作這兩者的順序並不侷限於此,又可先定義出隔離結構21、22、24、26的位置再形成區域14、16、18,此順序也屬本發明所涵蓋的範圍。
接著進行另一N型離子佈植製程,並可選擇性搭配熱處理製程驅入摻質,以於N型深井區16中形成一N型井區28。隨後進行一P型離子佈植製程,同樣選擇性搭配熱處理製程驅入摻質,以於N型區域14、18中形成兩個P型井區30、32。本實施例雖是以先形成N型井區28再形成P型井區30、32為例,但形成N型井區28與P型井區30、32的先後順序及數量均不侷限於此,例如又可先形成P型井區30、32後再形成N型井區28,此順序也屬本發明所涵蓋的範圍。
隨後進行一閘極結構製程,例如先依序沈積一氧化層(圖未示)以及一多晶矽層(圖未示)在半導體基底12表面,並利用微影暨蝕刻分次或直接去除部分多晶矽層及氧化層,以於半導體基底表12面形成兩個由閘極介電層34與閘極電極36所構成的閘極結構40。接著再於閘極結構40的側壁形成一由氧化物或氮化物所構成的側壁子42。
然後利用離子佈植製程於閘極結構40一側的N型井區28中形成一重度摻雜的N型汲極區域44,並同時於閘極結構40另一側的P型井區30、32中各形成一重度摻雜的N型源極區域46。另外,同樣利用離子佈植製程於源極區域46旁的P型井區30、32中各形成一重度摻雜的P型接觸區48。於上述離子佈植製程完成之後,可再選擇對汲極區域44、源極區域46與P型接觸區48進行熱處理製程以驅入上述離子佈植製程所植入之摻質。然後進行一矽化金屬製程,以於汲極區域44、源極區域46、P型接觸區48以及閘極結構40表面形成一矽化金屬層38。
隨後形成一由氧化物或氮化物所構成的層間介電層50在半導體基底12上並覆蓋閘極結構40、側壁子42、源極區域46、汲極區域44以及P型接觸區48等,然後進行一接觸插塞製程,以於層間介電層50中形成複數個連接源極區域46、汲極區域44以及P型接觸區48的接觸插塞52。至此即完成本發明較佳實施例之一橫向擴散金氧半導體元件的製作。
請繼續參照第3圖至第5圖,第3圖為第4圖中沿著剖面線AA’或第5圖中沿剖面線BB’之一橫向擴散金氧半導體元件之結構示意圖,第4圖為第3圖所揭露之橫向擴散金氧半導體元件之一上視圖,而第5圖為本發明另一實施例之橫向擴散金氧半導體元件之上視圖。其中第4圖與第5圖主要以第3圖的剖面結構為主軸並繪示出三個N型區域14、16、18與周邊元件之實施態樣,且為求簡明,第4圖與第5圖均省略第3圖中的部分元件。
如第3圖及第4圖所示,本發明所揭露的橫向擴散金氧半導體元件主要包括一P型半導體基底12;二閘極結構40設於半導體基底12表面;一N型井區28設置於閘極結構40一側之半導體基底12之中;複數個隔離結構22、24設於部分N型井區28上半部及部分閘極結構40下方;一汲極區域44設置於N型井區28內;複數個隔離結構21、26設於閘極結構40另一側的半導體基底中12;二P型井區30、32設置於隔離結構21、26與閘極結構40之間的半導體基底12中;一源極區域46設於P型井區30中;以及一P型接觸區48設於源極區域46與隔離結構21之間的P型井區30中。
本實施例所揭露的橫向擴散金氧半導體元件雖以兩個閘極結構以及一共用汲極區域44為例,但不侷限於此設計,本發明又可調整前述製程中的部分步驟並製作出僅具有單顆閘極結構40的橫向擴散金氧半導體元件。其次,本實施例所揭露的半導體基底雖以P型為例且深井區以N型為例,但深井區及其他離子井區的摻質均可依據製程相互對調,以形成同樣導電性質同樣P型半導體基底與相反性質的深井區及離子井區等,此結構與製程均屬本發明所涵蓋的範圍。
另外,在第3圖的實施例中,橫向擴散金氧半導體元件包含一N型深井區16設於隔離結構22、24與N型井區28下方;以及兩個N型區域14、18分別設於隔離結構21、26與部分P型井區30、32下方,且N型區域14、18不接觸N型深井區16。N型區域14、16、18周圍的半導體基底12中另具有一濃度較低的N型深井區20包圍整個橫向擴散金氧半導體元件。依據本發明之較佳實施例,N型區域14、18及N型深井區16之間的距離是約各區域14、16、18本身寬度的2至8倍。需注意的是,第3圖所揭露之實施例雖以三個各自獨立的N型區域14、16、18為例,但N型深井區的設計並不侷限於此,又可如第4圖所示,使區域14、16、18彼此接觸、相互連接並環繞整個閘極結構40,而形成一8字狀的佈局圖案,此結構也屬本發明所涵蓋的範圍。
綜上所述,本發明較佳在一P型半導體基底中先以離子佈植形成複數個N型區域,然後以高溫熱處理將N型區域中的摻質擴散至周圍的半導體基底中以形成一N型深井區,藉此於同一個深井區中形成至少兩種不同濃度的N型區域。之後再形成隔離結構以及藉由不同摻質的離子佈植分別形成P型井區與N型井區等。由於以高溫擴散出來的N型深井區20與P型井區30、32在PN接面處具有較低濃度差,依此製程製作出的橫向擴散金氧半導體元件便可得到較高的崩潰電壓及較低的導通電阻(Ron )。依據本發明之較佳實施例,0.18微米製程的崩潰電壓可由習知50伏特提升至約70伏特,而導通電阻則可由138歐姆降至約70歐姆。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
12...半導體基底
14...區域
16...區域
18...區域
20...深井區
21...隔離結構
22...隔離結構
24...隔離結構
26...隔離結構
28...N型井區
30...P型井區
32...P型井區
34...閘極介電層
36...閘極電極
38...矽化金屬層
40...閘極結構
42...側壁子
44...汲極區域
46...源極區域
48...P型接觸區
50...層間介電層
52...接觸插塞
第1圖至第3圖為本發明較佳實施例製作一橫向擴散金氧半導體元件之方法示意圖。
第4圖為第3圖所揭露橫向擴散金氧半導體元件之上視圖。
第5圖為本發明另一實施例之橫向擴散金氧半導體元件之上視圖。
12‧‧‧半導體基底
14‧‧‧區域
16‧‧‧區域
18‧‧‧區域
20‧‧‧深井區
21‧‧‧隔離結構
22‧‧‧隔離結構
24‧‧‧隔離結構
26‧‧‧隔離結構
28‧‧‧N型井區
30‧‧‧P型井區
32‧‧‧P型井區
34‧‧‧閘極介電層
36‧‧‧閘極電極
38‧‧‧矽化金屬層
40‧‧‧閘極結構
42‧‧‧側壁子
44‧‧‧汲極區域
46‧‧‧源極區域
48‧‧‧P型接觸區
50‧‧‧層間介電層
52‧‧‧接觸插塞

Claims (16)

  1. 一種橫向擴散金氧半導體元件,包含有:一半導體基底;至少一閘極結構,設於該半導體基底表面;一第一井區,其具有一第一導電型式,設置於該閘極結構一側之該半導體基底之中;一第一隔離結構,設於部分該第一井區之上半部及部分該閘極結構下方;一汲極區域,設置於該第一井區內;一第二隔離結構,設於該閘極結構另一側之該半導體基底中;一第二井區,其具有一第二導電型式,設置於該第二隔離結構與該閘極結構之間之該半導體基底中;一源極區域,設於該第二井區中;以及一深井區,其具有該第一導電型式,設於該半導體基底中,該深井區包含一第一區域設於該第一隔離結構與該第一井區下方以及一第二區域設於該第二隔離結構與部分該第二井區下方,該第一區域及該第二區域具有該第一導電型式,且該深井區之濃度低於該第一區域及該第二區域之濃度。
  2. 如申請專利範圍第1項所述之橫向擴散金氧半導體元 件,另包含一具有該第二導電型式之摻雜區,設置於該源極區域及該第二隔離結構之間之該第二井區中。
  3. 如申請專利範圍第1項所述之橫向擴散金氧半導體元件,其中該第一區域及該第二區域之間之距離係約各該第一區域及該第二區域之寬度之2至8倍。
  4. 如申請專利範圍第1項所述之橫向擴散金氧半導體元件,其中該第一導電型式為P型,而該第二導電型式為N型。
  5. 如申請專利範圍第1項所述之橫向擴散金氧半導體元件,其中該第一導電型式為N型,而該第二導電型式為P型。
  6. 如申請專利範圍第1所述之橫向擴散金氧半導體元件,其中該第一隔離結構及該第二隔離結構各包含一淺溝隔離(STI)。
  7. 如申請專利範圍第1所述之橫向擴散金氧半導體元件,其中該半導體基底包含一P型半導體基底。
  8. 如申請專利範圍第1所述之橫向擴散金氧半導體元件,其中該第一區域不接觸該第二區域。
  9. 如申請專利範圍第1所述之橫向擴散金氧半導體元件,其中該第一區域接觸該第二區域且該第一區域及該第二區域環繞該閘極結構。
  10. 一種製作橫向擴散金氧半導體元件之方法,包含有:提供一半導體基底;形成具有一第一導電型式之一第一區域及一第二區域於該半導體基底中,且該第一區域不接觸該第二區域;以及進行一熱處理製程,使該第一區域及該第二區域之摻質擴散至該半導體基底內以形成一深井區,且該深井區之濃度係低於該第一區域及該第二區域之濃度。
  11. 如申請專利範圍第10項所述之方法,其中進行該熱處理製程後另包含:形成一第一隔離結構與一第二隔離結構於該半導體基底中;形成一具有一第二導電型式之第一井區於該第一隔離結構之一側,且該第一井區設於部分該第一區域上;形成一具有該第一導電型式之第二井區於該第二隔離結構之一側,且該第二井區設於部分該第二區域上;形成一閘極結構於該半導體基底表面,且該閘極結構覆蓋部分該第二隔離結構;形成一側壁子於該閘極結構之側壁; 形成一源極區域於該側壁子之一側之該第一井區中;形成一汲極區域於該側壁子另一側之該第二井區中;以及形成一具有該第一導電型式之一摻雜區於該源極區域及該第一隔離結構之間。
  12. 如申請專利範圍第10項所述之方法,其中該第一區域與該第二區域之間之距離係約各該第一區域及該第二區域之寬度之2至8倍。
  13. 如申請專利範圍第11項所述之方法,其中該第一導電型式為P型,而該第二導電型式為N型。
  14. 如申請專利範圍第11項所述之方法,其中該第一導電型式為N型,而該第二導電型式為P型。
  15. 如申請專利範圍第11項所述之方法,其中該第一隔離結構及該第二隔離結構各包含一淺溝隔離(STI)。
  16. 如申請專利範圍第11項所述之方法,其中該半導體基底包含一P型半導體基底。
TW099108706A 2010-03-24 2010-03-24 橫向擴散金氧半導體元件及其製作方法 TWI500152B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099108706A TWI500152B (zh) 2010-03-24 2010-03-24 橫向擴散金氧半導體元件及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099108706A TWI500152B (zh) 2010-03-24 2010-03-24 橫向擴散金氧半導體元件及其製作方法

Publications (2)

Publication Number Publication Date
TW201133839A TW201133839A (en) 2011-10-01
TWI500152B true TWI500152B (zh) 2015-09-11

Family

ID=46751302

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099108706A TWI500152B (zh) 2010-03-24 2010-03-24 橫向擴散金氧半導體元件及其製作方法

Country Status (1)

Country Link
TW (1) TWI500152B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623355A (zh) * 2012-04-17 2012-08-01 上海华力微电子有限公司 N-ldmos的制造方法
US10453738B2 (en) * 2017-12-22 2019-10-22 Texas Instruments Incorporated Selective etches for reducing cone formation in shallow trench isolations

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361955B2 (en) * 2005-06-14 2008-04-22 United Microelectronics Corp. High-voltage MOS device with dummy diffusion region
US20100001343A1 (en) * 2008-07-04 2010-01-07 Fairchild Korea Semiconductor Ltd. High voltage semiconductor device including field shaping layer and method of fabricating the same
US7655980B1 (en) * 2008-07-23 2010-02-02 United Microelectronics Corp. Device for ESD protection circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361955B2 (en) * 2005-06-14 2008-04-22 United Microelectronics Corp. High-voltage MOS device with dummy diffusion region
US20100001343A1 (en) * 2008-07-04 2010-01-07 Fairchild Korea Semiconductor Ltd. High voltage semiconductor device including field shaping layer and method of fabricating the same
US7655980B1 (en) * 2008-07-23 2010-02-02 United Microelectronics Corp. Device for ESD protection circuit

Also Published As

Publication number Publication date
TW201133839A (en) 2011-10-01

Similar Documents

Publication Publication Date Title
TWI396240B (zh) 製造功率半導體元件的方法
CN101626031B (zh) 半导体结构
US8575691B2 (en) Lateral-diffusion metal-oxide semiconductor device
US9461117B2 (en) High voltage semiconductor device and method of manufacturing the same
US20050006701A1 (en) High voltage metal-oxide semiconductor device
TWI532166B (zh) 橫向擴散金氧半導體元件及其製造方法
JP2010177292A (ja) 半導体装置及び半導体装置の製造方法
TWI500152B (zh) 橫向擴散金氧半導體元件及其製作方法
US20170294505A1 (en) Gate electrode structure and high voltage semiconductor device having the same
CN112018187A (zh) Ldmos器件及其制造方法
TW200952176A (en) Semiconductor devices and methods for fabricating the same
KR20110078861A (ko) 수평형 디모스 트랜지스터
CN104810288A (zh) 一种dmos器件的制造方法
JP5220970B2 (ja) 高電圧トランジスタの製造方法
TWI548090B (zh) 半導體裝置及其製作方法
TWI557904B (zh) 半導體裝置及其製造方法
KR101262853B1 (ko) 반도체 소자 및 그 제조 방법
TWI740531B (zh) 高壓半導體裝置
KR20110078879A (ko) 수평형 디모스 트랜지스터의 제조방법
CN107026199A (zh) 具有双阱的金属氧化物半导体元件及其制造方法
TWI517398B (zh) 橫向雙擴散金氧半導體裝置及其製造方法
CN113948573A (zh) 高压半导体器件及其形成方法
KR100948303B1 (ko) 수평형 디모스 트랜지스터의 제조방법
KR20110078928A (ko) 반도체 소자 및 그 제조 방법
TWI570779B (zh) 半導體裝置及其製造方法