JP5381989B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5381989B2 JP5381989B2 JP2010526444A JP2010526444A JP5381989B2 JP 5381989 B2 JP5381989 B2 JP 5381989B2 JP 2010526444 A JP2010526444 A JP 2010526444A JP 2010526444 A JP2010526444 A JP 2010526444A JP 5381989 B2 JP5381989 B2 JP 5381989B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity region
- gate electrode
- insulating film
- concentration impurity
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000012535 impurity Substances 0.000 claims description 188
- 229910021332 silicide Inorganic materials 0.000 claims description 70
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 70
- 238000000034 method Methods 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 31
- 230000015572 biosynthetic process Effects 0.000 claims description 27
- 238000009792 diffusion process Methods 0.000 claims description 5
- 239000010408 film Substances 0.000 description 77
- 230000008569 process Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 19
- 230000015556 catabolic process Effects 0.000 description 18
- 238000000137 annealing Methods 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 11
- 238000002955 isolation Methods 0.000 description 10
- 230000001133 acceleration Effects 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000003321 amplification Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Description
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
まず、第1の実施の形態について説明する。
図1は第1の実施の形態の半導体装置の構成例を示す図である。
図2は第1の実施の形態の素子分離領域及びウェル形成工程の要部断面模式図である。
素子分離領域2及びp型ウェル4の形成後は、ドレイン側の低濃度不純物領域7aを形成する領域を開口させたレジスト20を形成し、そのレジスト20をマスクにしてn型不純物をイオン注入し、LDD領域として機能する低濃度不純物領域7aを形成する。低濃度不純物領域7aの不純物濃度は、1×1017cm-3〜1×1018cm-3に調整することが好ましい。低濃度不純物領域7aは、例えば、リン(P)を、加速電圧200keV、ドーズ量1×1013cm-2の条件でイオン注入することにより形成することができる。なお、n型不純物には、Pのほか、ヒ素(As)、アンチモン(Sb)等を用いることもできる。
図4は第1の実施の形態のゲート絶縁膜及びゲート電極形成工程の要部断面模式図である。
図5は第1の実施の形態のチャネル不純物領域及びソース側低濃度不純物領域形成工程の要部断面模式図である。
チャネル不純物領域9及び低濃度不純物領域7bの形成後は、まず、CVD法により、第1,第2絶縁膜12a,12bとして酸化シリコン膜(SiO)及び窒化シリコン(SiN)膜をこの順で半導体基板3全面に積層形成する。酸化シリコン膜は、例えば膜厚10nmで形成し、窒化シリコン膜は、例えば膜厚30nmで形成する。
側壁絶縁膜10及びシリサイドブロック11の形成後は、まず、形成する高濃度不純物領域8aとゲート電極6との間に設けるオフセット部分を被覆するレジスト23を形成する。そして、そのレジスト23をマスクにしてn型不純物をイオン注入し、ドレイン側及びソース側に高濃度不純物領域8a,8bを形成する。このイオン注入時には、同時にゲート電極6にもn型不純物がイオン注入される。高濃度不純物領域8a,8bは、例えば、Pを、加速電圧10keV、ドーズ量5×1015cm-2の条件でイオン注入することにより形成することができる。
このように、ドレイン側の高濃度不純物領域8aは、レジスト23により、ゲート電極6のドレイン側エッジ6aから所定のオフセットが設けられて、半導体基板3内に形成される。また、ソース側の高濃度不純物領域8bは、ゲート電極6及び側壁絶縁膜10がマスクとなって自己整合的に、半導体基板3内の低濃度不純物領域7bの外側に形成される。
この図8の例では、レジスト22を、シリサイドブロック11を形成する領域からゲート電極6のエッジ6aにより近い領域まで形成する。そして、そのレジスト22をマスクにしてエッチングすることで、ドレイン側に側壁絶縁膜10とシリサイドブロック11とを一体化して形成している。このような一体化した側壁絶縁膜10及びシリサイドブロック11を形成した上で、上記図7の工程、さらにシリサイド化を行う。
但し、レジスト22は、ゲート電極6上方にまで延びるように形成することは避けた方が好ましい。そのようにレジスト22を形成すると、それに先立ってゲート電極6上面に形成されている第1,第2絶縁膜12a,12bが、レジスト22によりエッチングから保護され、ゲート電極6上面に残るようになる。その場合、高濃度不純物領域8a,8bを形成するためのイオン注入、及びゲート電極6へのイオン注入を行った後、シリサイド化を行うと、ゲート電極6表面については部分的にしかシリサイド層13cが形成されなくなる。そのため、ゲート電極6の低抵抗化、及び高周波特性の向上が阻害されてしまう。
次に、第2の実施の形態について説明する。
図9に第2の実施の形態に係るn型のMISトランジスタ30を例示する。この図9に示すMISトランジスタ30は、ソース−ドレイン間の横方向について略均一な濃度プロファイルのチャネル不純物領域31を有している点で、上記第1の実施の形態のMISトランジスタ1と相違する。
上記図2に示したような素子分離領域2及びp型ウェル4の形成後、図10に示すように、半導体基板3表面に対し、法線方向からチャネル不純物であるp型不純物をイオン注入し、チャネル不純物領域31を形成する。チャネル不純物領域31は、例えば、Bを、加速電圧30keV、ドーズ量5×1012cm-2の条件でイオン注入することにより形成することができる。
チャネル不純物領域31の形成後は、ドレイン側の低濃度不純物領域7aを形成する領域を開口させたレジスト20を形成し、それをマスクにしてn型不純物をイオン注入し、低濃度不純物領域7aを形成する。低濃度不純物領域7aの形成後、レジスト20を除去し、例えば、1000℃で10秒のアニールを行う。
アニール後は、熱酸化膜の形成、及びポリシリコンの堆積を行い、それらをドライエッチングによって加工し、ゲート電極6及びゲート絶縁膜5を形成する。ゲート電極6及びゲート絶縁膜5は、低濃度不純物領域7a端部と所定距離L1だけオーバーラップするように、加工する。
ゲート電極6及びゲート絶縁膜5の形成後は、ソース側を開口させたレジスト21を形成し、それをマスクにしてn型不純物をイオン注入し、ソース側の低濃度不純物領域7bを形成する。
低濃度不純物領域7bの形成後は、半導体基板3全面に第1,第2絶縁膜12a,12bを積層形成した後、その上に、シリサイドブロック11を形成する領域を被覆するレジスト22を形成する。レジスト22は、例えば、ゲート電極6のドレイン側のエッジ6aから合わせ精度以上の距離L2以上離した位置に形成する。そして、このレジスト22をマスクにしてドライエッチングを行い、ゲート電極6の側壁に側壁絶縁膜10を形成すると共に、シリサイドブロック11を形成する。
側壁絶縁膜10及びシリサイドブロック11の形成後は、まず、形成する高濃度不純物領域8aとゲート電極6との間に設けるオフセット部分を被覆するレジスト23を形成する。その際、レジスト23をゲート電極6上にも形成する場合には、その被覆量L3を、例えば、ゲート電極6に注入された不純物の、その後のアニールによる拡散長以下に設定する。
図16はMISトランジスタの適用例の説明図であって、(A)は適用機器の概略図、(B)は入出力電力の説明図、(C)は電力増幅の説明図である。
2 素子分離領域
3 半導体基板
4 p型ウェル
5 ゲート絶縁膜
6 ゲート電極
6a エッジ
7a,7b 低濃度不純物領域
8a,8b 高濃度不純物領域
9,31 チャネル不純物領域
10 側壁絶縁膜
11 シリサイドブロック
12a,12b 第1,第2絶縁膜
13a,13b,13c,13d シリサイド層
20,21,22,23 レジスト
40 携帯機器
41 送信モジュール
42 アンテナ
43 パワーアンプ
Claims (4)
- 半導体基板の所定領域に第1導電型の第1不純物領域を形成する工程と、
前記半導体基板上に、前記第1不純物領域の端部とオーバーラップして、第1絶縁膜を介して、一方側及び他方側に側壁を有するゲート電極を形成する工程と、
前記他方側の前記半導体基板内に前記第1導電型の第2不純物領域を形成する工程と、
前記ゲート電極の前記側壁に第2絶縁膜を形成し、前記一方側の前記半導体基板上に、前記第2絶縁膜と離間する第3絶縁膜を形成する工程と、
前記一方側の前記第2絶縁膜から前記第3絶縁膜よりも離間した位置の前記半導体基板内及び前記他方側の前記半導体基板内にそれぞれ、前記第1,第2不純物領域に隣接する、前記第1導電型で前記第1,第2不純物領域より高い不純物濃度の第3,第4不純物領域を形成する工程と、
前記第3不純物領域の表面に第1シリサイド層を形成し、前記第2絶縁膜と前記第3絶縁膜との間の前記第1不純物領域の表面に、前記第3絶縁膜によって前記第1シリサイド層と離間する第2シリサイド層を形成する工程と、
を有し、
前記第3不純物領域及び前記第4不純物領域を形成する工程は、
前記一方側の前記ゲート電極の端部、前記一方側の前記第2絶縁膜及び前記第1不純物領域上の一部を被覆するマスクを形成する工程を含み、
前記マスクの前記ゲート電極の前記一方側の端部の被覆量は、前記第3,第4不純物領域の形成時に前記ゲート電極の前記マスクで被覆されない領域に導入される不純物の拡散長以下に設定することを特徴とする半導体装置の製造方法。 - 前記他方側の前記半導体基板内に、前記第1導電型とは反対の第2導電型の第5不純物領域を形成した後、前記第2不純物領域を形成することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第1不純物領域の形成前に、前記半導体基板内に、前記第1導電型とは反対の第2導電型の第5不純物領域を形成することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第1シリサイド層及び前記第2シリサイド層を形成する工程は、前記ゲート電極の上面全体に第3シリサイド層を形成する工程を含むことを特徴とする請求項1から3のいずれかに記載の半導体装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/065179 WO2010023722A1 (ja) | 2008-08-26 | 2008-08-26 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010023722A1 JPWO2010023722A1 (ja) | 2012-01-26 |
JP5381989B2 true JP5381989B2 (ja) | 2014-01-08 |
Family
ID=41720911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010526444A Expired - Fee Related JP5381989B2 (ja) | 2008-08-26 | 2008-08-26 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8552511B2 (ja) |
JP (1) | JP5381989B2 (ja) |
WO (1) | WO2010023722A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5560812B2 (ja) * | 2010-03-23 | 2014-07-30 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
US8143130B1 (en) * | 2010-10-22 | 2012-03-27 | Richtek Technology Corporation, R.O.C. | Method of manufacturing depletion MOS device |
US8981484B2 (en) * | 2011-06-27 | 2015-03-17 | Marvell World Trade Ltd. | Ballast resistor for super-high-voltage devices |
CN102931140B (zh) * | 2011-08-09 | 2017-09-12 | 长沙艾尔丰华电子科技有限公司 | 一种非自对准工艺形成的半导体器件及其方法 |
WO2015077361A1 (en) | 2013-11-21 | 2015-05-28 | Microsemi SoC Corporation | High voltage device fabricated using low-voltage processes |
US10490438B2 (en) * | 2014-03-07 | 2019-11-26 | Toshiba Memory Corporation | Non-volatile semiconductor memory device and manufacturing method of p-channel MOS transistor |
JP2017130577A (ja) * | 2016-01-21 | 2017-07-27 | ソニー株式会社 | 半導体装置およびその製造方法、固体撮像素子、並びに電子機器 |
US9966141B2 (en) * | 2016-02-19 | 2018-05-08 | Nscore, Inc. | Nonvolatile memory cell employing hot carrier effect for data storage |
CN108064416B (zh) * | 2016-12-30 | 2022-03-29 | 深圳市柔宇科技股份有限公司 | 薄膜晶体管、显示器设备及薄膜晶体管的制备方法 |
TWI621273B (zh) * | 2017-04-27 | 2018-04-11 | 立錡科技股份有限公司 | 具有可調整臨界電壓之高壓空乏型mos元件及其製造方法 |
US11127834B2 (en) | 2019-10-11 | 2021-09-21 | Globalfoundries U.S. Inc | Gate structures |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0621441A (ja) * | 1992-07-02 | 1994-01-28 | Nec Corp | Mosトランジスタ |
JP2001168210A (ja) * | 1999-10-27 | 2001-06-22 | Texas Instr Inc <Ti> | 集積回路用ドレイン拡張型トランジスタ |
JP2001274259A (ja) * | 2000-03-23 | 2001-10-05 | Nec Corp | 半導体装置及びその製造方法 |
JP2002217407A (ja) * | 2001-01-16 | 2002-08-02 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
JP2002261276A (ja) * | 2001-03-06 | 2002-09-13 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
JP2005093458A (ja) * | 2003-09-12 | 2005-04-07 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2006005204A (ja) * | 2004-06-18 | 2006-01-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2006339444A (ja) * | 2005-06-02 | 2006-12-14 | Fujitsu Ltd | 半導体装置及びその半導体装置の製造方法 |
JP2007027641A (ja) * | 2005-07-21 | 2007-02-01 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2007067328A (ja) * | 2005-09-02 | 2007-03-15 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2007142041A (ja) * | 2005-11-16 | 2007-06-07 | Toshiba Corp | 半導体装置 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0487022B1 (en) * | 1990-11-23 | 1997-04-23 | Texas Instruments Incorporated | A method of simultaneously fabricating an insulated gate-field-effect transistor and a bipolar transistor |
US5362982A (en) * | 1992-04-03 | 1994-11-08 | Matsushita Electric Industrial Co., Ltd. | Insulated gate FET with a particular LDD structure |
JP2715929B2 (ja) | 1994-08-18 | 1998-02-18 | 日本電気株式会社 | 半導体集積回路装置 |
US5510281A (en) * | 1995-03-20 | 1996-04-23 | General Electric Company | Method of fabricating a self-aligned DMOS transistor device using SiC and spacers |
US20030127694A1 (en) * | 2000-09-26 | 2003-07-10 | Alec Morton | Higher voltage transistors for sub micron CMOS processes |
US6720622B1 (en) * | 2002-07-05 | 2004-04-13 | Taiwan Semiconductor Manufacturing Company | SCR-ESD structures with shallow trench isolation |
JP2004111746A (ja) * | 2002-09-19 | 2004-04-08 | Fujitsu Ltd | 半導体装置及びその製造方法 |
KR100546369B1 (ko) * | 2003-08-22 | 2006-01-26 | 삼성전자주식회사 | 콘택 마진을 확보할 수 있는 실리사이드막을 구비한고집적 반도체 소자 및 그 제조방법 |
TWI361490B (en) * | 2003-09-05 | 2012-04-01 | Renesas Electronics Corp | A semiconductor device and a method of manufacturing the same |
KR100583962B1 (ko) * | 2004-01-29 | 2006-05-26 | 삼성전자주식회사 | 반도체 장치의 트랜지스터들 및 그 제조 방법들 |
US7180132B2 (en) * | 2004-09-16 | 2007-02-20 | Fairchild Semiconductor Corporation | Enhanced RESURF HVPMOS device with stacked hetero-doping RIM and gradual drift region |
US7157784B2 (en) | 2005-01-31 | 2007-01-02 | Texas Instruments Incorporated | Drain extended MOS transistors with multiple capacitors and methods of fabrication |
TWI274419B (en) * | 2005-06-14 | 2007-02-21 | United Microelectronics Corp | High-voltage MOS device |
US7554154B2 (en) * | 2006-07-28 | 2009-06-30 | Alpha Omega Semiconductor, Ltd. | Bottom source LDMOSFET structure and method |
JP5200399B2 (ja) * | 2007-03-26 | 2013-06-05 | 富士通セミコンダクター株式会社 | Mosトランジスタの製造方法 |
JP5158095B2 (ja) * | 2008-01-10 | 2013-03-06 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP5292878B2 (ja) * | 2008-03-26 | 2013-09-18 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US8114750B2 (en) * | 2008-04-17 | 2012-02-14 | International Business Machines Corporation | Lateral diffusion field effect transistor with drain region self-aligned to gate electrode |
JP5239548B2 (ja) * | 2008-06-25 | 2013-07-17 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
US20100155860A1 (en) * | 2008-12-24 | 2010-06-24 | Texas Instruments Incorporated | Two step method to create a gate electrode using a physical vapor deposited layer and a chemical vapor deposited layer |
JP5202473B2 (ja) * | 2009-08-18 | 2013-06-05 | シャープ株式会社 | 半導体装置の製造方法 |
JP5423269B2 (ja) * | 2009-09-15 | 2014-02-19 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
JP5471320B2 (ja) * | 2009-11-09 | 2014-04-16 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
US20110108926A1 (en) * | 2009-11-12 | 2011-05-12 | National Semiconductor Corporation | Gated anti-fuse in CMOS process |
-
2008
- 2008-08-26 JP JP2010526444A patent/JP5381989B2/ja not_active Expired - Fee Related
- 2008-08-26 WO PCT/JP2008/065179 patent/WO2010023722A1/ja active Application Filing
-
2011
- 2011-02-08 US US13/022,812 patent/US8552511B2/en not_active Expired - Fee Related
-
2013
- 2013-09-04 US US14/017,917 patent/US8846478B2/en not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0621441A (ja) * | 1992-07-02 | 1994-01-28 | Nec Corp | Mosトランジスタ |
JP2001168210A (ja) * | 1999-10-27 | 2001-06-22 | Texas Instr Inc <Ti> | 集積回路用ドレイン拡張型トランジスタ |
JP2001274259A (ja) * | 2000-03-23 | 2001-10-05 | Nec Corp | 半導体装置及びその製造方法 |
JP2002217407A (ja) * | 2001-01-16 | 2002-08-02 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
JP2002261276A (ja) * | 2001-03-06 | 2002-09-13 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
JP2005093458A (ja) * | 2003-09-12 | 2005-04-07 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2006005204A (ja) * | 2004-06-18 | 2006-01-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2006339444A (ja) * | 2005-06-02 | 2006-12-14 | Fujitsu Ltd | 半導体装置及びその半導体装置の製造方法 |
JP2007027641A (ja) * | 2005-07-21 | 2007-02-01 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2007067328A (ja) * | 2005-09-02 | 2007-03-15 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2007142041A (ja) * | 2005-11-16 | 2007-06-07 | Toshiba Corp | 半導体装置 |
Non-Patent Citations (1)
Title |
---|
JPN6013002276; T.Matsuki,F.Asakura,S.Saitoh,H.Matsumoto,M.Fukuma,and N.Kawamura: 'Laterally-Doped Channel(LDC) Structure for Sub-Quarter Micron MOSFETs' Symposium on VLSI Technology, 1991. Digest of Technical Papers , 1991, pp.113-114 * |
Also Published As
Publication number | Publication date |
---|---|
JPWO2010023722A1 (ja) | 2012-01-26 |
US20110133273A1 (en) | 2011-06-09 |
WO2010023722A1 (ja) | 2010-03-04 |
US8552511B2 (en) | 2013-10-08 |
US8846478B2 (en) | 2014-09-30 |
US20140004673A1 (en) | 2014-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5381989B2 (ja) | 半導体装置の製造方法 | |
US8633075B2 (en) | Semiconductor device with high voltage transistor | |
US8741724B2 (en) | Method of manufacturing semiconductor device | |
JP5239548B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US8410550B2 (en) | Breakdown voltage MOS semiconductor device | |
US8048765B2 (en) | Method for fabricating a MOS transistor with source/well heterojunction and related structure | |
US8659081B2 (en) | Transistor with reduced channel length variation | |
US10957776B2 (en) | Method of fabricating MOSFET | |
CN110620149A (zh) | 集成电路器件 | |
US8097930B2 (en) | Semiconductor devices with trench isolations | |
US20100164021A1 (en) | Method of manufacturing semiconductor device | |
US20060172477A1 (en) | MOS field effect transistor and manufacture method therefor | |
US20140175553A1 (en) | Mos semiconductor device and method of manufacturing the same | |
US8101998B2 (en) | MOSFET and manufacturing method thereof | |
US7863692B2 (en) | Semiconductor device | |
US20170263770A1 (en) | Semiconductor device and manufacturing method of the same | |
US8198659B2 (en) | Semiconductor device and method for fabricating the same | |
US20140239385A1 (en) | Field effect transistor and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130916 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5381989 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |