CN108682689B - 横向扩散金属氧化物半导体结构和其形成方法 - Google Patents

横向扩散金属氧化物半导体结构和其形成方法 Download PDF

Info

Publication number
CN108682689B
CN108682689B CN201810514863.9A CN201810514863A CN108682689B CN 108682689 B CN108682689 B CN 108682689B CN 201810514863 A CN201810514863 A CN 201810514863A CN 108682689 B CN108682689 B CN 108682689B
Authority
CN
China
Prior art keywords
layer
conductor
region
voltage
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810514863.9A
Other languages
English (en)
Other versions
CN108682689A (zh
Inventor
游步东
喻慧
王猛
杜益成
彭川
黄贤国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN201810514863.9A priority Critical patent/CN108682689B/zh
Publication of CN108682689A publication Critical patent/CN108682689A/zh
Priority to TW108106308A priority patent/TWI695434B/zh
Priority to US16/413,792 priority patent/US10903340B2/en
Priority to US17/152,955 priority patent/US11830932B2/en
Application granted granted Critical
Publication of CN108682689B publication Critical patent/CN108682689B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

本发明提供了一种横向扩散金属氧化物半导体结构和其形成方法，其中，将位于第一介质层和耐压层上方的导体层分为至少部分位于所述第一介质层的第一导体，以及至少部分位于所述耐压层上的第二导体，且使得所述第一导体和第二导体空间隔离，所述第一导体和第二导体可以接不同的电位，使得所述半导体结构在关断状态仍能保持较高的击穿电压。此外，所述第一介质层和耐压层的交界处被所述第一导体和第二导体中的一个覆盖，可以有效的降低所述半导体结构的栅极电荷，使得所述半导体结构适应于高频应用。

Description

横向扩散金属氧化物半导体结构和其形成方法
技术领域
本发明涉及半导体技术领域，更具体地，涉及一种横向扩散金属氧化物半导体结构和其形成方法。
背景技术
在现有的横向扩散金属氧化物半导体结构100如图1所示，其一般包括P型衬底PSUB，位于P型衬底PSUB中的高压N型阱区HVNW，P型体区Pbody和N型漂移区N-drift均形成于高压N型阱区HVNW中，源极区N+与漏极区N+分别形成于P型体区Pbody和N型漂移区N-drift中，体接触区P+也形成于体区Pbody中并与源极区N+相接触，且在半导体结构100的表面，还设置有与源极区相邻的栅介质层(图中未标记)以及位于栅介质层和漏极区之间的厚氧层Oxide，栅极导体poly覆盖所述栅介质层并延伸至厚氧层Oxide上。
由上可见，在于半导体结构100中，栅极导体Poly由栅介质层上直接延伸至厚氧层Oxide上，整个导体层Poly均作为栅极导体，其通过栅电极接收控制半导体结构100导通和关断的控制电压。因此，在半导体结构100处于关断状态时，厚氧层Oxdie上的电位不能辅助耗尽N型漂移区N-drift，无法保持结构的耐高压击穿性能。此外，栅电极延伸至N型漂移区N-drift上方，栅漏区脚叠较大，使得栅极电荷Qgd较大，使得半导体结构100的高频应用受限。
发明内容
有鉴于此，本发明提供一种横向扩散金属氧化物半导体结构和其形成方法，以使得横向扩散金属氧化物半导体结构既具有较高的耐击穿电压，又具有较低的导通电阻，且还具有较低的栅极电荷，使得所述半导结构适应于高频应用。
一种横向扩散金属氧化物半导体结构，其特征在于，包括：
基层，
位于基层中源极区与漏极区，
位于所述基层的第一表面且与所述源极区相邻的第一介质层，
位于所述基层的第一表面的耐压层，所述耐压层位于所述第一介质层与所述漏极区之间，
第一导体，所述第一导体包括位于所述第一栅介质层上的导体，
第二导体，所述第二导体包括位于所述耐压层上的导体，且所述第一导体与第二导体空间隔离，
所述第一介质层和耐压层的交界处被所述第一导体和第二导体中的一个覆盖。
优选地，所述第一导体全部位于所述第一介质层上，
所述第二导体由所述第一介质层上延伸至所述耐压层上，以覆盖所述第一介质层和耐压层的交界处。
优选地，所述第一导体由所述第一介质层上延伸至所述耐压层上，以覆盖所述第一介质层和耐压层的交界处，
所述第二导体全部位于所述耐压层上。
优选地，所述的横向扩散金属氧化物半导体结构还包括与所述第一导体电连接的栅电极，以及和第二导体电连接的第一场板电极，
所述栅电极与所述第一场板电极接不同的电位。
优选地，所述的横向扩散金属氧化物半导体结构还包括与所述源极区电连接的源电极，所述第一场板电极与所述源电极接相同的电位。
优选地，所述源电极延伸至至少部分所述第二导体的上方。
优选地，所述的横向扩散金属氧化物半导体结构还包括至少一个第三导体，各个所述第三导体均位于所述耐压层上方，各个所述第三导体彼此空间隔离，且各个所述第三导体与所述第二导体空间隔离。
优选地，所述的横向扩散金属氧化物半导体结构还包括与各个所述第三导体对应电连接的各个第二场板电极，
在各个所述第二场板电极中，越靠近所述漏极区的第二场板电极所接的电位越高。
优选地，所述耐压层为第二介质层，且所述第二介质层的厚度大于所述第一介质层。
优选地，所述的横向扩散金属氧化物半导体结构还包括位于所述基层中的漂移区和体区，
所述漏极区位于所述漂移区中，且所述耐压层的至少部分位于所述漂移区上方，
所述源极区位于所述体区中，且所述第一介质层的至少部分位于所述体区上方。
优选地，所述的横向扩散金属氧化物半导体结构还包括位于所述基层中的减小表面场效应层，所述减小表面场效应层位于所述体区和漂移区下方，且与所述体区具有相同掺杂类型，而与所述漂移区具有不同的掺杂类型。
优选地，所述减小表面场效应层与所述漂移区之间的第一间距大于零。
优选地，所述减小表面场效应层与所述体区之间的第二间距小于或等于所述第一间距。
优选地，所述的横向扩散金属氧化物半导体结构还包括位于所述基层中，且位于所述减小表面场效应层下方的隔离层，
所述隔离层将所述减小表面场效应层与所述基层隔离。
优选地，所述漂移区的掺杂浓度越大，所述第一间距越小。
优选地，所述基层包括半导体衬底和位于所述半导体衬底中的高压阱区，
所述漂移区，体区和减小表面场效应区均位于所述高压阱区中，
所述半导体衬底的掺杂类型与所述减小表面场效应层的掺杂类型相同，而所述高压阱区的掺杂类型与所述减小表面场效层的掺杂类型不同。
一种横向扩散金属氧化物半导体结构的形成方法，其特征在于包括：
在基层中形成源极区和漏极区，
在所述基层的第一表面形成第一介质层，所述第一介质层与所述源极区相邻，
在所述第一介质层和漏极区之间形成耐压层，
在所述第一介质层和耐压层上方形成导体层，
蚀刻所述导体层，形成至少部分位于所述第一介质层上的第一导体，以及至少部分位于所述耐压层上的第二导体，所述第一导体和第二导体空间隔离，且使得所述第一介质层和耐压层的交界处被所述第一导体和第二导体中的一个覆盖。
优选地，所述的形成方法还包括形成与所述第一导体电连接的栅电极，以及形成和第二导体电连接的第一场板电极，
且将所述栅电极与所述第一场板电极接不同的电位。
优选地，所述的形成方法还包括形成与所述源极区电连接的源电极，且将所述第一场板电极与所述源电极接相同的电位。
优选地，在形成所述源电极时，使得所述源电极延伸至至少部分所述第二导体的上方。
优选地，在蚀刻所述导体层形成所述第一导体和第二导体时，还在所述耐压层上至少形成一个第三导体，各个所述第三导体彼此空间隔离，且各个所述第三导体与所述第二导体空间隔离。
优选地，所述的形成方法还包括形成与各个所述第三导体对应电连接的各个第二场板电极，
在各个所述第二场板电极中，使越靠近所述漏极区的第二场板电极所接的电位越高。
优选地，所述的形成方法还包括在所述基层中形成漂移区、体区和减小表面场效应层，
其中，所述漏极区位于所述漂移区中，且所述耐压层的至少部分位于所述漂移区上方，
所述源极区位于所述体区中，且所述第一介质层的至少部分位于所述体区上方，
所述减小表面场效应层位于所述体区和漂移区下方，且与所述体区具有相同掺杂类型，而与所述漂移区具有不同的掺杂类型。
优选地，所述的形成方法还包括在所述基层中形成位于所述减小表面场效应层下方的隔离层，
所述隔离层将所述减小表面场效应层与所述基层隔离。
由上可见，依据本发明提供的横向扩散金属氧化物半导体结构和其形成方法中，将位于第一介质层和耐压层上方的导体层分为至少部分位于所述第一介质层的第一导体，以及至少部分位于所述耐压层上的第二导体，且使得所述第一导体和第二导体空间隔离，所述第一导体和第二导体可以接不同的电位，使得所述半导体结构在关断状态仍能保持较高的击穿电压。此外，所述第一介质层和耐压层的交界处被所述第一导体和第二导体中的一个覆盖，可以有效的降低所述半导体结构的栅极电荷，使得所述半导体结构适应于高频应用。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1为现有的横向扩散金属氧化物半导体结构的结构示意图；
图2为依据本发明实施例一提供的一种横向扩散金属氧化物半导体结构的结构示意图；
图3为依据本发明实施例二提供的一种横向扩散金属氧化物半导体结构的结构示意图；
图4为依据本发明实施例三提供的一种横向扩散金属氧化物半导体结构的结构示意图；
图5为依据本发明实施例四提供的一种横向扩散金属氧化物半导体结构的结构示意图；
图6为依据本发明实施例五提供的一种横向扩散金属氧化物半导体结构的结构示意图；
图7为依据本发明实施例六提供的一种横向扩散金属氧化物半导体结构的结构示意图；
图8为依据本发明实施例七提供的一种横向扩散金属氧化物半导体结构的结构示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的组成部分采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本发明的许多特定的细节，例如每个组成部分的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
图2为依据本发明实施例一提供的一种横向扩散金属氧化物半导体结构200的结构示意图。依据本发明提供的半导体结构主要包括：基层，位于基层中源极区与漏极区，位于所述基层的第一表面且与所述源极区相邻的第一介质层，位于所述基层的第一表面的耐压层，所述耐压层位于所述第一介质层与所述漏极区之间，至少部分位于所述第一介质层上的第一导体，至少部分位于所述耐压层上的第二导体，且所述第一导体与第二导体空间隔离，所述第一介质层和耐压层的交界处被所述第一导体和第二导体中的一个覆盖，使得所述第一导体和第二导体之间的断开位置处仅裸露所述第一介质层或耐压层。
在半导体结构200中，所述源极区和漏极区均为N型掺杂N+区域，在其它实施例中，所述源极区和漏极区也可均为P型掺杂P+区域。所述基层由P型掺杂的衬底PSUB和位于P型衬底PSUB中的N型高压阱区HVNW构成，在其它实施例中，所述基层也可以仅由半导体衬底构成。所述第一介质层(图中未标记出来)作为栅极介质层，所述第一导体为栅极导体，以用于与栅电极Gate(图2中仅用连接端子示意，并未画出具体的栅电极Gate)电连接。所述第一介质层可以为氧化物层，如SiO2层，而所述第一导体可以为多晶硅层Ploy1，其位于所述第一介质层上。所述耐压层可以为第二介质层，如厚氧层Oxide，厚氧层OXide可以为鸟嘴型，其中所述第二介质层的厚度大于所述第一介质层的厚度。所述第二导体可以为多晶硅层Ploy2，其位于所述第一导体的一侧，并从第一介质层上向所述耐压层上延伸，使得所述第二导体覆盖在所述第一介质层和耐压层的交界处上方，即所述第一导体和第二导体的断开位置处仅裸露所述第一介质层，从而使得半导体结构200的源电极与所述断开位置处更近，有利于辅助耗尽鸟嘴区域，提高结构的耐压性能，同时降低鸟嘴区域的电场，提高了半导体结构200的热载流子特性。此外，在结构开关的过程中，由于所述断开位置处仅在所述第一介质层上方，且所述第一导体与漏极区域(所述漏极区所在区域)之间的交叠缩短了，可以有效的降低半导体结构200的栅极电荷Qgd，使得半导体结构200适应于高频应用。
所述第一导体和第二导体空间隔离，所述空间隔离是所述第一导体和第二导体在空间位置上是不接触的，是相互隔开的。所述第二导体与第一场板电极Plate1(图5中仅用连接端子示意，并未画出具体的场板电极Plate1)电连接。第一场板电极Platel可以与源电极Source接相同的电位，即第一场板电极Plate1与源电极Source电连接，第一场板电极Plate1也可以单独接其它电位，且第一场板电极Platel与栅电极Gate接不同的电位。由于第一场板电极1与栅电极Gate接不同的电位，在栅电极Gate所接的电位使得半导体结构200处于关断状态时，第一场板电极Platel通过接收一定的电位，仍然可以辅助耗尽所述漂移区，以保持半导体结构200处于关断状态下时的耐高压性。
半导体结构200还包括位于所述基层中的漂移区和体区，所述漏极区位于所述漂移区中，且所述耐压层的至少部分位于所述漂移区上方，所述源极区位于所述体区中，且所述第一介质层的至少部分位于所述体区上方。所述体区的掺杂类型与所述源极区的掺杂类型不同，例如为P型掺杂的体区Pbody，N+型源极区位于所述体区Pbody中，以用于源电极Source(图2中仅用连接端子示意，并未画出具体的源电极Source)电连接。所述漂移区的掺杂类型与所述漏极区的掺杂类型相同，如N型掺杂的漂移区N-drift，其相对于漏极区N+轻掺杂，漏极区N+与漏电极Drain(图2中仅用连接端子示意，并未画出具体的漏电极Drain)电连接。体区Pbody作为半导体结构200的沟道区，所述第一介质层的至少部分覆盖在体区Pbody上。漂移区N-drift的部分位于所述耐压层，如Oxide层的下方，并可以向体区Pbody方向尽量的横向延伸，以阻挡体区Pbody向漏极区N+方向的横向扩散。
图3为依据本发明实施例二提供的一种横向扩散金属氧化物半导体结构300的结构示意图。半导体结构300与半导体结构200的不同之处仅在于，所述第一导体和第二导体不相同。在半导体结构300中，所述第一导体、第二导体分别为多晶硅Ploy1、多晶硅Ploy2。所述第一导体的一部分覆盖在所述第一介质层上，另一部分由所述第一介质层上延伸至所述耐压层上方，即所述第一介质层和耐压层的交界处上方被所述第一导体覆盖，从而有利于提高降低半导体结构300的栅极电荷Qgd。所述第二导体全部位于所述耐压层上，所述第一导体和第二导体的断开位置处仅裸露所述耐压层。
图4为依据本发明实施例三提供的一种横向扩散金属氧化物半导体结构400的结构示意图。半导体结构400与半导体结构300的不同之处仅在于，半导体结构400还包括至少一个第三导体，各个所述第三导体均位于所述耐压层上，且彼此空间隔离，且与所述第二导体相邻的一个所述第三导体与所述第二导体空间隔离。在半导体结构400中，所述第三导体可以为多晶硅Poly3，各个多晶硅Ploy3与各个对应的第二场板电极(图8中未画出)电连接，各个所述第二场板电极与所述第一场板电极Plate1所接的电位不同，且在各个所述第二场板电极中，与越靠近漏极区N+的多晶硅Ploy3电连接的第二场板所接的电位越高，这样可以进一步提高结构的耐压性能。此外，与所述第一场板电极Plate1相邻的一个所述第二场板电极之间，以及各个相邻的所述第二场板电极之间均可以设置电阻。
图5为依据本发明实施例四提供的一种横向扩散金属氧化物半导体结构500的结构示意图。半导体结构500与半导体结构200基本相同，但是在本实施例中，提供了源电极Source的具体结构。如图5所示的半导体结构500中，源电极Source与源极区电连接，并延伸至至少部分所述第二导体(多晶硅Ploy2)的上方，使得所述第一导体与第二导体断开的位置处所裸露的所述第一介质层和/或耐压层的上方被所述源电极Source覆盖(此处的覆盖，并非指所述源电极Source直接与所裸露的所述第一介质层和/或耐压层接触覆盖，而是非接触覆盖，即所述源电极Source位于所裸露的所述第一介质层和/或耐压层的上方)。所述第一导体和第二导体的断开处的电场可能会出现跌落，而在半导体结构500中，该断开位置处被所述源电极Source非接触覆盖，可以避免该断开位置处的电场出现跌落的现象，从而改善了半导体结构500的耐压性能。同样，半导体结构500中的源电极结构可以应用于半导体结构300、半导体结构400中。
图6为依据本发明实施例五提供的一种横向扩散金属氧化物半导体结构600的结构示意图。半导体结构600与半导体结构200基本相同，不同之处仅在于，半导体结构还包括位于所述基层中的减小表面场效应层，所述减小表面场效应层位于所述体区和漂移区下方，且与所述体区具有相同掺杂类型，而与所述漂移区具有不同的掺杂类型。
所述减小表面场效应层用于辅助耗尽所述漂移区，以使得所述漂移区具有较高的掺杂浓度时，仍然能够被快速耗尽，以减小了半导体结构600的表面电场，使得半导体结构600既具有较低的导通电阻Rdson，又具有较高的击穿电压Bv。为了更大空间的降低半导体结构600的导通电阻Rdson，所述减小表面场效应层与所述漂移区之间的第一间距需要确保大于零，即保证所述减小表面场效应层与所述漂移区之间有一定空间以供电子流经。此外，为了更好的调节半导体结构600的耐压特性，需要根据所述漂移区的掺杂浓度来调节所述第一间距的大小，其中，所述漂移区的掺杂浓度越大，就更加需要所述减小表面场效应层的辅助耗尽，则所述第一间距越小，反之亦然。在半导体结构600中，所述减小表面场效应层可以为形成于N型高压阱区HVNW中的P型埋层PBL。
为了在更接近半导体结构600表面的位置提供足够的第一类型的掺杂质(与第一掺杂类型对应，如第一掺杂类型为P型，则第一类型的杂质为P型掺杂质)，以更好的辅助耗尽靠近漏极区域附近的区域，以降低该区域的表面电场，所述减小表面场效应层与所述体区之间的第二间距需要设置得小于或等于所述第一间距，即所述减小表面场效应层更靠近所述体区。由于在半导体结构600中，所述体区为P型掺杂的体区Pbody，N+型源极区位于所述体区Pbody中，以用于源电极Source(图6中仅用连接端子示意，并未画出具体的源电极Source)电连接。在半导体结构600中，由于所述减小表面场效应层为一个P型埋层PBL，则为了确保所述第一间距大于或等于所述第二间距，在第一方向上，所述漂移区的厚度小于所述体区的厚度，其中，所述第一方向是指所述减小表面场效应层与所述漂移区的堆叠方向。半导体结构600中的所述减小表面场效应层也可以应用到半导体结构300、半导体结构400以及半导体结构500中。
图7为依据本发明实施例六提供的一种横向扩散金属氧化物半导体结构700的结构示意图。半导体结构700与半导体结构600基本相同，不同之处仅在于，在半导体结构700中，所述减小表面场效应层的第一表面(靠近所述漂移区的一面)与所述基层的第一表面之间的间距并非均是相等的，而是位于所述体区下方的所述减小表面场效应层的第一表面与所述基层的第一表面之间的第三间距小于位于所述漂移区下方的所述减小表面场效应层的第一表面与所述基层的第一表面之间的第四间距，即使得所述体区下方的所述减小表面场效应层尽量靠近体区，以尽可能的降低表面电场，提高半导体结构700的击穿电压，而使靠近所述漂移区下方的减小表面场效应层与漂移区之间留有一定空间，以最大幅度的降低半导体结构700的导通电阻。
在半导体结构700中，所述表面场效应层可以由埋层在所述基层中且彼此相接触的第一埋层和第二埋层构成，所述第一埋层的至少部分位于所述体区下方，所述第二埋层的至少部分位于所述漂移区下方，所述第一埋层与所述基层的第一表面之间的间距为所述第三间距，所述第二埋层与所述基层的第一表面之间的间距为所述第四间距。如所述第一埋层为P型埋层PBL1，所述第二埋层为P型埋层PBL2，其中使得第一埋层PBL1尽量靠近P型体区Pbody，如二者可以直接接触，那么施加在Pbody上的源电极电压(通常为参考零地的电压)会通过Pbody施加在PBL1上，以避免动态的Rdson发生，而第二埋层PBL与漂移区N-drift不接触，即所述第一间距大于零，以给电子提供更宽的电流路径，更大空间的降低半导体结构700的Rdson。半导体结构700中的所述减小表面场效应层也可以应用到半导体结构300、半导体结构400以及半导体结构500中。
图8为依据本发明实施例七提供的一种横向扩散金属氧化物半导体结构800的结构示意图。半导体结构800与半导体结构600基本相同，不同之处仅在于，在半导体结构800还包括位于所述基层中，且位于所述减小表面场效应层下方的隔离层，所述隔离层将所述减小表面场效应层与所述基层隔离，以利于半导体结构800的高压应用，在本实施中，所述隔离层可以为n型掺杂的第三埋层NBL，其位于高压阱HVNW中，且位于P型埋层PBL下方，第三埋层NBL的掺杂浓度相对于高压阱HVNW而言，为重掺杂。同样，在半导体结构700中的减小表面场效应层下方也可以设置半导体结构800中所述的隔离层。
此外，本发明还提供了一种横向扩散金属氧化物半导体结构的制造方法，其主要包括：在基层中形成源极区和漏极区，在所述基层的第一表面形成第一介质层，所述第一介质层与所述源极区相邻，在所述第一介质层和漏极区之间形成耐压层，在所述第一介质层和耐压层上方形成导体层，蚀刻所述导体层，形成至少部分位于所述第一介质层上的第一导体，以及至少部分位于所述耐压层上的第二导体，所述第一导体和第二导体空间隔离，且使得所述第一介质层和耐压层的交界处被所述第一导体和第二导体中的一个覆盖。
依据本发明提供的制造方法形成的半导体结构可以如图2-8所示的半导体器所示，先在半导体衬底PSUB中形成高压阱区HVNW，半导体衬底PSUB以及位于半导体衬底PSUB中的高压阱区HVNW作为所述基层。然后利用LOCOS工艺形成场氧化层(图2-8中未画出)，接着用掩模板限定高压漏极区域并利用LOCOS工艺形成耐压层Oxide。再接着形成所述漂移区和减小表面场效应层。
此外，在形成所述减小表面场效应层后，所述制造方法还包括在所述基层中形成如图所述隔离层，如NBL层，所述隔离层位于所述减小表面场效应层下方，以将所述减小表面场效应层和所述基层隔离。
依据本发明提供的半导体结构的制造方法还包括在形成所述隔离层之后，形成如图2-8中所示的第一介质层，即栅介质层，然后在所述第一介质层上和耐压层Oxide上沉积导体层，如多晶硅层，接着蚀刻所沉积的导体层，并可以形成如图2-8所示的第一导体、第二导体和第三导体。
在形成第一导体和第二导体之后，所述制造方法还包括形成图2-8中各图中的体区，如Pbody区，还可以进一步的在所述体区内注入形成LDD区(轻掺杂区)，如在Pbody体区中形成n型的轻掺杂区NLDD区。其中，形成的所述体区与所述减小表面场效应层之间的第二间距需要小于或等于所述第一间距。
在形成所述体区和轻掺杂区后，还需在图2-8中所示的第一导体、第二导体和/或第三导体的侧壁形成侧墙。
最后，再在所述体区和漂移区内分别形成源极区和漏极区，以及形成源电极、漏电极、栅电极以及各个场板电极，其中，在形成所述源电极时，可以使得源电极延伸至至少部分所述第二导体的上方。具体的，在形成所述源电极之前，还包括在所述基层的第一表面上形成层间介质层，所述层间介质层裸露所述源极区，所述源电极包括穿过所述层间介质层而与所述源极区接触的第一部分，以及位于所述层间介质层表面并延伸至至少部分所述耐压层上方的第二部分。
此外，在形成所述减小表面场效应层时，需要根据所述漂移区的掺杂浓度来调节所述第一间距的大小，所述漂移区的掺杂浓度越高，所述第一间距的大小越小。以及在形成所述减小表面场效应层时，还可以用两块掩模板形成如图7中所示具有两个P埋层的减小表面场效应层，从而使得所述减小表面场效应层与所述基层的第一表面之间的第三间距小于位于所述漂移区下方的所述减小表面场效应层与所述基层的第一表面之间的第四间距。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (24)

1.一种横向扩散金属氧化物半导体结构，其特征在于，包括：
基层，
位于基层中源极区与漏极区，
位于所述基层的第一表面且与所述源极区相邻的第一介质层，
位于所述基层的第一表面的耐压层，所述耐压层位于所述第一介质层与所述漏极区之间，其中，所述耐压层采用LOCOS工艺形成；
第一导体，所述第一导体包括位于所述第一介质层上的导体，
第二导体，所述第二导体包括位于所述耐压层上的导体，且所述第一导体与第二导体空间隔离，
所述第一介质层和耐压层的交界处被所述第一导体和第二导体中的一个覆盖，以辅助耗尽所述耐压层的鸟嘴区域，降低所述鸟嘴区域的电场。
2.根据权利要求1所述的横向扩散金属氧化物半导体结构，其特征在于，
所述第一导体全部位于所述第一介质层上，
所述第二导体由所述第一介质层上延伸至所述耐压层上，以覆盖所述第一介质层和耐压层的交界处。
3.根据权利要求1所述的横向扩散金属氧化物半导体结构，其特征在于，
所述第一导体由所述第一介质层上延伸至所述耐压层上，以覆盖所述第一介质层和耐压层的交界处，
所述第二导体全部位于所述耐压层上。
4.根据权利要求1所述的横向扩散金属氧化物半导体结构，其特征在于，还包括与所述第一导体电连接的栅电极，以及和第二导体电连接的第一场板电极，
所述栅电极与所述第一场板电极接不同的电位。
5.根据权利要求4所述的横向扩散金属氧化物半导体结构，其特征在于，还包括与所述源极区电连接的源电极，所述第一场板电极与所述源电极接相同的电位。
6.根据权利要求5所述的横向扩散金属氧化物半导体结构，其特征在于，所述源电极延伸至至少部分所述第二导体的上方。
7.根据权利要求1所述的横向扩散金属氧化物半导体结构，其特征在于，还包括至少一个第三导体，各个所述第三导体均位于所述耐压层上方，各个所述第三导体彼此空间隔离，且各个所述第三导体与所述第二导体空间隔离。
8.根据权利要求7所述的横向扩散金属氧化物半导体结构，其特征在于，还包括与各个所述第三导体对应电连接的各个第二场板电极，
在各个所述第二场板电极中，越靠近所述漏极区的第二场板电极所接的电位越高。
9.根据权利要求1所述的横向扩散金属氧化物半导体结构，其特征在于，所述耐压层为第二介质层，且所述第二介质层的厚度大于所述第一介质层。
10.根据权利要求1所述的横向扩散金属氧化物半导体结构，其特征在于，还包括位于所述基层中的漂移区和体区，
所述漏极区位于所述漂移区中，且所述耐压层的至少部分位于所述漂移区上方，
所述源极区位于所述体区中，且所述第一介质层的至少部分位于所述体区上方。
11.根据权利要求10所述的横向扩散金属氧化物半导体结构，其特征在于，还包括位于所述基层中的减小表面场效应层，所述减小表面场效应层位于所述体区和漂移区下方，且与所述体区具有相同掺杂类型，而与所述漂移区具有不同的掺杂类型。
12.根据权利要求11所述的横向扩散金属氧化物半导体结构，其特征在于，所述减小表面场效应层与所述漂移区之间的第一间距大于零。
13.根据权利要求12所述的横向扩散金属氧化物半导体结构，其特征在于，所述减小表面场效应层与所述体区之间的第二间距小于或等于所述第一间距。
14.根据权利要求11所述的横向扩散金属氧化物半导体结构，其特征在于，还包括位于所述基层中，且位于所述减小表面场效应层下方的隔离层，
所述隔离层将所述减小表面场效应层与所述基层隔离。
15.根据权利要求12所述的横向扩散金属氧化物半导体结构，其特征在于，所述漂移区的掺杂浓度越大，所述第一间距越小。
16.根据权利要求11所述的横向扩散金属氧化物半导体结构，其特征在于，所述基层包括半导体衬底和位于所述半导体衬底中的高压阱区，
所述漂移区，体区和减小表面场效应区均位于所述高压阱区中，
所述半导体衬底的掺杂类型与所述减小表面场效应层的掺杂类型相同，而所述高压阱区的掺杂类型与所述减小表面场效层的掺杂类型不同。
17.一种横向扩散金属氧化物半导体结构的形成方法，其特征在于包括：
在基层中形成源极区和漏极区，
在所述基层的第一表面形成第一介质层，所述第一介质层与所述源极区相邻，
采用LOCOS工艺在所述第一介质层和漏极区之间形成耐压层，
在所述第一介质层和耐压层上方形成导体层，
蚀刻所述导体层，形成至少部分位于所述第一介质层上的第一导体，以及至少部分位于所述耐压层上的第二导体，所述第一导体和第二导体空间隔离，且使得所述第一介质层和耐压层的交界处被所述第一导体和第二导体中的一个覆盖，以辅助耗尽所述耐压层的鸟嘴区域，降低所述鸟嘴区域的电场。
18.根据权利要求17所述的形成方法，其特征在于，还包括形成与所述第一导体电连接的栅电极，以及形成和第二导体电连接的第一场板电极，
且将所述栅电极与所述第一场板电极接不同的电位。
19.根据权利要求18所述的形成方法，其特征在于，还包括形成与所述源极区电连接的源电极，且将所述第一场板电极与所述源电极接相同的电位。
20.根据权利要求19所述的形成方法，其特征在于，在形成所述源电极时，使得所述源电极延伸至至少部分所述第二导体的上方。
21.根据权利要求17所述的形成方法，其特征在于，在蚀刻所述导体层形成所述第一导体和第二导体时，还在所述耐压层上至少形成一个第三导体，各个所述第三导体彼此空间隔离，且各个所述第三导体与所述第二导体空间隔离。
22.根据权利要求21所述的形成方法，其特征在于，还包括形成与各个所述第三导体对应电连接的各个第二场板电极，
在各个所述第二场板电极中，使越靠近所述漏极区的第二场板电极所接的电位越高。
23.根据权利要求17所述的形成方法，其特在在于，还包括在所述基层中形成漂移区、体区和减小表面场效应层，
其中，所述漏极区位于所述漂移区中，且所述耐压层的至少部分位于所述漂移区上方，
所述源极区位于所述体区中，且所述第一介质层的至少部分位于所述体区上方，
所述减小表面场效应层位于所述体区和漂移区下方，且与所述体区具有相同掺杂类型，而与所述漂移区具有不同的掺杂类型。
24.根据权利要求23所述的形成方法，其特征在于，还包括在所述基层中形成位于所述减小表面场效应层下方的隔离层，
所述隔离层将所述减小表面场效应层与所述基层隔离。
CN201810514863.9A 2018-05-25 2018-05-25 横向扩散金属氧化物半导体结构和其形成方法 Active CN108682689B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201810514863.9A CN108682689B (zh) 2018-05-25 2018-05-25 横向扩散金属氧化物半导体结构和其形成方法
TW108106308A TWI695434B (zh) 2018-05-25 2019-02-25 橫向擴散金屬氧化物半導體結構和其形成方法
US16/413,792 US10903340B2 (en) 2018-05-25 2019-05-16 Laterally diffused metal oxide semiconductor structure and method for manufacturing the same
US17/152,955 US11830932B2 (en) 2018-05-25 2021-01-20 Laterally diffused metal oxide semiconductor structure and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810514863.9A CN108682689B (zh) 2018-05-25 2018-05-25 横向扩散金属氧化物半导体结构和其形成方法

Publications (2)

Publication Number Publication Date
CN108682689A CN108682689A (zh) 2018-10-19
CN108682689B true CN108682689B (zh) 2023-12-01

Family

ID=63807285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810514863.9A Active CN108682689B (zh) 2018-05-25 2018-05-25 横向扩散金属氧化物半导体结构和其形成方法

Country Status (3)

Country Link
US (2) US10903340B2 (zh)
CN (1) CN108682689B (zh)
TW (1) TWI695434B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108682689B (zh) 2018-05-25 2023-12-01 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体结构和其形成方法
CN108807543B (zh) 2018-05-25 2023-12-15 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN110212032B (zh) * 2019-05-31 2021-04-13 西安电子科技大学 一种栅控双极-场效应复合元素半导体基横向双扩散金属氧化物半导体晶体管
US11107914B2 (en) * 2020-01-28 2021-08-31 Shuming Xu Metal-oxide semiconductor for field-effect transistor having enhanced high-frequency performance
US11456364B2 (en) 2020-09-23 2022-09-27 Globalfoundries U.S. Inc. Structure and method to provide conductive field plate over gate structure
US20220149186A1 (en) * 2020-11-09 2022-05-12 Texas Instruments Incorporated Rugged ldmos with drain-tied field plate
US11532742B2 (en) * 2021-03-19 2022-12-20 Globalfoundries U.S. Inc. Integrated circuit structure with metal gate and metal field plate having coplanar upper surfaces
US11942325B2 (en) 2022-01-06 2024-03-26 Globalfoundries U.S. Inc. Transistor structure with gate over well boundary and related methods to form same
CN115332324A (zh) * 2022-10-18 2022-11-11 广州粤芯半导体技术有限公司 半导体器件及其制造方法
CN116959994B (zh) * 2023-09-21 2023-12-29 华南理工大学 双t结构的ldmos器件制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101677109A (zh) * 2008-09-17 2010-03-24 夏普株式会社 半导体装置及其制造方法
CN102751195A (zh) * 2011-07-18 2012-10-24 成都芯源系统有限公司 横向晶体管及其制作方法
CN104241384A (zh) * 2014-09-23 2014-12-24 矽力杰半导体技术(杭州)有限公司 横向双扩散金属氧化物半导体晶体管及其制造方法
CN208385413U (zh) * 2018-05-25 2019-01-15 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体结构

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7163856B2 (en) 2003-11-13 2007-01-16 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused mosfet (LDMOS) transistor and a conventional CMOS transistor
US7220633B2 (en) 2003-11-13 2007-05-22 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET
US7074659B2 (en) 2003-11-13 2006-07-11 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET (LDMOS) transistor
KR100589489B1 (ko) 2003-12-31 2006-06-14 동부일렉트로닉스 주식회사 횡형 디모스의 제조방법
US7230302B2 (en) 2004-01-29 2007-06-12 Enpirion, Inc. Laterally diffused metal oxide semiconductor device and method of forming the same
US8253196B2 (en) 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
TWI274419B (en) * 2005-06-14 2007-02-21 United Microelectronics Corp High-voltage MOS device
US7868378B1 (en) 2005-07-18 2011-01-11 Volterra Semiconductor Corporation Methods and apparatus for LDMOS transistors
TW200735361A (en) * 2005-12-14 2007-09-16 Koninkl Philips Electronics Nv MOS transistor and a method of manufacturing a MOS transistor
TWI347675B (en) 2006-12-07 2011-08-21 Vanguard Int Semiconduct Corp Laterally diffused metal oxide semiconductor transistors
US7999318B2 (en) 2007-12-28 2011-08-16 Volterra Semiconductor Corporation Heavily doped region in double-diffused source MOSFET (LDMOS) transistor and a method of fabricating the same
KR100974697B1 (ko) 2008-07-09 2010-08-06 주식회사 동부하이텍 Ｌｄｍｏｓ 소자 및 ｌｄｍｏｓ 소자의 제조 방법
US8119507B2 (en) 2008-10-23 2012-02-21 Silergy Technology Lateral double-diffused metal oxide semiconductor (LDMOS) transistors
TWI397180B (zh) 2008-12-17 2013-05-21 Vanguard Int Semiconduct Corp 在積體電路中具靜電放電防護能力的水平擴散金氧半導體電晶體（ｌｄｍｏｓ）元件
US8138049B2 (en) 2009-05-29 2012-03-20 Silergy Technology Fabrication of lateral double-diffused metal oxide semiconductor (LDMOS) devices
US8319283B2 (en) 2009-05-29 2012-11-27 Freescale Semiconductor, Inc. Laterally diffused metal oxide semiconductor (LDMOS) device with multiple gates and doped regions
CN102623352A (zh) * 2012-04-17 2012-08-01 上海华力微电子有限公司 P-ldmos的制造方法
CN103456783B (zh) * 2012-05-30 2016-06-08 上海华虹宏力半导体制造有限公司 高击穿电压p型ldmos器件及制造方法
JP2014212156A (ja) * 2013-04-17 2014-11-13 セイコーエプソン株式会社 半導体装置及びその製造方法
US9082846B2 (en) 2013-04-25 2015-07-14 Globalfoundries Singapore Pte. Ltd. Integrated circuits with laterally diffused metal oxide semiconductor structures
CN104518023B (zh) * 2013-09-30 2017-12-15 无锡华润上华科技有限公司 高压ldmos器件
US9460926B2 (en) * 2014-06-30 2016-10-04 Alpha And Omega Semiconductor Incorporated Forming JFET and LDMOS transistor in monolithic power integrated circuit using deep diffusion regions
CN104241388A (zh) * 2014-10-13 2014-12-24 西华大学 一种带三角槽的soi-ldmos高压功率器件
JP6509665B2 (ja) * 2015-07-23 2019-05-08 ルネサスエレクトロニクス株式会社 半導体装置
CN106549052B (zh) * 2015-09-17 2021-05-25 联华电子股份有限公司 横向扩散金属氧化物半导体晶体管及其制作方法
US10396166B2 (en) * 2016-03-11 2019-08-27 Mediatek Inc. Semiconductor device capable of high-voltage operation
US10418480B2 (en) * 2016-03-11 2019-09-17 Mediatek Inc. Semiconductor device capable of high-voltage operation
CN108682689B (zh) * 2018-05-25 2023-12-01 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体结构和其形成方法
CN108807543B (zh) * 2018-05-25 2023-12-15 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN108682691A (zh) * 2018-05-25 2018-10-19 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体器件的制造方法及半导体器件
CN116759455A (zh) * 2018-05-25 2023-09-15 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体器件和其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101677109A (zh) * 2008-09-17 2010-03-24 夏普株式会社 半导体装置及其制造方法
CN102751195A (zh) * 2011-07-18 2012-10-24 成都芯源系统有限公司 横向晶体管及其制作方法
CN104241384A (zh) * 2014-09-23 2014-12-24 矽力杰半导体技术(杭州)有限公司 横向双扩散金属氧化物半导体晶体管及其制造方法
CN208385413U (zh) * 2018-05-25 2019-01-15 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体结构

Also Published As

Publication number Publication date
US10903340B2 (en) 2021-01-26
TWI695434B (zh) 2020-06-01
US11830932B2 (en) 2023-11-28
TW202004921A (zh) 2020-01-16
CN108682689A (zh) 2018-10-19
US20190363186A1 (en) 2019-11-28
US20210143266A1 (en) 2021-05-13

Similar Documents

Publication Publication Date Title
CN108682689B (zh) 横向扩散金属氧化物半导体结构和其形成方法
CN108807543B (zh) 横向扩散金属氧化物半导体器件及其制造方法
TWI695512B (zh) 橫向擴散金屬氧化物半導體裝置和其製造方法
US8294235B2 (en) Edge termination with improved breakdown voltage
KR101864889B1 (ko) 수평형 디모스 트랜지스터 및 그 제조방법
CN208385412U (zh) 横向扩散金属氧化物半导体器件
CN111725070A (zh) 半导体器件的制作方法及半导体器件
US9178054B2 (en) Planar vertical DMOS transistor with reduced gate charge
CN112447829A (zh) 高压元件及其制造方法
US9954118B2 (en) Method of producing a high-voltage semiconductor drift device
CN112909093B (zh) 半导体器件
CN208240687U (zh) 横向扩散金属氧化物半导体器件
CN110491941B (zh) 高压元件及其制造方法
CN208385413U (zh) 横向扩散金属氧化物半导体结构
CN112909094B (zh) 半导体器件
CN211700290U (zh) 高压半导体功率装置的边缘终接的结构
US20240006530A1 (en) High voltage device having multi-field plates and manufacturing method thereof
TWI835594B (zh) 半導體裝置
CN112825332B (zh) Ldmos器件及其制造方法
CN117410317A (zh) 具有多重场板的高压元件及其制造方法
CN115719765A (zh) 功率元件及其制造方法
CN113555413A (zh) 高压半导体功率装置的边缘终接的结构
CN116666450A (zh) 高压元件及其制造方法
CN114759092A (zh) 高压元件、高压控制元件及其制造方法
CN116259663A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 310051 No. 6 Lianhui Street, Xixing Street, Binjiang District, Hangzhou City, Zhejiang Province

Applicant after: SILERGY SEMICONDUCTOR TECHNOLOGY (HANGZHOU) Co.,Ltd.

Address before: Room A1501-A1505 and A1509-A1511, 71 Building No. 90 Wensan Road, Xihu District, Hangzhou City, Zhejiang Province, 310012

Applicant before: SILERGY SEMICONDUCTOR TECHNOLOGY (HANGZHOU) Co.,Ltd.

GR01 Patent grant
GR01 Patent grant