TWI695434B - 橫向擴散金屬氧化物半導體結構和其形成方法 - Google Patents

橫向擴散金屬氧化物半導體結構和其形成方法 Download PDF

Info

Publication number
TWI695434B
TWI695434B TW108106308A TW108106308A TWI695434B TW I695434 B TWI695434 B TW I695434B TW 108106308 A TW108106308 A TW 108106308A TW 108106308 A TW108106308 A TW 108106308A TW I695434 B TWI695434 B TW I695434B
Authority
TW
Taiwan
Prior art keywords
layer
conductor
semiconductor structure
region
dielectric layer
Prior art date
Application number
TW108106308A
Other languages
English (en)
Other versions
TW202004921A (zh
Inventor
步東 游
喻慧
王猛
杜益成
彭川
黃賢國
Original Assignee
大陸商矽力杰半導體技術（杭州）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商矽力杰半導體技術（杭州）有限公司 filed Critical 大陸商矽力杰半導體技術（杭州）有限公司
Publication of TW202004921A publication Critical patent/TW202004921A/zh
Application granted granted Critical
Publication of TWI695434B publication Critical patent/TWI695434B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明提供了一種橫向擴散金屬氧化物半導體結構和其形成方法，其中，將位於第一介電質層和耐壓層上方的導體層分為至少部分位於所述第一介電質層的第一導體，以及至少部分位於所述耐壓層上的第二導體，且使得所述第一導體和第二導體空間隔離，所述第一導體和第二導體可以接不同的電位，使得所述半導體結構在關斷狀態仍能保持較高的崩潰電壓。此外，所述第一介電質層和耐壓層的交界處被所述第一導體和第二導體中的一個覆蓋，可以有效的降低所述半導體結構的閘極電荷，使得所述半導體結構適應於高頻應用。

Description

橫向擴散金屬氧化物半導體結構和其形成方法
本發明關於半導體技術領域，更具體地，關於一種橫向擴散金屬氧化物半導體結構和其形成方法。
在現有的橫向擴散金屬氧化物半導體結構100如圖1所示，其一般包括P型基板PSUB，位於P型基板PSUB中的高壓N型井區HVNW，P型體區Pbody和N型漂移區N-drift均形成於高壓N型井區HVNW中，源極區N+與汲極區N+分別形成於P型體區Pbody和N型漂移區N-drift中，體接觸區P+也形成於體區Pbody中並與源極區N+相接觸，且在半導體結構100的表面，還設置有與源極區相鄰的閘介電質層（圖中未標記）以及位於閘介電質層和汲極區之間的厚氧層Oxide，閘極導體poly覆蓋所述閘介電質層並延伸至厚氧層Oxide上。 由上可見，在於半導體結構100中，閘極導體Poly由閘介電質層上直接延伸至厚氧層Oxide上，整個導體層Poly均作為閘極導體，其透過閘電極接收控制半導體結構100導通和關斷的控制電壓。因此，在半導體結構100處於關斷狀態時，厚氧層Oxdie上的電位不能輔助耗盡N型漂移區N-drift，無法保持結構的耐高壓崩潰性能。此外，閘電極延伸至N型漂移區N-drift上方，閘漏區腳疊較大，使得閘極電荷Qgd較大，使得半導體結構100的高頻應用受限。
有鑑於此，本發明提供一種橫向擴散金屬氧化物半導體結構和其形成方法，以使得橫向擴散金屬氧化物半導體結構既具有較高的耐崩潰電壓，又具有較低的導通電阻，且還具有較低的閘極電荷，使得所述半導結構適應於高頻應用。 一種橫向擴散金屬氧化物半導體結構，其中，包括： 基層， 位於基層中源極區與汲極區， 位於所述基層的第一表面且與所述源極區相鄰的第一介電質層， 位於所述基層的第一表面的耐壓層，所述耐壓層位於所述第一介電質層與所述汲極區之間， 第一導體，所述第一導體包括位於所述第一閘介電質層上的導體， 第二導體，所述第二導體包括位於所述耐壓層上的導體，且所述第一導體與第二導體空間隔離， 所述第一介電質層和耐壓層的交界處被所述第一導體和第二導體中的一個覆蓋。 較佳地，所述第一導體全部位於所述第一介電質層上， 所述第二導體由所述第一介電質層上延伸至所述耐壓層上，以覆蓋所述第一介電質層和耐壓層的交界處。 較佳地，所述第一導體由所述第一介電質層上延伸至所述耐壓層上，以覆蓋所述第一介電質層和耐壓層的交界處， 所述第二導體全部位於所述耐壓層上。 較佳地，所述的橫向擴散金屬氧化物半導體結構還包括與所述第一導體電連接的閘電極，以及和第二導體電連接的第一場板電極， 所述閘電極與所述第一場板電極接不同的電位。 較佳地，所述的橫向擴散金屬氧化物半導體結構還包括與所述源極區電連接的源電極，所述第一場板電極與所述源電極接相同的電位。 較佳地，所述源電極延伸至至少部分所述第二導體的上方。 較佳地，所述的橫向擴散金屬氧化物半導體結構還包括至少一個第三導體，各個所述第三導體均位於所述耐壓層上方，各個所述第三導體彼此空間隔離，且各個所述第三導體與所述第二導體空間隔離。 較佳地，所述的橫向擴散金屬氧化物半導體結構還包括與各個所述第三導體對應電連接的各個第二場板電極， 在各個所述第二場板電極中，越靠近所述汲極區的第二場板電極所接的電位越高。 較佳地，所述耐壓層為第二介電質層，且所述第二介電質層的厚度大於所述第一介電質層。 較佳地，所述的橫向擴散金屬氧化物半導體結構還包括位於所述基層中的漂移區和體區， 所述汲極區位於所述漂移區中，且所述耐壓層的至少部分位於所述漂移區上方， 所述源極區位於所述體區中，且所述第一介電質層的至少部分位於所述體區上方。 較佳地，所述的橫向擴散金屬氧化物半導體結構還包括位於所述基層中的減小表面場效應層，所述減小表面場效應層位於所述體區和漂移區下方，且與所述體區具有相同摻雜類型，而與所述漂移區具有不同的摻雜類型。 較佳地，所述減小表面場效應層與所述漂移區之間的第一間距大於零。 較佳地，所述減小表面場效應層與所述體區之間的第二間距小於或等於所述第一間距。 較佳地，所述的橫向擴散金屬氧化物半導體結構還包括位於所述基層中，且位於所述減小表面場效應層下方的隔離層， 所述隔離層將所述減小表面場效應層與所述基層隔離。 較佳地，所述漂移區的摻雜濃度越大，所述第一間距越小。 較佳地，所述基層包括半導體基板和位於所述半導體基板中的高壓井區， 所述漂移區，體區和減小表面場效應區均位於所述高壓井區中， 所述半導體基板的摻雜類型與所述減小表面場效應層的摻雜類型相同，而所述高壓井區的摻雜類型與所述減小表面場效層的摻雜類型不同。 一種橫向擴散金屬氧化物半導體結構的形成方法，其中包括： 在基層中形成源極區和汲極區， 在所述基層的第一表面形成第一介電質層，所述第一介電質層與所述源極區相鄰， 在所述第一介電質層和汲極區之間形成耐壓層， 在所述第一介電質層和耐壓層上方形成導體層， 蝕刻所述導體層，形成至少部分位於所述第一介電質層上的第一導體，以及至少部分位於所述耐壓層上的第二導體，所述第一導體和第二導體空間隔離，且使得所述第一介電質層和耐壓層的交界處被所述第一導體和第二導體中的一個覆蓋。 較佳地，所述的形成方法還包括形成與所述第一導體電連接的閘電極，以及形成和第二導體電連接的第一場板電極， 且將所述閘電極與所述第一場板電極接不同的電位。 較佳地，所述的形成方法還包括形成與所述源極區電連接的源電極，且將所述第一場板電極與所述源電極接相同的電位。 較佳地，在形成所述源電極時，使得所述源電極延伸至至少部分所述第二導體的上方。 較佳地，在蝕刻所述導體層形成所述第一導體和第二導體時，還在所述耐壓層上至少形成一個第三導體，各個所述第三導體彼此空間隔離，且各個所述第三導體與所述第二導體空間隔離。 較佳地，所述的形成方法還包括形成與各個所述第三導體對應電連接的各個第二場板電極， 在各個所述第二場板電極中，使越靠近所述汲極區的第二場板電極所接的電位越高。 較佳地，所述的形成方法還包括在所述基層中形成漂移區、體區和減小表面場效應層， 其中，所述汲極區位於所述漂移區中，且所述耐壓層的至少部分位於所述漂移區上方， 所述源極區位於所述體區中，且所述第一介電質層的至少部分位於所述體區上方， 所述減小表面場效應層位於所述體區和漂移區下方，且與所述體區具有相同摻雜類型，而與所述漂移區具有不同的摻雜類型。 較佳地，所述的形成方法還包括在所述基層中形成位於所述減小表面場效應層下方的隔離層， 所述隔離層將所述減小表面場效應層與所述基層隔離。 由上可見，依據本發明提供的橫向擴散金屬氧化物半導體結構和其形成方法中，將位於第一介電質層和耐壓層上方的導體層分為至少部分位於所述第一介電質層的第一導體，以及至少部分位於所述耐壓層上的第二導體，且使得所述第一導體和第二導體空間隔離，所述第一導體和第二導體可以接不同的電位，使得所述半導體結構在關斷狀態仍能保持較高的崩潰電壓。此外，所述第一介電質層和耐壓層的交界處被所述第一導體和第二導體中的一個覆蓋，可以有效的降低所述半導體結構的閘極電荷，使得所述半導體結構適應於高頻應用。
以下將參照圖式更詳細地描述本發明。在各個圖式中，相同的組成部分採用類似的圖式標記來表示。為了清楚起見，圖式中的各個部分沒有按比例繪製。此外，可能未示出某些公知的部分。為了簡明起見，可以在一幅圖中描述經過數個步驟後獲得的結構。在下文中描述了本發明的許多特定的細節，例如每個組成部分的結構、材料、尺寸、處理技術和技術，以便更清楚地理解本發明。但正如所屬技術領域中具有通常知識者能夠理解的那樣，可以不按照這些特定的細節來實現本發明。 圖2為依據本發明實施例一提供的一種橫向擴散金屬氧化物半導體結構200的結構示意圖。依據本發明提供的半導體結構主要包括：基層，位於基層中源極區與汲極區，位於所述基層的第一表面且與所述源極區相鄰的第一介電質層，位於所述基層的第一表面的耐壓層，所述耐壓層位於所述第一介電質層與所述汲極區之間，至少部分位於所述第一介電質層上的第一導體，至少部分位於所述耐壓層上的第二導體，且所述第一導體與第二導體空間隔離，所述第一介電質層和耐壓層的交界處被所述第一導體和第二導體中的一個覆蓋，使得所述第一導體和第二導體之間的斷開位置處僅裸露所述第一介電質層或耐壓層。 在半導體結構200中，所述源極區和汲極區均為N型摻雜N+區域，在其它實施例中，所述源極區和汲極區也可均為P型摻雜P+區域。所述基層由P型摻雜的基板PSUB和位於P型基板PSUB中的N型高壓井區HVNW構成，在其它實施例中，所述基層也可以僅由半導體基板構成。所述第一介電質層（圖中未標記出來）作為閘極介電質層，所述第一導體為閘極導體，以用於與閘電極Gate（圖2中僅用連接端子示意，並未畫出具體的閘電極Gate）電連接。所述第一介電質層可以為氧化物層，如SiO2層，而所述第一導體可以為多晶矽層Ploy1，其位於所述第一介電質層上。所述耐壓層可以為第二介電質層，如厚氧層Oxide，厚氧層OXide可以為鳥嘴型，其中所述第二介電質層的厚度大於所述第一介電質層的厚度。所述第二導體可以為多晶矽層Ploy2，其位於所述第一導體的一側，並從第一介電質層上向所述耐壓層上延伸，使得所述第二導體覆蓋在所述第一介電質層和耐壓層的交界處上方，即所述第一導體和第二導體的斷開位置處僅裸露所述第一介電質層，從而使得半導體結構200的源電極與所述斷開位置處更近，有利於輔助耗盡鳥嘴區域，提高結構的耐壓性能，同時降低鳥嘴區域的電場，提高了半導體結構200的熱載流子特性。此外，在結構開關的過程中，由於所述斷開位置處僅在所述第一介電質層上方，且所述第一導體與汲極區域（所述汲極區所在區域）之間的交疊縮短了，可以有效的降低半導體結構200的閘極電荷Qgd，使得半導體結構200適應於高頻應用。 所述第一導體和第二導體空間隔離，所述空間隔離是所述第一導體和第二導體在空間位置上是不接觸的，是相互隔開的。所述第二導體與第一場板電極Plate1（圖5中僅用連接端子示意，並未畫出具體的場板電極Plate1）電連接。第一場板電極Plate1可以與源電極Source接相同的電位，即第一場板電極Plate1與源電極Source電連接，第一場板電極Plate1也可以單獨接其它電位，且第一場板電極Plate1與閘電極Gate接不同的電位。由於第一場板電極1與閘電極Gate接不同的電位，在閘電極Gate所接的電位使得半導體結構200處於關斷狀態時，第一場板電極Plate1透過接收一定的電位，仍然可以輔助耗盡所述漂移區，以保持半導體結構200處於關斷狀態下時的耐高壓性。 半導體結構200還包括位於所述基層中的漂移區和體區，所述汲極區位於所述漂移區中，且所述耐壓層的至少部分位於所述漂移區上方，所述源極區位於所述體區中，且所述第一介電質層的至少部分位於所述體區上方。所述體區的摻雜類型與所述源極區的摻雜類型不同，例如為P型摻雜的體區Pbody，N+型源極區位於所述體區Pbody中，以用於源電極Source(圖2中僅用連接端子示意，並未畫出具體的源電極Source)電連接。所述漂移區的摻雜類型與所述汲極區的摻雜類型相同，如N型摻雜的漂移區N-drift，其相對於汲極區N+輕摻雜，汲極區N+與汲電極Drain(圖2中僅用連接端子示意，並未畫出具體的汲電極Drain)電連接。體區Pbody作為半導體結構200的溝道區，所述第一介電質層的至少部分覆蓋在體區Pbody上。漂移區N-drift的部分位於所述耐壓層，如Oxide層的下方，並可以向體區Pbody方向儘量的橫向延伸，以阻擋體區Pbody向汲極區N+方向的橫向擴散。 圖3為依據本發明實施例二提供的一種橫向擴散金屬氧化物半導體結構300的結構示意圖。半導體結構300與半導體結構200的不同之處僅在於，所述第一導體和第二導體不相同。在半導體結構300中，所述第一導體、第二導體分別為多晶矽Ploy1、多晶矽Ploy2。所述第一導體的一部分覆蓋在所述第一介電質層上，另一部分由所述第一介電質層上延伸至所述耐壓層上方，即所述第一介電質層和耐壓層的交界處上方被所述第一導體覆蓋，從而有利於提高降低半導體結構300的閘極電荷Qgd。所述第二導體全部位於所述耐壓層上，所述第一導體和第二導體的斷開位置處僅裸露所述耐壓層。 圖4為依據本發明實施例三提供的一種橫向擴散金屬氧化物半導體結構400的結構示意圖。半導體結構400與半導體結構300的不同之處僅在於，半導體結構400還包括至少一個第三導體，各個所述第三導體均位於所述耐壓層上，且彼此空間隔離，且與所述第二導體相鄰的一個所述第三導體與所述第二導體空間隔離。在半導體結構400中，所述第三導體可以為多晶矽Poly3，各個多晶矽Ploy3與各個對應的第二場板電極（圖8中未畫出）電連接，各個所述第二場板電極與所述第一場板電極Plate1所接的電位不同，且在各個所述第二場板電極中，與越靠近汲極區N+的多晶矽Ploy3電連接的第二場板所接的電位越高，這樣可以進一步提高結構的耐壓性能。此外，與所述第一場板電極Plate1相鄰的一個所述第二場板電極之間，以及各個相鄰的所述第二場板電極之間均可以設置電阻。 圖5為依據本發明實施例四提供的一種橫向擴散金屬氧化物半導體結構500的結構示意圖。半導體結構500與半導體結構200基本相同，但是在本實施例中，提供了源電極Source的具體結構。如圖5所示的半導體結構500中，源電極Source與源極區電連接，並延伸至至少部分所述第二導體（多晶矽Ploy2）的上方，使得所述第一導體與第二導體斷開的位置處所裸露的所述第一介電質層和/或耐壓層的上方被所述源電極Source覆蓋（此處的覆蓋，並非指所述源電極Source直接與所裸露的所述第一介電質層和/或耐壓層接觸覆蓋，而是非接觸覆蓋，即所述源電極Source位於所裸露的所述第一介電質層和/或耐壓層的上方）。所述第一導體和第二導體的斷開處的電場可能會出現跌落，而在半導體結構500中，該斷開位置處被所述源電極Source非接觸覆蓋，可以避免該斷開位置處的電場出現跌落的現象，從而改善了半導體結構500的耐壓性能。同樣，半導體結構500中的源電極結構可以應用於半導體結構300、半導體結構400中。 圖6為依據本發明實施例五提供的一種橫向擴散金屬氧化物半導體結構600的結構示意圖。半導體結構600與半導體結構200基本相同，不同之處僅在於，半導體結構還包括位於所述基層中的減小表面場效應層，所述減小表面場效應層位於所述體區和漂移區下方，且與所述體區具有相同摻雜類型，而與所述漂移區具有不同的摻雜類型。 所述減小表面場效應層用於輔助耗盡所述漂移區，以使得所述漂移區具有較高的摻雜濃度時，仍然能夠被快速耗盡，以減小了半導體結構600的表面電場，使得半導體結構600既具有較低的導通電阻Rdson，又具有較高的崩潰電壓Bv。為了更大空間的降低半導體結構600的導通電阻Rdson，所述減小表面場效應層與所述漂移區之間的第一間距需要確保大於零，即保證所述減小表面場效應層與所述漂移區之間有一定空間以供電子流經。此外，為了更好的調節半導體結構600的耐壓特性，需要根據所述漂移區的摻雜濃度來調節所述第一間距的大小，其中，所述漂移區的摻雜濃度越大，就更加需要所述減小表面場效應層的輔助耗盡，則所述第一間距越小，反之亦然。在半導體結構600中，所述減小表面場效應層可以為形成於N型高壓井區HVNW中的P型埋層PBL。 為了在更接近半導體結構600表面的位置提供足夠的第一類型的摻雜質（與第一摻雜類型對應，如第一摻雜類型為P型，則第一類型的雜質為P型摻雜質），以更好的輔助耗盡靠近汲極區域附近的區域，以降低該區域的表面電場，所述減小表面場效應層與所述體區之間的第二間距需要設置得小於或等於所述第一間距，即所述減小表面場效應層更靠近所述體區。由於在半導體結構600中，所述體區為P型摻雜的體區Pbody，N+型源極區位於所述體區Pbody中，以用於源電極Source(圖6中僅用連接端子示意，並未畫出具體的源電極Source)電連接。在半導體結構600中，由於所述減小表面場效應層為一個P型埋層PBL，則為了確保所述第一間距大於或等於所述第二間距，在第一方向上，所述漂移區的厚度小於所述體區的厚度，其中，所述第一方向是指所述減小表面場效應層與所述漂移區的堆疊方向。半導體結構600中的所述減小表面場效應層也可以應用到半導體結構300、半導體結構400以及半導體結構500中。 圖7為依據本發明實施例六提供的一種橫向擴散金屬氧化物半導體結構700的結構示意圖。半導體結構700與半導體結構600基本相同，不同之處僅在於，在半導體結構700中，所述減小表面場效應層的第一表面（靠近所述漂移區的一面）與所述基層的第一表面之間的間距並非均是相等的，而是位於所述體區下方的所述減小表面場效應層的第一表面與所述基層的第一表面之間的第三間距小於位於所述漂移區下方的所述減小表面場效應層的第一表面與所述基層的第一表面之間的第四間距，即使得所述體區下方的所述減小表面場效應層儘量靠近體區，以盡可能的降低表面電場，提高半導體結構700的崩潰電壓，而使靠近所述漂移區下方的減小表面場效應層與漂移區之間留有一定空間，以最大幅度的降低半導體結構700的導通電阻。 在半導體結構700中，所述表面場效應層可以由埋層在所述基層中且彼此相接觸的第一埋層和第二埋層構成，所述第一埋層的至少部分位於所述體區下方，所述第二埋層的至少部分位於所述漂移區下方，所述第一埋層與所述基層的第一表面之間的間距為所述第三間距，所述第二埋層與所述基層的第一表面之間的間距為所述第四間距。如所述第一埋層為P型埋層PBL1，所述第二埋層為P型埋層PBL2，其中使得第一埋層PBL1儘量靠近P型體區Pbody，如二者可以直接接觸，那麼施加在Pbody上的源電極電壓（通常為參考零地的電壓）會透過Pbody施加在PBL1上，以避免動態的Rdson發生，而第二埋層PBL與漂移區N-drift不接觸，即所述第一間距大於零，以給電子提供更寬的電流路徑，更大空間的降低半導體結構700的Rdson。半導體結構700中的所述減小表面場效應層也可以應用到半導體結構300、半導體結構400以及半導體結構500中。 圖8為依據本發明實施例七提供的一種橫向擴散金屬氧化物半導體結構800的結構示意圖。半導體結構800與半導體結構600基本相同，不同之處僅在於，在半導體結構800還包括位於所述基層中，且位於所述減小表面場效應層下方的隔離層，所述隔離層將所述減小表面場效應層與所述基層隔離，以利於半導體結構800的高壓應用，在本實施中，所述隔離層可以為n型摻雜的第三埋層NBL，其位於高壓井HVNW中，且位於P型埋層PBL下方，第三埋層NBL的摻雜濃度相對於高壓井HVNW而言，為重摻雜。同樣，在半導體結構700中的減小表面場效應層下方也可以設置半導體結構800中所述的隔離層。 此外，本發明還提供了一種橫向擴散金屬氧化物半導體結構的製造方法，其主要包括：在基層中形成源極區和汲極區，在所述基層的第一表面形成第一介電質層，所述第一介電質層與所述源極區相鄰，在所述第一介電質層和汲極區之間形成耐壓層，在所述第一介電質層和耐壓層上方形成導體層，蝕刻所述導體層，形成至少部分位於所述第一介電質層上的第一導體，以及至少部分位於所述耐壓層上的第二導體，所述第一導體和第二導體空間隔離，且使得所述第一介電質層和耐壓層的交界處被所述第一導體和第二導體中的一個覆蓋。 依據本發明提供的製造方法形成的半導體結構可以如圖2-8所示的半導體裝置所示，先在半導體基板PSUB中形成高壓井區HVNW，半導體基板PSUB以及位於半導體基板PSUB中的高壓井區HVNW作為所述基層。然後利用LOCOS技術形成場氧化層（圖2-8中未畫出），接著用遮罩限定高壓汲極區域並利用LOCOS技術形成耐壓層Oxide。再接著形成所述漂移區和減小表面場效應層。 此外，在形成所述減小表面場效應層後，所述製造方法還包括在所述基層中形成如圖所述隔離層，如NBL層，所述隔離層位於所述減小表面場效應層下方，以將所述減小表面場效應層和所述基層隔離。 依據本發明提供的半導體結構的製造方法還包括在形成所述隔離層之後，形成如圖2-8中所示的第一介電質層，即閘介電質層，然後在所述第一介電質層上和耐壓層Oxide上沉積導體層，如多晶矽層，接著蝕刻所沉積的導體層，並可以形成如圖2-8所示的第一導體、第二導體和第三導體。 在形成第一導體和第二導體之後，所述製造方法還包括形成圖2-8中各圖中的體區，如Pbody區，還可以進一步的在所述體區內注入形成LDD區（輕摻雜區），如在Pbody體區中形成n型的輕摻雜區NLDD區。其中，形成的所述體區與所述減小表面場效應層之間的第二間距需要小於或等於所述第一間距。 在形成所述體區和輕摻雜區後，還需在圖2-8中所示的第一導體、第二導體和/或第三導體的側壁形成側牆。 最後，再在所述體區和漂移區內分別形成源極區和汲極區，以及形成源電極、汲電極、閘電極以及各個場板電極，其中，在形成所述源電極時，可以使得源電極延伸至至少部分所述第二導體的上方。具體的，在形成所述源電極之前，還包括在所述基層的第一表面上形成層間介電質層，所述層間介電質層裸露所述源極區，所述源電極包括穿過所述層間介電質層而與所述源極區接觸的第一部分，以及位於所述層間介電質層表面並延伸至至少部分所述耐壓層上方的第二部分。 此外，在形成所述減小表面場效應層時，需要根據所述漂移區的摻雜濃度來調節所述第一間距的大小，所述漂移區的摻雜濃度越高，所述第一間距的大小越小。以及在形成所述減小表面場效應層時，還可以用兩塊遮罩形成如圖7中所示具有兩個P埋層的減小表面場效應層，從而使得所述減小表面場效應層與所述基層的第一表面之間的第三間距小於位於所述漂移區下方的所述減小表面場效應層與所述基層的第一表面之間的第四間距。 依照本發明的實施例如上文所述，這些實施例並沒有詳盡敘述所有的細節，也不限制該發明僅為所述的具體實施例。顯然，根據以上描述，可作很多的修改和變化。本說明書選取並具體描述這些實施例，是為了更好地解釋本發明的原理和實際應用，從而使所屬技術領域中具有通常知識者能很好地利用本發明以及在本發明基礎上的修改使用。本發明僅受申請專利範圍及其全部範圍和均等物的限制。
100‧‧‧半導體結構 200‧‧‧半導體結構 300‧‧‧半導體結構 400‧‧‧半導體結構 500‧‧‧半導體結構 600‧‧‧半導體結構 700‧‧‧半導體結構 800‧‧‧半導體結構
透過以下參照圖式對本發明實施例的描述，本發明的上述以及其他目的、特徵和優點將更為清楚，在圖式中： 圖1為現有的橫向擴散金屬氧化物半導體結構的結構示意圖； 圖2為依據本發明實施例一提供的一種橫向擴散金屬氧化物半導體結構的結構示意圖； 圖3為依據本發明實施例二提供的一種橫向擴散金屬氧化物半導體結構的結構示意圖； 圖4為依據本發明實施例三提供的一種橫向擴散金屬氧化物半導體結構的結構示意圖； 圖5為依據本發明實施例四提供的一種橫向擴散金屬氧化物半導體結構的結構示意圖； 圖6為依據本發明實施例五提供的一種橫向擴散金屬氧化物半導體結構的結構示意圖； 圖7為依據本發明實施例六提供的一種橫向擴散金屬氧化物半導體結構的結構示意圖； 圖8為依據本發明實施例七提供的一種橫向擴散金屬氧化物半導體結構的結構示意圖。
200‧‧‧半導體結構

Claims (24)

  1. 一種橫向擴散金屬氧化物半導體結構，其特徵在於，包括： 基層， 位於基層中源極區與汲極區， 位於所述基層的第一表面且與所述源極區相鄰的第一介電質層， 位於所述基層的第一表面的耐壓層，所述耐壓層位於所述第一介電質層與所述汲極區之間， 第一導體，所述第一導體包括位於所述第一閘介電質層上的導體， 第二導體，所述第二導體包括位於所述耐壓層上的導體，且所述第一導體與第二導體空間隔離， 所述第一介電質層和耐壓層的交界處被所述第一導體和第二導體中的一個覆蓋。
  2. 根據請求項1所述的橫向擴散金屬氧化物半導體結構，其中， 所述第一導體全部位於所述第一介電質層上， 所述第二導體由所述第一介電質層上延伸至所述耐壓層上，以覆蓋所述第一介電質層和耐壓層的交界處。
  3. 根據請求項1所述的橫向擴散金屬氧化物半導體結構，其中， 所述第一導體由所述第一介電質層上延伸至所述耐壓層上，以覆蓋所述第一介電質層和耐壓層的交界處， 所述第二導體全部位於所述耐壓層上。
  4. 根據請求項1所述的橫向擴散金屬氧化物半導體結構，其中，還包括與所述第一導體電連接的閘電極，以及和第二導體電連接的第一場板電極， 所述閘電極與所述第一場板電極接不同的電位。
  5. 根據請求項4所述的橫向擴散金屬氧化物半導體結構，其中，還包括與所述源極區電連接的源電極，所述第一場板電極與所述源電極接相同的電位。
  6. 根據請求項5所述的橫向擴散金屬氧化物半導體結構，其中，所述源電極延伸至至少部分所述第二導體的上方。
  7. 根據請求項1所述的橫向擴散金屬氧化物半導體結構，其中，還包括至少一個第三導體，各個所述第三導體均位於所述耐壓層上方，各個所述第三導體彼此空間隔離，且各個所述第三導體與所述第二導體空間隔離。
  8. 根據請求項7所述的橫向擴散金屬氧化物半導體結構，其中，還包括與各個所述第三導體對應電連接的各個第二場板電極， 在各個所述第二場板電極中，越靠近所述汲極區的第二場板電極所接的電位越高。
  9. 根據請求項1所述的橫向擴散金屬氧化物半導體結構，其中，所述耐壓層為第二介電質層，且所述第二介電質層的厚度大於所述第一介電質層。
  10. 根據請求項1所述的橫向擴散金屬氧化物半導體結構，其中，還包括位於所述基層中的漂移區和體區， 所述汲極區位於所述漂移區中，且所述耐壓層的至少部分位於所述漂移區上方， 所述源極區位於所述體區中，且所述第一介電質層的至少部分位於所述體區上方。
  11. 根據請求項10所述的橫向擴散金屬氧化物半導體結構，其中，還包括位於所述基層中的減小表面場效應層，所述減小表面場效應層位於所述體區和漂移區下方，且與所述體區具有相同摻雜類型，而與所述漂移區具有不同的摻雜類型。
  12. 根據請求項11所述的橫向擴散金屬氧化物半導體結構，其中，所述減小表面場效應層與所述漂移區之間的第一間距大於零。
  13. 根據請求項12所述的橫向擴散金屬氧化物半導體結構，其中，所述減小表面場效應層與所述體區之間的第二間距小於或等於所述第一間距。
  14. 根據請求項11所述的橫向擴散金屬氧化物半導體結構，其中，還包括位於所述基層中，且位於所述減小表面場效應層下方的隔離層， 所述隔離層將所述減小表面場效應層與所述基層隔離。
  15. 根據請求項11所述的橫向擴散金屬氧化物半導體結構，其中，所述漂移區的摻雜濃度越大，所述第一間距越小。
  16. 根據請求項11所述的橫向擴散金屬氧化物半導體結構，其中，所述基層包括半導體基板和位於所述半導體基板中的高壓井區， 所述漂移區，體區和減小表面場效應區均位於所述高壓井區中， 所述半導體基板的摻雜類型與所述減小表面場效應層的摻雜類型相同，而所述高壓井區的摻雜類型與所述減小表面場效層的摻雜類型不同。
  17. 一種橫向擴散金屬氧化物半導體結構的形成方法，其特徵在於，包括： 在基層中形成源極區和汲極區， 在所述基層的第一表面形成第一介電質層，所述第一介電質層與所述源極區相鄰， 在所述第一介電質層和汲極區之間形成耐壓層， 在所述第一介電質層和耐壓層上方形成導體層， 蝕刻所述導體層，形成至少部分位於所述第一介電質層上的第一導體，以及至少部分位於所述耐壓層上的第二導體，所述第一導體和第二導體空間隔離，且使得所述第一介電質層和耐壓層的交界處被所述第一導體和第二導體中的一個覆蓋。
  18. 根據請求項17所述的形成方法，其中，還包括形成與所述第一導體電連接的閘電極，以及形成和第二導體電連接的第一場板電極， 且將所述閘電極與所述第一場板電極接不同的電位。
  19. 根據請求項18所述的形成方法，其中，還包括形成與所述源極區電連接的源電極，且將所述第一場板電極與所述源電極接相同的電位。
  20. 根據請求項19所述的形成方法，其中，在形成所述源電極時，使得所述源電極延伸至至少部分所述第二導體的上方。
  21. 根據請求項17所述的形成方法，其中，在蝕刻所述導體層形成所述第一導體和第二導體時，還在所述耐壓層上至少形成一個第三導體，各個所述第三導體彼此空間隔離，且各個所述第三導體與所述第二導體空間隔離。
  22. 根據請求項21所述的形成方法，其中，還包括形成與各個所述第三導體對應電連接的各個第二場板電極， 在各個所述第二場板電極中，使越靠近所述汲極區的第二場板電極所接的電位越高。
  23. 根據請求項17所述的形成方法，其中，還包括在所述基層中形成漂移區、體區和減小表面場效應層， 其中，所述汲極區位於所述漂移區中，且所述耐壓層的至少部分位於所述漂移區上方， 所述源極區位於所述體區中，且所述第一介電質層的至少部分位於所述體區上方， 所述減小表面場效應層位於所述體區和漂移區下方，且與所述體區具有相同摻雜類型，而與所述漂移區具有不同的摻雜類型。
  24. 根據請求項23所述的形成方法，其中，還包括在所述基層中形成位於所述減小表面場效應層下方的隔離層， 所述隔離層將所述減小表面場效應層與所述基層隔離。
TW108106308A 2018-05-25 2019-02-25 橫向擴散金屬氧化物半導體結構和其形成方法 TWI695434B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201810514863.9 2018-05-25
CN201810514863.9A CN108682689B (zh) 2018-05-25 2018-05-25 横向扩散金属氧化物半导体结构和其形成方法

Publications (2)

Publication Number Publication Date
TW202004921A TW202004921A (zh) 2020-01-16
TWI695434B true TWI695434B (zh) 2020-06-01

Family

ID=63807285

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108106308A TWI695434B (zh) 2018-05-25 2019-02-25 橫向擴散金屬氧化物半導體結構和其形成方法

Country Status (3)

Country Link
US (2) US10903340B2 (zh)
CN (1) CN108682689B (zh)
TW (1) TWI695434B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108682689B (zh) * 2018-05-25 2023-12-01 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体结构和其形成方法
CN108807543B (zh) * 2018-05-25 2023-12-15 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN110212032B (zh) * 2019-05-31 2021-04-13 西安电子科技大学 一种栅控双极-场效应复合元素半导体基横向双扩散金属氧化物半导体晶体管
US11107914B2 (en) * 2020-01-28 2021-08-31 Shuming Xu Metal-oxide semiconductor for field-effect transistor having enhanced high-frequency performance
US11456364B2 (en) 2020-09-23 2022-09-27 Globalfoundries U.S. Inc. Structure and method to provide conductive field plate over gate structure
US20220149186A1 (en) * 2020-11-09 2022-05-12 Texas Instruments Incorporated Rugged ldmos with drain-tied field plate
US11532742B2 (en) * 2021-03-19 2022-12-20 Globalfoundries U.S. Inc. Integrated circuit structure with metal gate and metal field plate having coplanar upper surfaces
US11942325B2 (en) 2022-01-06 2024-03-26 Globalfoundries U.S. Inc. Transistor structure with gate over well boundary and related methods to form same
CN115332324A (zh) * 2022-10-18 2022-11-11 广州粤芯半导体技术有限公司 半导体器件及其制造方法
CN116959994B (zh) * 2023-09-21 2023-12-29 华南理工大学 双t结构的ldmos器件制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623352A (zh) * 2012-04-17 2012-08-01 上海华力微电子有限公司 P-ldmos的制造方法
CN103456783A (zh) * 2012-05-30 2013-12-18 上海华虹Nec电子有限公司 高击穿电压p型ldmos器件及制造方法
CN104241388A (zh) * 2014-10-13 2014-12-24 西华大学 一种带三角槽的soi-ldmos高压功率器件
CN104518023A (zh) * 2013-09-30 2015-04-15 无锡华润上华半导体有限公司 高压ldmos器件

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7163856B2 (en) 2003-11-13 2007-01-16 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused mosfet (LDMOS) transistor and a conventional CMOS transistor
US7220633B2 (en) 2003-11-13 2007-05-22 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET
US7074659B2 (en) 2003-11-13 2006-07-11 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET (LDMOS) transistor
KR100589489B1 (ko) 2003-12-31 2006-06-14 동부일렉트로닉스 주식회사 횡형 디모스의 제조방법
US7230302B2 (en) 2004-01-29 2007-06-12 Enpirion, Inc. Laterally diffused metal oxide semiconductor device and method of forming the same
US8253196B2 (en) 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
TWI274419B (en) * 2005-06-14 2007-02-21 United Microelectronics Corp High-voltage MOS device
US7868378B1 (en) 2005-07-18 2011-01-11 Volterra Semiconductor Corporation Methods and apparatus for LDMOS transistors
TW200735361A (en) * 2005-12-14 2007-09-16 Koninkl Philips Electronics Nv MOS transistor and a method of manufacturing a MOS transistor
TWI347675B (en) 2006-12-07 2011-08-21 Vanguard Int Semiconduct Corp Laterally diffused metal oxide semiconductor transistors
US7999318B2 (en) 2007-12-28 2011-08-16 Volterra Semiconductor Corporation Heavily doped region in double-diffused source MOSFET (LDMOS) transistor and a method of fabricating the same
KR100974697B1 (ko) 2008-07-09 2010-08-06 주식회사 동부하이텍 Ｌｄｍｏｓ 소자 및 ｌｄｍｏｓ 소자의 제조 방법
JP4772843B2 (ja) * 2008-09-17 2011-09-14 シャープ株式会社 半導体装置及びその製造方法
US8119507B2 (en) 2008-10-23 2012-02-21 Silergy Technology Lateral double-diffused metal oxide semiconductor (LDMOS) transistors
TWI397180B (zh) 2008-12-17 2013-05-21 Vanguard Int Semiconduct Corp 在積體電路中具靜電放電防護能力的水平擴散金氧半導體電晶體（ｌｄｍｏｓ）元件
US8138049B2 (en) 2009-05-29 2012-03-20 Silergy Technology Fabrication of lateral double-diffused metal oxide semiconductor (LDMOS) devices
US8319283B2 (en) 2009-05-29 2012-11-27 Freescale Semiconductor, Inc. Laterally diffused metal oxide semiconductor (LDMOS) device with multiple gates and doped regions
US20130020632A1 (en) * 2011-07-18 2013-01-24 Disney Donald R Lateral transistor with capacitively depleted drift region
JP2014212156A (ja) * 2013-04-17 2014-11-13 セイコーエプソン株式会社 半導体装置及びその製造方法
US9082846B2 (en) 2013-04-25 2015-07-14 Globalfoundries Singapore Pte. Ltd. Integrated circuits with laterally diffused metal oxide semiconductor structures
US9460926B2 (en) * 2014-06-30 2016-10-04 Alpha And Omega Semiconductor Incorporated Forming JFET and LDMOS transistor in monolithic power integrated circuit using deep diffusion regions
CN104241384B (zh) * 2014-09-23 2018-02-23 矽力杰半导体技术(杭州)有限公司 横向双扩散金属氧化物半导体晶体管的制造方法
JP6509665B2 (ja) * 2015-07-23 2019-05-08 ルネサスエレクトロニクス株式会社 半導体装置
CN106549052B (zh) * 2015-09-17 2021-05-25 联华电子股份有限公司 横向扩散金属氧化物半导体晶体管及其制作方法
US10396166B2 (en) * 2016-03-11 2019-08-27 Mediatek Inc. Semiconductor device capable of high-voltage operation
US10418480B2 (en) * 2016-03-11 2019-09-17 Mediatek Inc. Semiconductor device capable of high-voltage operation
CN208385413U (zh) * 2018-05-25 2019-01-15 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体结构
CN108682689B (zh) * 2018-05-25 2023-12-01 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体结构和其形成方法
CN108682691A (zh) * 2018-05-25 2018-10-19 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体器件的制造方法及半导体器件
CN108807543B (zh) * 2018-05-25 2023-12-15 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN116759455A (zh) * 2018-05-25 2023-09-15 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体器件和其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623352A (zh) * 2012-04-17 2012-08-01 上海华力微电子有限公司 P-ldmos的制造方法
CN103456783A (zh) * 2012-05-30 2013-12-18 上海华虹Nec电子有限公司 高击穿电压p型ldmos器件及制造方法
CN104518023A (zh) * 2013-09-30 2015-04-15 无锡华润上华半导体有限公司 高压ldmos器件
CN104241388A (zh) * 2014-10-13 2014-12-24 西华大学 一种带三角槽的soi-ldmos高压功率器件

Also Published As

Publication number Publication date
US10903340B2 (en) 2021-01-26
TW202004921A (zh) 2020-01-16
CN108682689B (zh) 2023-12-01
US11830932B2 (en) 2023-11-28
US20190363186A1 (en) 2019-11-28
US20210143266A1 (en) 2021-05-13
CN108682689A (zh) 2018-10-19

Similar Documents

Publication Publication Date Title
TWI695434B (zh) 橫向擴散金屬氧化物半導體結構和其形成方法
TWI722390B (zh) 橫向擴散金屬氧化物半導體裝置及其製造方法
TWI695512B (zh) 橫向擴散金屬氧化物半導體裝置和其製造方法
US8803235B2 (en) Lateral-diffused metal oxide semiconductor device (LDMOS) and fabrication method thereof
KR101572476B1 (ko) 반도체 소자 및 그 제조 방법
KR101864889B1 (ko) 수평형 디모스 트랜지스터 및 그 제조방법
US11908916B2 (en) High voltage semiconductor device including a doped gate electrode
CN111725070A (zh) 半导体器件的制作方法及半导体器件
CN208385412U (zh) 横向扩散金属氧化物半导体器件
US11329153B2 (en) Method for manufacturing laterally diffused metal oxide semiconductor device and semiconductor device
US9178054B2 (en) Planar vertical DMOS transistor with reduced gate charge
CN114361244A (zh) Ldmosfet器件、制作方法及芯片
US10615079B2 (en) Semiconductor device and method for manufacturing the same
CN112909093B (zh) 半导体器件
CN208240687U (zh) 横向扩散金属氧化物半导体器件
CN208385413U (zh) 横向扩散金属氧化物半导体结构
CN208240684U (zh) 一种半导体器件
WO2020098543A1 (zh) 半导体功率器件及其制造方法
US20240006530A1 (en) High voltage device having multi-field plates and manufacturing method thereof
CN112909094B (zh) 半导体器件
TWI835594B (zh) 半導體裝置
TWI497691B (zh) 超高壓金氧半導體電晶體元件
CN112713193B (zh) 一种具有凸型扩展埋氧区的沟槽ldmos晶体管
TW201336071A (zh) 半導體結構及其形成方法
CN117410317A (zh) 具有多重场板的高压元件及其制造方法