CN103208522A - 具有伪栅极的横向dmos器件 - Google Patents

具有伪栅极的横向dmos器件 Download PDF

Info

Publication number
CN103208522A
CN103208522A CN2012101994693A CN201210199469A CN103208522A CN 103208522 A CN103208522 A CN 103208522A CN 2012101994693 A CN2012101994693 A CN 2012101994693A CN 201210199469 A CN201210199469 A CN 201210199469A CN 103208522 A CN103208522 A CN 103208522A
Authority
CN
China
Prior art keywords
district
dielectric layer
conductivity
grid
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101994693A
Other languages
English (en)
Other versions
CN103208522B (zh
Inventor
伍震威
柳瑞兴
蔡军
周学良
陈吉智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103208522A publication Critical patent/CN103208522A/zh
Application granted granted Critical
Publication of CN103208522B publication Critical patent/CN103208522B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种具有伪栅极的LDMOS晶体管包括：形成在衬底的上方的延伸漂移区；形成在延伸漂移区中的漏极区；形成在延伸漂移区中的沟道区；形成在沟道区中的源极区及形成在延伸漂移区的上方的介电层。具有伪栅极的LDMOS晶体管还包括：形成在沟道区的上方的有源栅极及形成在延伸漂移区的上方的伪栅极。伪栅极有利于减少LDMOS晶体管的栅极电荷同时维持LDMOS晶体管的击穿电压。本发明还提供具有伪栅极的横向DMSO器件。

Description

具有伪栅极的横向DMOS器件
技术领域
本发明涉及一种具有伪栅极的横向DMSO器件。
背景技术
因为各种各样的电子元件(例如，晶体管、二极管、电阻器、电容器等等)的集成密度的提高，半导体产业经历了快速成长。在大多数情况下，集成密度的提高来自于半导体工艺节点的收缩(例如，收缩工艺节点至亚20nm节点)。因为按比例缩小了半导体器件，需要新的技术来维持电子元件从一代到下一代的性能。例如，晶体管的低栅漏电容和高击穿电压适合于高功率应用。
随着半导体技术的发展，金属氧化物半导体场效应晶体管(MOSFET)已经广泛地用于现今的集成电路。MOSFET是电压控制器件。当控制电压施加于MOSFET的栅极并且控制电压高于MOSFST的阈值时，在MOSFET的漏极和源极之间建立导电沟道。结果是，在MOSFET的漏极和源极之间流动电流。另一方面，当控制电压低压MOSFET的阈值时，MOSFET从而断开。
MOSFET可以包括两个主要类别。一个是n-沟道MOSFET；另一个是p-沟道MOSFET。根据结构的不同，可以进一步将MOSFET分成三个子类别：平面MOSFET，横向双扩散MOS(LDMOS)FET和垂直双扩散MOSFET。与其他MOSFET相比，因为不对称结构在LDMOS的漏极和源极之间提供了短沟道，LDMOS能够每单位面积传送更多的电流。
为了增加LDMOS的击穿电压，可以延伸LDMOS的栅极多晶硅从而形成与LDMOS的漂移区的重叠。该重叠作为场板发挥作用以维持LDMOS的击穿电压。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种半导体器件，包括：衬底，具有第一导电性；第一区，具有第二导电性，形成在所述衬底的上方；第二区，具有所述第二导电性，形成在所述第一区中；第三区，具有所述第一导电性，形成在所述第一区中；第一介电层，形成在所述第一区的上方，其中，所述第一介电层的第一侧邻近所述第二区；第二介电层，以其第一侧与所述第一介电层的第二侧邻近的方式形成；以及第一栅极，形成在所述第一介电层的上方；以及第二栅极，形成在所述第二介电层之上，其中，所述第二栅极通过间隙与所述第一栅极隔开。
在上述半导体器件中，其中，所述第二介电层形成在所述第一区和所述第三区的上方。
在上述半导体器件中，其中，所述第一导电性是P型以及所述第二导电性是N型。
在上述半导体器件中，还包括：第四区，具有所述第二导电性，形成在所述第三区之上并且邻近所述第二介电层的第二侧。
在上述半导体器件中，还包括第四区，具有所述第二导电性，形成在所述第三区之上并且邻近所述第二介电层的第二侧，还包括第五区，具有所述第一导电性，邻近所述第四区。
在上述半导体器件中，还包括第四区，具有所述第二导电性，形成在所述第三区之上并且邻近所述第二介电层的第二侧，还包括第五区，具有所述第一导电性，邻近所述第四区，其中，所述第一栅极和所述第二栅极之间的水平距离在0.1μm至1μm的范围内。
在上述半导体器件中，还包括第四区，具有所述第二导电性，形成在所述第三区之上并且邻近所述第二介电层的第二侧，还包括第五区，具有所述第一导电性，邻近所述第四区，还包括：第一接触件，形成在所述第二区的上方；以及第二接触件，形成在所述第三区的上方。
在上述半导体器件中，还包括第四区，具有所述第二导电性，形成在所述第三区之上并且邻近所述第二介电层的第二侧，还包括第五区，具有所述第一导电性，邻近所述第四区，还包括：第一接触件，形成在所述第二区的上方；以及第二接触件，形成在所述第三区的上方，其中，所述第五区通过所述第二接触件与所述第四区连接。
在上述半导体器件中，其中，所述第一栅极的厚度基本上等于所述第二栅极的厚度。
根据本发明的另一个方面，还提供了一种器件，包括：延伸漂移区，具有第一导电型，形成在衬底的上方；漏极区，具有所述第一导电型，形成在所述延伸漂移区中；沟道区，具有第二导电型，形成在所述延伸漂移区中；源极区，具有所述第一导电型，形成在所述沟道区中；第一介电层，形成在所述沟道区和所述延伸漂移区的上方；第二介电层，形成在所述延伸漂移区的上方，其中，所述第二介电层水平地位于所述源极区和所述漏极区之间；第一栅极，形成在所述第一介电层上；以及第二栅极，形成在所述第二介电层上。
在上述器件中，其中：所述第一导电型是n-型导电性；以及所述第二导电型是p-型导电性。
在上述器件中，其中：所述第一导电型是p-型导电性；以及所述第二导电型是n-型导电性。
在上述器件中，还包括：漏极接触件，形成在所述漏极区的上方；以及源极接触件，形成在所述源极区的上方。
在上述器件中，还包括：漏极接触件，形成在所述漏极区的上方；以及源极接触件，形成在所述源极区的上方，还包括：体接触区，形成在所述沟道区中，其中，所述体接触区通过所述源极接触件与所述源极区连接。
在上述器件中，其中，所述第一栅极和所述第二栅极之间的水平距离在0.1μm至1μm的范围内。
根据本发明的又一方面，还提供了一种晶体管，包括：衬底，具有第一导电型；延伸漂移区，位于所述衬底的上方，其中，所述延伸漂移区具有第二导电型；漏极区，位于所述延伸漂移区中，其中，所述漏极区具有所述第二导电型；沟道区，位于所述延伸漂移区中，其中，所述沟道区具有所述第一导电型；源极区，位于所述沟道区中，其中，所述源极区具有所述第二导电型；第一介电层，具有第一厚度，位于所述沟道区和所述延伸漂移区的上方；第二介电层，具有第二厚度，位于所述延伸漂移区的上方，其中，所述第二介电层邻近所述第一介电层；第一栅极，位于所述第一介电层上；以及第二栅极，位于所述第二介电层上。
在上述晶体管中，其中，所述第一介电层的所述第一厚度在100
Figure BDA00001766879900041
至200的范围内。
在上述晶体管中，其中，所述第二介电层的所述第二厚度在500
Figure BDA00001766879900043
至2000
Figure BDA00001766879900044
的范围内。
在上述晶体管中，其中，所述第二介电层的所述第二厚度在500
Figure BDA00001766879900045
至2000
Figure BDA00001766879900046
的范围内，还包括：漏极接触件，位于所述漏极区上；源极接触件，位于所述源极区上；以及体接触区，位于所述沟道区中，其中，所述体接触区通过所述源极接触件与所述源极区连接。
在上述晶体管中，其中，所述第二栅极与偏置电压连接。
附图说明
为了更充分地理解本发明及其优点，现在将结合附图所进行的以下描述作为参考，其中：
图1示出了根据实施例具有伪栅极的横向DMOS晶体管的简化剖视图；
图2示出了根据实施例具有伪栅极的横向DMOS晶体管的简化俯视图；
图3示出了两个曲线，该曲线示出不具有伪栅极的传统LDMOS晶体管和具有伪栅极的LDMOS晶体管之间的性能区别。
除非另有说明，不同附图中的相应标号和符号通常指相应部分。将附图绘制成清楚示出各个实施例的相关方面并且不一定按比例绘制。
具体实施方式
在下面详细讨论本发明实施例的制造和使用。然而，应该理解，本发明实施例提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅是制造和使用实施例的示例性具体方式，而不用于限制本发明的范围。
将参考具体环境中的实施例来论述本发明，一种具有伪栅极的横向双扩散金属氧化物半导体(LDMOS)器件。然而，本发明的实施例也可以适用于各种金属氧化物半导体场效应晶体管(MOSFET)。
图1示出了根据实施例具有伪栅极的横向DMOS晶体管的简化剖视图。横向DMOS晶体管100包括衬底102(优选P-型)、位于衬底102上方的N-型区104、形成在N区104上方的P-型区106和第一N+区116。在P-型区106中形成P+区112和第二N+区114。横向DMOS晶体管100还包括具有第一厚度的栅极介电层122和具有第二厚度的介电绝缘层124。在栅极介电层122和介电绝缘层124的上方分别形成有源栅极134和伪栅极136。
衬底102可以由硅、硅锗、碳化硅等形成。在衬底102的上方形成N-型区104。根据实施例，N-型区104可以是外延层。N-型区104可以掺杂有掺杂浓度约1015/cm3至1018/cm3的n-型掺杂剂(诸如，磷)。应当注意，可以可选地使用其他n-型掺杂剂，诸如，砷、氮、锑、其组合物等等。还应当注意LDMOS100的N-型区104可以可选地被称为延伸漂移区。
通过注入p-型掺杂材料(诸如，硼、镓、铝、铟、其组合物等等)形成P-型区106。根据实施例，可以注入p-型材料(诸如，硼)至约1015/cm3至1018/cm3的掺杂浓度。可选地，通过扩散工艺可以形成P-型区106。LDMOS100的P-型区106可以可选地被称为沟道区。
在N-型区104中形成第一N+区116。根据实施例，第一N+区116作为LDMOS100的漏极起作用。可以通过注入浓度介于约1019/cm3和约1020/cm3之间的n-型掺杂剂(诸如，磷)来形成漏极区。此外，在第一N+区116的上方形成漏极接触件138。
在P-型区106中形成第二N+区114。根据实施例，第二N+区114可以是LDMOS100的源极。可以通过注入浓度介于约1019/cm3和约1020/cm3之间的n-型掺杂剂(诸如，磷)形成源极区。如图1中所示，邻近有源栅极134在漏极(第一N+区116)的相对侧形成源极区。
邻近P-型区106中的第二N+区114形成P+区112。可以通过注入浓度介于约1019/cm3和1020/cm3之间的p-型掺杂剂(诸如，硼)来形成P+区。P+区112可以接触p-型体。为了排除衬偏效应，可以通过源极接触件132直接将P+区112连接至源极114。
在N-型区104的上方形成栅极介电层122。栅极介电层122可以由氧化硅、氮氧化硅、氧化铪、氧化锆等形成。如图1中所示，栅极介电层122部分地位于P-型区106的上面。根据实施例，栅极介电层122具有介于约100和约200
Figure BDA00001766879900062
之间的厚度。在栅极介电层122上形成有源栅极134。有源栅极134可以由多晶硅、多晶硅锗、硅化镍或者其他金属、金属合金材料组成。
介电绝缘层124位于N-型区104的顶部。更具体而言，介电绝缘层124位于有源栅极134和漏极116之间。根据实施例，介电绝缘层124具有介于约500
Figure BDA00001766879900063
和约2000
Figure BDA00001766879900064
之间的厚度。在介电绝缘层124的顶部形成伪栅极136。应当注意，伪栅极136可以在与有源栅极134相同的工艺步骤中形成。更具体而言，可以首先将伪栅极136和有源栅极134形成为大的单个栅极。为了降低栅漏电荷，可以采用合适的蚀刻技术(诸如，干法蚀刻)去除该大的单个栅极的中间部分。结果是，该大的单个栅极的剩余部分分别成为有源栅极134和伪栅极136。
伪栅极136作为场板起作用，其有利于维持LDMOS100的击穿电压。此外，通过将有源栅极134和伪栅极136分离，从而减少了栅极区和漏极区之间的重叠。在栅极区和漏极区之间如此小的重叠有利于减少LDMOS100的栅漏电荷。此外，可以通过电压源偏置伪栅极136。例如，当LDMOS100是20V的晶体管时，连接至伪栅极136的偏置电压可以高达至20V。该偏置电压有利于降低LDMOS100的导通电阻。
第一隔离区142和第二隔离区144用于隔离有源区从而阻止漏电流在相邻有源区之间流动。可以通过各种方式(例如，热生长、沉积)和材料(例如，氧化硅、氮化硅)形成隔离区(例如，142)。在这个实施例中，可以通过浅沟槽隔离(STI)技术制造第一隔离区142和第二隔离区144。
图2示出了根据实施例具有伪栅极的横向DMSO晶体管的简化俯视图。在图2中，示出了N-型区104、第一N+区116、第二N+区114、P+区112、有源栅极134和伪栅极136。此外，示出了LDMOS晶体管100的尺寸。更具体而言，示出了有源栅极134和伪栅极136之间的距离。根据实施例，距离D1的范围是0.1μm至1μm。
本领域技术人员将了解图1示出了掺杂的理想轮廓。可以在随后的扩散工艺之后改变距离D1。图2中示出的距离D1用于示例各个实施例的发明方面。本发明不限制有源栅极134和伪栅极136之间的任何具体距离。
图3示出了两个曲线，该曲线示出不具有伪栅极的传统LDMOS和具有伪栅极的LDMOS晶体管之间的性能区别。图3的横轴表示LDMOS晶体管的击穿电压。图3的纵轴表示LDMOS晶体管的性能指数。更具体而言，性能指数是导通电阻(RON)和栅漏电荷(QGD)的乘积。根据实施例，LDMOS晶体管的传导损失可以与LDMOS晶体管的导通电阻成比例。另一方面，LDMOS晶体管的切换损失可以与LDMOS晶体管的栅漏电荷成比例。为了实现有效的LDMOS晶体管，期望低的RON×QGD以降低传导损失及切换损失。
曲线302和曲线304示出了不具有伪栅极的传统LDMOS和具有伪栅极的LDMOS晶体管之间的RON×QGD差别。如图3中所示，在相同的击穿电压水平下，具有伪栅极的LDMOS晶体管具有低的RON×QGD。例如，当伪栅极LDMOS晶体管的击穿电压为31V时，对应的RON×QGD是约10mOhm-nC。相比之下，在相同的击穿电压水平下，不具有伪栅极的LDMOS晶体管具有更高的RON×QGD。如曲线302所示，传统LDMOS晶体管的RON×QGD是约20mOhm-nC。
图3示出了具有伪栅极的LDMOS晶体管可以不需要牺牲其RON×QGD而实现更高的击穿电压。同样地，该实施例的优势特征是伪栅极有利于维持LDMOS晶体管的击穿电压。此外，伪栅极可以减少LDMOS晶体管的栅极电荷从而可以减少LDMOS晶体管的切换损失。
尽管已经详细地描述了本发明实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本发明的精神和范围的情况下，进行各种改变、替换和更改。
而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明应很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。

Claims (10)

1.一种半导体器件，包括：
衬底，具有第一导电性；
第一区，具有第二导电性，形成在所述衬底的上方；
第二区，具有所述第二导电性，形成在所述第一区中；
第三区，具有所述第一导电性，形成在所述第一区中；
第一介电层，形成在所述第一区的上方，其中，所述第一介电层的第一侧邻近所述第二区；
第二介电层，以其第一侧与所述第一介电层的第二侧邻近的方式形成；以及
第一栅极，形成在所述第一介电层的上方；以及
第二栅极，形成在所述第二介电层之上，其中，所述第二栅极通过间隙与所述第一栅极隔开。
2.根据权利要求1所述的半导体器件，其中，所述第二介电层形成在所述第一区和所述第三区的上方。
3.根据权利要求1所述的半导体器件，其中，所述第一导电性是P型以及所述第二导电性是N型。
4.根据权利要求1所述的半导体器件，还包括：
第四区，具有所述第二导电性，形成在所述第三区之上并且邻近所述第二介电层的第二侧。
5.一种器件，包括：
延伸漂移区，具有第一导电型，形成在衬底的上方；
漏极区，具有所述第一导电型，形成在所述延伸漂移区中；
沟道区，具有第二导电型，形成在所述延伸漂移区中；
源极区，具有所述第一导电型，形成在所述沟道区中；
第一介电层，形成在所述沟道区和所述延伸漂移区的上方；
第二介电层，形成在所述延伸漂移区的上方，其中，所述第二介电层水平地位于所述源极区和所述漏极区之间；
第一栅极，形成在所述第一介电层上；以及
第二栅极，形成在所述第二介电层上。
6.根据权利要求5所述的器件，其中：
所述第一导电型是n-型导电性；以及
所述第二导电型是p-型导电性。
7.根据权利要求5所述的器件，其中：
所述第一导电型是p-型导电性；以及
所述第二导电型是n-型导电性。
8.一种晶体管，包括：
衬底，具有第一导电型；
延伸漂移区，位于所述衬底的上方，其中，所述延伸漂移区具有第二导电型；
漏极区，位于所述延伸漂移区中，其中，所述漏极区具有所述第二导电型；
沟道区，位于所述延伸漂移区中，其中，所述沟道区具有所述第一导电型；
源极区，位于所述沟道区中，其中，所述源极区具有所述第二导电型；
第一介电层，具有第一厚度，位于所述沟道区和所述延伸漂移区的上方；
第二介电层，具有第二厚度，位于所述延伸漂移区的上方，其中，所述第二介电层邻近所述第一介电层；
第一栅极，位于所述第一介电层上；以及
第二栅极，位于所述第二介电层上。
9.根据权利要求8所述的晶体管，其中，所述第一介电层的所述第一厚度在100
Figure FDA00001766879800021
至200
Figure FDA00001766879800022
的范围内。
10.根据权利要求8所述的晶体管，其中，所述第二介电层的所述第二厚度在500
Figure FDA00001766879800023
至2000
Figure FDA00001766879800024
的范围内。
CN201210199469.3A 2012-01-17 2012-06-14 具有伪栅极的横向dmos器件 Active CN103208522B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/351,295 US9450056B2 (en) 2012-01-17 2012-01-17 Lateral DMOS device with dummy gate
US13/351,295 2012-01-17

Publications (2)

Publication Number Publication Date
CN103208522A true CN103208522A (zh) 2013-07-17
CN103208522B CN103208522B (zh) 2016-08-31

Family

ID=48755689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210199469.3A Active CN103208522B (zh) 2012-01-17 2012-06-14 具有伪栅极的横向dmos器件

Country Status (2)

Country Link
US (4) US9450056B2 (zh)
CN (1) CN103208522B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600100A (zh) * 2013-10-30 2015-05-06 奇景光电股份有限公司 水平扩散金氧半导体元件
CN104900524A (zh) * 2014-03-06 2015-09-09 中芯国际集成电路制造(上海)有限公司 一种横向扩散半导体器件及其制备方法
CN105900246A (zh) * 2014-01-16 2016-08-24 密克罗奇普技术公司 高电压双扩散mos (dmos)装置及其制造方法
CN108172622A (zh) * 2018-01-30 2018-06-15 电子科技大学 功率半导体器件
CN108871608A (zh) * 2017-05-12 2018-11-23 中芯国际集成电路制造(上海)有限公司 半导体装置和检测器件发热的方法
CN110099227A (zh) * 2019-05-23 2019-08-06 Oppo广东移动通信有限公司 一种像素单元电路及图像处理方法、存储介质
WO2020118750A1 (zh) * 2018-12-13 2020-06-18 中芯集成电路（宁波）有限公司 栅驱动集成电路
CN112447829A (zh) * 2019-09-05 2021-03-05 立锜科技股份有限公司 高压元件及其制造方法
US10998439B2 (en) 2018-12-13 2021-05-04 Ningbo Semiconductor International Corporation Gate driver integrated circuit
CN114121950A (zh) * 2020-11-25 2022-03-01 伏达半导体(合肥)有限公司 具有背对背连接的晶体管的负载开关
CN114914293A (zh) * 2022-05-30 2022-08-16 无锡沃达科半导体技术有限公司 一种双扩散mos晶体管结构及其制造方法
CN115332324A (zh) * 2022-10-18 2022-11-11 广州粤芯半导体技术有限公司 半导体器件及其制造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853022B2 (en) 2012-01-17 2014-10-07 Globalfoundries Singapore Pte. Ltd. High voltage device
US9450056B2 (en) 2012-01-17 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral DMOS device with dummy gate
US8822291B2 (en) * 2012-01-17 2014-09-02 Globalfoundries Singapore Pte. Ltd. High voltage device
US9035386B2 (en) * 2012-12-21 2015-05-19 Macronix International Co., Ltd. Semiconductor structure and method for manufacturing the same
US9190279B2 (en) * 2013-04-25 2015-11-17 Vanguard International Semiconductor Corporation Semiconductor device and methods for forming the same
US20150001620A1 (en) * 2013-06-28 2015-01-01 Monolithic Power Systems, Inc. Ldmos device with improved avalanche energy and associated fabricating method
JP2015032614A (ja) * 2013-07-31 2015-02-16 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9490360B2 (en) * 2014-02-19 2016-11-08 United Microelectronics Corp. Semiconductor device and operating method thereof
CN105097514B (zh) * 2014-04-25 2018-09-11 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US9911815B2 (en) * 2014-06-18 2018-03-06 Intel Corporation Extended-drain structures for high voltage field effect transistors
TWI610435B (zh) * 2014-11-17 2018-01-01 聯華電子股份有限公司 具有橫向擴散金屬氧化物半導體結構之高壓鰭式場效電晶體元件及其製造方法
US9281379B1 (en) 2014-11-19 2016-03-08 International Business Machines Corporation Gate-all-around fin device
US10205024B2 (en) * 2016-02-05 2019-02-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having field plate and associated fabricating method
US10804389B2 (en) * 2016-02-25 2020-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. LDMOS transistor
US10199475B2 (en) 2016-05-24 2019-02-05 Maxim Integrated Products, Inc. LDMOS transistors and associated systems and methods
CN107731918B (zh) * 2016-08-12 2020-08-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
US20180138307A1 (en) * 2016-11-17 2018-05-17 Globalfoundries Inc. Tunnel finfet with self-aligned gate
DE102017130223B4 (de) 2017-12-15 2020-06-04 Infineon Technologies Ag Halbleitervorrichtung mit elektrisch parallel geschalteten planaren Feldeffekttransistorzellen und zugehöriger DC-DC-Wandler
JP7114290B2 (ja) 2018-03-16 2022-08-08 株式会社東芝 半導体装置
DE102018106967B3 (de) * 2018-03-23 2019-05-23 Infineon Technologies Ag SILIZIUMCARBID HALBLEITERBAUELEMENT und Halbleiterdiode
CN111326569B (zh) * 2018-12-13 2021-06-25 中芯集成电路（宁波）有限公司 栅驱动集成电路
EP3731281A1 (en) * 2019-04-24 2020-10-28 Nxp B.V. Lateral semiconductor device having raised source and drain, and method of manufacture thererof
US11367788B2 (en) * 2019-05-23 2022-06-21 Mediatek Inc. Semiconductor device structure
US11075298B2 (en) 2019-06-27 2021-07-27 Globalfoundries U.S. Inc. LDMOS integrated circuit product
US11107914B2 (en) * 2020-01-28 2021-08-31 Shuming Xu Metal-oxide semiconductor for field-effect transistor having enhanced high-frequency performance
US11502193B2 (en) 2020-09-14 2022-11-15 Globalfoundries Singapore Pte. Ltd. Extended-drain metal-oxide-semiconductor devices with a multiple-thickness buffer dielectric layer
US20220262907A1 (en) * 2021-02-12 2022-08-18 Nuvolta Technologies (Hefei) Co., Ltd. Lateral Double Diffused MOS Device
CN114267729A (zh) * 2021-12-06 2022-04-01 华虹半导体(无锡)有限公司 一种ldmos器件的制备方法及器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020132405A1 (en) * 2000-11-27 2002-09-19 Power Integrations, Inc. Method of fabricating a high-voltage transistor
US20050064710A1 (en) * 2003-06-18 2005-03-24 Dureseti Chidambarrao Trench capacitor DRAM cell using buried oxide as array top oxide
CN1941416A (zh) * 2005-09-28 2007-04-04 东部电子株式会社 Ldmos器件及其制造方法
US20110241113A1 (en) * 2010-03-31 2011-10-06 Zuniga Marco A Dual Gate LDMOS Device with Reduced Capacitance

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7824968B2 (en) 2006-07-17 2010-11-02 Chartered Semiconductor Manufacturing Ltd LDMOS using a combination of enhanced dielectric stress layer and dummy gates
US9450056B2 (en) * 2012-01-17 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral DMOS device with dummy gate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020132405A1 (en) * 2000-11-27 2002-09-19 Power Integrations, Inc. Method of fabricating a high-voltage transistor
US20050064710A1 (en) * 2003-06-18 2005-03-24 Dureseti Chidambarrao Trench capacitor DRAM cell using buried oxide as array top oxide
CN1941416A (zh) * 2005-09-28 2007-04-04 东部电子株式会社 Ldmos器件及其制造方法
US20110241113A1 (en) * 2010-03-31 2011-10-06 Zuniga Marco A Dual Gate LDMOS Device with Reduced Capacitance

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600100A (zh) * 2013-10-30 2015-05-06 奇景光电股份有限公司 水平扩散金氧半导体元件
CN105900246B (zh) * 2014-01-16 2020-02-21 密克罗奇普技术公司 高电压双扩散mos(dmos)装置及其制造方法
CN105900246A (zh) * 2014-01-16 2016-08-24 密克罗奇普技术公司 高电压双扩散mos (dmos)装置及其制造方法
CN104900524A (zh) * 2014-03-06 2015-09-09 中芯国际集成电路制造(上海)有限公司 一种横向扩散半导体器件及其制备方法
CN108871608A (zh) * 2017-05-12 2018-11-23 中芯国际集成电路制造(上海)有限公司 半导体装置和检测器件发热的方法
CN108172622A (zh) * 2018-01-30 2018-06-15 电子科技大学 功率半导体器件
WO2020118750A1 (zh) * 2018-12-13 2020-06-18 中芯集成电路（宁波）有限公司 栅驱动集成电路
US10998439B2 (en) 2018-12-13 2021-05-04 Ningbo Semiconductor International Corporation Gate driver integrated circuit
CN110099227A (zh) * 2019-05-23 2019-08-06 Oppo广东移动通信有限公司 一种像素单元电路及图像处理方法、存储介质
CN110099227B (zh) * 2019-05-23 2021-10-08 Oppo广东移动通信有限公司 一种像素单元电路及图像处理方法、存储介质
CN112447829A (zh) * 2019-09-05 2021-03-05 立锜科技股份有限公司 高压元件及其制造方法
CN114121950A (zh) * 2020-11-25 2022-03-01 伏达半导体(合肥)有限公司 具有背对背连接的晶体管的负载开关
CN114914293A (zh) * 2022-05-30 2022-08-16 无锡沃达科半导体技术有限公司 一种双扩散mos晶体管结构及其制造方法
CN115332324A (zh) * 2022-10-18 2022-11-11 广州粤芯半导体技术有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20180138312A1 (en) 2018-05-17
US20200035826A1 (en) 2020-01-30
US9450056B2 (en) 2016-09-20
US10453955B2 (en) 2019-10-22
US20170005193A1 (en) 2017-01-05
US9871133B2 (en) 2018-01-16
CN103208522B (zh) 2016-08-31
US20130181285A1 (en) 2013-07-18
US10727334B2 (en) 2020-07-28

Similar Documents

Publication Publication Date Title
CN103208522A (zh) 具有伪栅极的横向dmos器件
CN101667595B (zh) 半导体装置
US7602037B2 (en) High voltage semiconductor devices and methods for fabricating the same
CN104201206B (zh) 一种横向soi功率ldmos器件
EP2860762B1 (en) High voltage junction field effect transistor
CN102315260B (zh) 半导体元件及其制造方法
KR20080033843A (ko) 하이 브레이크다운 전압 및 로우 온 저항을 갖는 수평형전력 ｍｏｓｆｅｔ
CN101740392B (zh) Ldmos晶体管、半导体器件及其制造方法
US8482066B2 (en) Semiconductor device
CN100563027C (zh) 高电压金属氧化物半导体装置
CN102751332A (zh) 耗尽型功率半导体器件及其制造方法
CN108258046B (zh) 半导体元件
TWI550883B (zh) 橫向雙擴散金氧半導體元件及減少表面電場的結構
CN108565286B (zh) 高k介质沟槽横向双扩散金属氧化物元素半导体场效应管及其制作方法
CN107799580A (zh) 二极管、接面场效晶体管以及半导体器件
CN101980364B (zh) 一种薄层soi复合功率器件
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
US20150115362A1 (en) Lateral Diffused Metal Oxide Semiconductor
CN103531629B (zh) 用于mos晶体管的设备和方法
CN108511527A (zh) 具有电荷补偿块的垂直双扩散金属氧化物半导体场效应管及其制作方法
US9105721B2 (en) Semiconductor device and manufacturing method thereof
US8643104B1 (en) Lateral diffusion metal oxide semiconductor transistor structure
CN104518027A (zh) Ldmos器件及其制造方法
CN103187443A (zh) 横向双扩散金属氧化物半导体场效应晶体管
CN102646709B (zh) 一种快速超结纵向双扩散金属氧化物半导体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant