CN114267729A - 一种ldmos器件的制备方法及器件 - Google Patents
一种ldmos器件的制备方法及器件 Download PDFInfo
- Publication number
- CN114267729A CN114267729A CN202111472259.2A CN202111472259A CN114267729A CN 114267729 A CN114267729 A CN 114267729A CN 202111472259 A CN202111472259 A CN 202111472259A CN 114267729 A CN114267729 A CN 114267729A
- Authority
- CN
- China
- Prior art keywords
- layer
- type semiconductor
- polysilicon gate
- region
- gate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 111
- 239000004065 semiconductor Substances 0.000 claims abstract description 96
- 239000000463 material Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 229920005591 polysilicon Polymers 0.000 claims description 98
- 238000000034 method Methods 0.000 claims description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 17
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 8
- 238000002347 injection Methods 0.000 abstract description 8
- 239000007924 injection Substances 0.000 abstract description 8
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 description 24
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种LDMOS器件的制备方法，其中，提供一第一型半导体材质的衬底，形成已连续的多晶硅栅层；分割所述多晶硅栅层，使所述多晶硅栅层分成对应所述阱区的第一多晶硅栅层及对应所述漂移区的第二多晶硅栅层；通过一第一掩膜同时对所述源漏掺杂区及所述第一多晶硅栅层进行第二型半导体离子重掺杂，以及，通过一第二掩膜同时对所述第一型半导体离子重掺杂区及所述第二多晶硅栅层进行第一型半导体离子重掺杂。本发明技术方案的有益效果为：显著降低了沟道的最大场强以及碰撞电离，大大改善了热载流子注入效应。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种LDMOS器件的制备方法及器件。
背景技术
LDMOS(laterally-diffused metal-oxide semiconductor横向扩散金属氧化物半导体)是在高压功率集成电路中常采用的半导体器件，高压LDMOS满足耐高压、实现功率控制等方面的要求，常用于射频功率电路。LDMOS器件中热载流子注入效应会使得器件参数退化，降低器件的可靠性以及工作寿命，因此热载流子注入效应常用作评价LDMOS器件工作寿命的重要指标。
现有的LDMOS器件的制作过程中，以N型LDMOS为例，如图1所示通过与源漏区108同时进行的离子注入工艺，对多晶硅进行掺杂，形成N型掺杂的栅极17，使LDMOS器件产生严重的热载流子注入效应，影响了LDMOS器件的工作寿命。
发明内容
针对现有技术中存在的上述问题，现提供一种降低热载流子注入效应的LDMOS器件的制备方法及器件。具体技术方案如下：
一种LDMOS器件的制备方法，其中，包括以下步骤，
步骤S1，提供一第一型半导体材质的衬底，所述衬底上部包括一第二型半导体材质的埋层，所述埋层顶部设置有一第一型半导体材质的外延层，所述外延层中一侧设置有一第一型半导体材质的阱区，另一侧设置有一漂移区，于所述漂移区中部上方形成一场氧层，所述场氧层两侧暴露所述漂移区的上表面；
步骤S2，于所述场氧层朝向所述阱区的一侧形成一部分覆盖所述阱区的栅氧层；
步骤S3，于所述栅氧层上表面及所述场氧层上表面形成已连续的多晶硅栅层，使所述多晶硅栅层覆盖所述栅氧层上表面，以及部分所述场氧层上表面；
步骤S4，分割所述多晶硅栅层，使所述多晶硅栅层分成对应所述阱区的第一多晶硅栅层及对应所述漂移区的第二多晶硅栅层；
步骤S5，分别于所述第一多晶硅栅层及所述第二多晶硅栅层两侧形成侧墙；
步骤S6，分别于所述栅氧层背向所述漂移区的一侧及所述场氧层背向所述阱区的一侧定义源漏掺杂区，通过一第一掩膜同时对所述源漏掺杂区及所述第一多晶硅栅层进行第二型半导体离子重掺杂，以及，于所述位于所述栅氧层一侧的所述源漏掺杂区背向所述漂移区的一侧定义一第一型半导体离子重掺杂区，通过一第二掩膜同时对所述第一型半导体离子重掺杂区及所述第二多晶硅栅层进行第一型半导体离子重掺杂。
优选的，所述步骤S1包括，
步骤S11，提供一第一型半导体材质的衬底；
步骤S12，于所述衬底上部通过第二型半导体离子注入形成所述埋层；
步骤S13，于所述埋层上表面生长形成所述外延层；
步骤S14，于所述外延层上表面形成一氧化层，并刻蚀所述氧化层以形成所述场氧层；
步骤S15，通过离子注入分别形成所述阱区及所述漂移区，并对所述阱区及所述漂移区分别执行退火工艺。
优选的，所述步骤S2中，通过热氧化工艺形成所述栅氧层。
优选的，所述步骤S3中，通过淀积工艺形成所述多晶硅栅层。
优选的，所述步骤S4中，通过光刻工艺形成一掩膜层，通过所述掩膜层刻蚀所述多晶硅栅层，以形成所述第一多晶硅栅层，及所述第二多晶硅栅层。
优选的，所述步骤S5包括以下步骤，
步骤S51，分别于所述第一多晶硅栅层及所述第二多晶硅栅层的两侧形成一第一侧墙；
步骤S52，于所述外延层上表面，所述第一侧墙外表面，所述第一多晶硅栅层上表面及所述第二多晶硅栅层上表面形成一氮化层；
步骤S53，刻蚀去除所述外延层上表面，所述第一多晶硅栅层上表面及所述第二多晶硅栅层上表面的所述氮化层，保留所述第一侧墙外表面的所述氮化层，以形成一第二侧墙。
优选的，所述步骤S6包括，
步骤S611，于所述外延层上表面，所述第二侧墙外表面，所述第一多晶硅栅层上表面及所述第二多晶硅栅层上表面形成一光阻层；
步骤S612，图案化所述光阻层，以打开对应所述源漏掺杂区及所述第一多晶硅栅层的工艺窗口；
步骤S613，通过所述光阻层对所述源漏掺杂区及所述第一多晶硅栅层进行第二型半导体离子注入；
步骤S614，去除所述光阻层，并对离子注入后的所述源漏掺杂区及所述第一多晶硅栅层进行热处理。
优选的，所述步骤S6包括，
步骤S621，于所述外延层上表面，所述第二侧墙外表面，所述第一多晶硅栅层上表面及所述第二多晶硅栅层上表面形成一光阻层；
步骤S622，图案化所述光阻层，以打开对应所述第一型半导体离子重掺杂区及所述第二多晶硅栅层的工艺窗口；
步骤S623，通过所述光阻层对所述第一型半导体离子重掺杂区及所述第二多晶硅栅层进行第一型半导体离子注入；
步骤S624，去除所述光阻层，并对离子注入后的所述第一型半导体离子重掺杂区及所述第二多晶硅栅层进行热处理。
还包括，一种LDMOS器件，其中，包括，
一第一型半导体材质的衬底；
一第二型半导体材质的埋层设置于所述衬底顶部；
一第一型半导体材质的外延层设置于所述埋层上表面，
一第一型半导体材质的阱区设置于所述外延层中一侧，且所述阱区上表面与所述外延层上表面齐平；
一漂移区，设置于所述外延层中与所述阱区相对的一侧，且所述漂移区上表面与所述外延层上表面齐平；
一场氧层，设置于所述漂移区上表面，所述场氧层两侧暴露所述漂移区的上表面；
一栅氧层，设置于所述场氧层朝向所述阱区的一侧；
一第二型半导体离子重掺杂的第一多晶硅栅层，位于所述栅氧层上表面，并对应所述阱区；
一第一型半导体离子重掺杂的第二多晶硅栅层，位于所述场氧层上表面，并对应所述漂移区；
第二型半导体离子重掺杂的源漏区，分别位于所述栅氧层背向所述漂移区的一侧及所述场氧层背向所述阱区的一侧；
一第一型半导体离子重掺杂区，位于所述栅氧层一侧的所述源漏区背向所述漂移区的一侧。
优选的，所述第一型半导体材质为P型半导体材质；所述第二型半导体材质为N型半导体材质。
本发明的技术方案有益效果在于，显著降低了沟道的最大场强以及碰撞电离，大大改善了热载流子注入效应。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为现有技术中LDMOS器件的结构示意图；
图2为本发明的LDMOS器件的制备方法的实施例的步骤流程图；
图3为本发明的LDMOS器件的制备方法的实施例的步骤S1的步骤流程图；
图4为本发明的LDMOS器件的制备方法的实施例的步骤S5的步骤流程图；
图5为本发明的LDMOS器件的制备方法的实施例的步骤S6形成第二型重掺杂多晶硅栅极的步骤流程图；
图6为本发明的LDMOS器件的制备方法的实施例的步骤S6形成第一型重掺杂多晶硅栅极的步骤流程图；
图7为本发明的LDMOS器件的制备方法的实施例的步骤S1执行完毕时的状态示意图；
图8为本发明的LDMOS器件的制备方法的实施例的步骤S4执行完毕时的状态示意图；
图9为本发明的LDMOS器件的制备方法的实施例的步骤S6执行完毕时的状态示意图；
图10为本发明的LDMOS器件的实施例的结构示意图；
图11为本发明的LDMOS器件的实施例的仿真电场示意图；
图12为本发明的LDMOS器件的实施例的衬底电流与栅极电压仿真曲线图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图2所示，本发明的技术方案中包括一种LDMOS器件的制备方法，其中，包括以下步骤，
步骤S1，提供一第一型半导体材质的衬底，衬底上部包括一第二型半导体材质的埋层，埋层顶部设置有一第一型半导体材质的外延层，外延层中一侧设置有一第一型半导体材质的阱区，另一侧设置有一漂移区，于漂移区中部上方形成一场氧层，场氧层两侧暴露漂移区的上表面；
步骤S2，于场氧层朝向阱区的一侧形成一部分覆盖阱区的栅氧层；
步骤S3，于栅氧层上表面及场氧层上表面形成已连续的多晶硅栅层，使多晶硅栅层覆盖栅氧层上表面，以及部分场氧层上表面；
步骤S4，分割多晶硅栅层，使多晶硅栅层分成对应阱区的第一多晶硅栅层及对应漂移区的第二多晶硅栅层；
步骤S5，分别于第一多晶硅栅层及第二多晶硅栅层两侧形成侧墙；
步骤S6，分别于栅氧层背向漂移区的一侧及场氧层背向阱区的一侧定义源漏掺杂区，通过一第一掩膜同时对源漏掺杂区及第一多晶硅栅层进行第二型半导体离子重掺杂，以及，于位于栅氧层一侧的源漏掺杂区背向漂移区的一侧定义一第一型半导体离子重掺杂区，通过一第二掩膜同时对第一型半导体离子重掺杂区及第二多晶硅栅层进行第一型半导体离子重掺杂。
上述技术方案，通过现有技术中用以掺杂形成栅极的连续的多晶硅栅层分割成第一多晶硅栅层及第二多晶硅，通过后续的第二型半导体离子注入、及第一型半导体离子注入进行重掺杂，分别于第一多晶硅栅层形成第二型多晶硅栅极，以及与第二多晶硅栅层形成第一型多晶硅栅极。与现有LDMOS的制造工艺相比，以N型LDMOS为例，可显著降低沟道的最大场强以及碰撞电离，大大改善了热载流子注入效应。
作为优选的实施方式，上述第一型半导体材质可以为P型半导体材质，进一步优选的，上述P型半导体材质可以为P型硅。
作为优选的实施方式，上述第二型半导体材质可以为N型半导体材质，进一步优选的，上述N型半导体材质可以为N型硅。
作为优选的实施方式，如图3及图7所示，步骤S1包括，
步骤S11，提供一第一型半导体材质的衬底；
步骤S12，于衬底上部通过第二型半导体离子注入形成埋层101；
步骤S13，于埋层上表面生长形成外延层102；
步骤S14，于外延层上表面形成一氧化层，并刻蚀氧化层以形成场氧层103；
步骤S15，通过离子注入分别形成阱区105及漂移区104，并对阱区105及漂移区104分别执行退火工艺。
作为优选的实施方式，如图8所示，步骤S2中，可以通过热氧化工艺形成栅氧层106。
作为优选的实施方式，步骤S3中，可以通过淀积工艺形成连续的多晶硅栅层107。
作为优选的实施方式，步骤S4中，可以通过光刻工艺形成一掩膜层，并可以通过该掩膜层刻蚀多晶硅栅层107，以形成第一多晶硅栅层1071，及第二多晶硅栅层1072。
作为优选的实施方式，如图4所示，步骤S5包括以下步骤，
步骤S51，分别于第一多晶硅栅层及第二多晶硅栅层的两侧形成一第一侧墙；
步骤S52，于外延层上表面，第一侧墙外表面，第一多晶硅栅层上表面及第二多晶硅栅层上表面形成一氮化层；
步骤S53，刻蚀去除外延层上表面，第一多晶硅栅层上表面及第二多晶硅栅层上表面的氮化层，保留第一侧墙外表面的氮化层，以形成一第二侧墙。
作为优选的实施方式，如图5及图9所示，步骤S6包括，
步骤S611，于外延层102上表面，第二侧墙外表面，第一多晶硅栅层1071上表面及第二多晶硅栅层1072上表面形成一光阻层(未于图8中示出)；
步骤S612，图案化光阻层，以打开对应源漏掺杂区108及第一多晶硅栅层1071的工艺窗口；
步骤S613，通过光阻层对源漏掺杂区108及第一多晶硅栅层1071进行第二型半导体离子注入形成第二型半导体离子重掺杂的源漏区108及第二型离子重掺杂多晶硅栅极；
步骤S614，去除光阻层，并对离子注入后的源漏掺杂区108及第一多晶硅栅层1071进行热处理，以激活离子注入区并进行表面修复。
作为优选的实施方式，如图5及图9所示，步骤S6包括，
步骤S621，于外延层上表面102，第二侧墙外表面，第一多晶硅栅层1071上表面及第二多晶硅栅层1072上表面形成一光阻层；
步骤S622，图案化光阻层，以打开对应第一型半导体离子重掺杂区109及第二多晶硅栅层1072的工艺窗口；
步骤S623，通过光阻层对第一型半导体离子重掺杂区109及第二多晶硅栅层1072进行第一型半导体离子注入，以形成第一型半导体离子重掺杂区及第一型离子重掺杂的多晶硅栅极；
步骤S624，去除光阻层，并对离子注入后的第一型半导体离子重掺杂区及第二多晶硅栅层进行热处理，以激活离子注入区并进行表面修复。
本发明的技术方案中还包括，如图10所示的一种LDMOS器件，其中，包括，
一第一型半导体材质的衬底；
一第二型半导体材质的埋层101设置于衬底顶部；
一第一型半导体材质的外延层102设置于埋层上表面，
一第一型半导体材质的阱区105设置于外延层102中一侧，且阱区105上表面与外延层102上表面齐平；
一漂移区104，设置于外延层102中与阱区105相对的一侧，且漂移区104上表面与外延层102上表面齐平；
一场氧层103，设置于漂移区104上表面，场氧层103两侧暴露漂移区104的上表面；
一栅氧层106，设置于场氧层103朝向阱区105的一侧；
一第二型半导体离子重掺杂的第一多晶硅栅层1071，位于栅氧层106上表面，并对应阱区105；
一第一型半导体离子重掺杂的第二多晶硅栅层1072，位于场氧层103上表面，并对应漂移区104；
第二型半导体离子重掺杂的源漏区108，分别位于栅氧层106背向漂移区104的一侧及场氧层103背向阱区105的一侧；
一第一型半导体离子重掺杂区109，位于栅氧层106一侧的源漏区108背向漂移区104的一侧。
作为优选的实施方式，上述第一型半导体材质可以为P型半导体材质，进一步优选的，上述P型半导体材质可以为P型硅。
作为优选的实施方式，上述第二型半导体材质可以为N型半导体材质，进一步优选的，上述N型半导体材质可以为N型硅。
如图11-图12的仿真结果比较可知，上述技术方案提供的LDMOS器件，在栅极电压为2V时，器件沟道处最大电场强度明显降低，同时衬底电流Isub可减小20％左右，显著降低了器件沟道的最大场强以及碰撞电离，大大改善了热载流子注入效应。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (10)
1.一种LDMOS器件的制备方法，其特征在于，包括以下步骤，
步骤S1，提供一第一型半导体材质的衬底，所述衬底上部包括一第二型半导体材质的埋层，所述埋层顶部设置有一第一型半导体材质的外延层，所述外延层中一侧设置有一第一型半导体材质的阱区，另一侧设置有一漂移区，于所述漂移区中部上方形成一场氧层，所述场氧层两侧暴露所述漂移区的上表面；
步骤S2，于所述场氧层朝向所述阱区的一侧形成一部分覆盖所述阱区的栅氧层；
步骤S3，于所述栅氧层上表面及所述场氧层上表面形成已连续的多晶硅栅层，使所述多晶硅栅层覆盖所述栅氧层上表面，以及部分所述场氧层上表面；
步骤S4，分割所述多晶硅栅层，使所述多晶硅栅层分成对应所述阱区的第一多晶硅栅层及对应所述漂移区的第二多晶硅栅层；
步骤S5，分别于所述第一多晶硅栅层及所述第二多晶硅栅层两侧形成侧墙；
步骤S6，分别于所述栅氧层背向所述漂移区的一侧及所述场氧层背向所述阱区的一侧定义源漏掺杂区，通过一第一掩膜同时对所述源漏掺杂区及所述第一多晶硅栅层进行第二型半导体离子重掺杂，以及，于所述位于所述栅氧层一侧的所述源漏掺杂区背向所述漂移区的一侧定义一第一型半导体离子重掺杂区，通过一第二掩膜同时对所述第一型半导体离子重掺杂区及所述第二多晶硅栅层进行第一型半导体离子重掺杂。
2.如权利要求1所述的制备方法，其特征在于，所述步骤S1包括，
步骤S11，提供一第一型半导体材质的衬底；
步骤S12，于所述衬底上部通过第二型半导体离子注入形成所述埋层；
步骤S13，于所述埋层上表面生长形成所述外延层；
步骤S14，于所述外延层上表面形成一氧化层，并刻蚀所述氧化层以形成所述场氧层；
步骤S15，通过离子注入分别形成所述阱区及所述漂移区，并对所述阱区及所述漂移区分别执行退火工艺。
3.如权利要求1所述的制备方法，其特征在于，所述步骤S2中，通过热氧化工艺形成所述栅氧层。
4.如权利要求1所述的制备方法，其特征在于，所述步骤S3中，通过淀积工艺形成所述多晶硅栅层。
5.如权利要求1所述的制备方法，其特征在于，所述步骤S4中，通过光刻工艺形成一掩膜层，通过所述掩膜层刻蚀所述多晶硅栅层，以形成所述第一多晶硅栅层，及所述第二多晶硅栅层。
6.如权利要求1所述的制备方法，其特征在于，所述步骤S5包括以下步骤，
步骤S51，分别于所述第一多晶硅栅层及所述第二多晶硅栅层的两侧形成一第一侧墙；
步骤S52，于所述外延层上表面，所述第一侧墙外表面，所述第一多晶硅栅层上表面及所述第二多晶硅栅层上表面形成一氮化层；
步骤S53，刻蚀去除所述外延层上表面，所述第一多晶硅栅层上表面及所述第二多晶硅栅层上表面的所述氮化层，保留所述第一侧墙外表面的所述氮化层，以形成一第二侧墙。
7.如权利要求1所述的制备方法，其特征在于，所述步骤S6包括，
步骤S611，于所述外延层上表面，所述第二侧墙外表面，所述第一多晶硅栅层上表面及所述第二多晶硅栅层上表面形成一光阻层；
步骤S612，图案化所述光阻层，以打开对应所述源漏掺杂区及所述第一多晶硅栅层的工艺窗口；
步骤S613，通过所述光阻层对所述源漏掺杂区及所述第一多晶硅栅层进行第二型半导体离子注入；
步骤S614，去除所述光阻层，并对离子注入后的所述源漏掺杂区及所述第一多晶硅栅层进行热处理。
8.如权利要求1所述的制备方法，其特征在于，所述步骤S6包括，
步骤S621，于所述外延层上表面，所述第二侧墙外表面，所述第一多晶硅栅层上表面及所述第二多晶硅栅层上表面形成一光阻层；
步骤S622，图案化所述光阻层，以打开对应所述第一型半导体离子重掺杂区及所述第二多晶硅栅层的工艺窗口；
步骤S623，通过所述光阻层对所述第一型半导体离子重掺杂区及所述第二多晶硅栅层进行第一型半导体离子注入；
步骤S624，去除所述光阻层，并对离子注入后的所述第一型半导体离子重掺杂区及所述第二多晶硅栅层进行热处理。
9.一种LDMOS器件，其特征在于，包括，
一第一型半导体材质的衬底；
一第二型半导体材质的埋层设置于所述衬底顶部；
一第一型半导体材质的外延层设置于所述埋层上表面，
一第一型半导体材质的阱区设置于所述外延层中一侧，且所述阱区上表面与所述外延层上表面齐平；
一漂移区，设置于所述外延层中与所述阱区相对的一侧，且所述漂移区上表面与所述外延层上表面齐平；
一场氧层，设置于所述漂移区上表面，所述场氧层两侧暴露所述漂移区的上表面；
一栅氧层，设置于所述场氧层朝向所述阱区的一侧；
一第二型半导体离子重掺杂的第一多晶硅栅层，位于所述栅氧层上表面，并对应所述阱区；
一第一型半导体离子重掺杂的第二多晶硅栅层，位于所述场氧层上表面，并对应所述漂移区；
第二型半导体离子重掺杂的源漏区，分别位于所述栅氧层背向所述漂移区的一侧及所述场氧层背向所述阱区的一侧；
一第一型半导体离子重掺杂区，位于所述栅氧层一侧的所述源漏区背向所述漂移区的一侧。
10.如权利要求9所述的器件，其特征在于，所述第一型半导体材质为P型半导体材质；所述第二型半导体材质为N型半导体材质。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111472259.2A CN114267729A (zh) | 2021-12-06 | 2021-12-06 | 一种ldmos器件的制备方法及器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111472259.2A CN114267729A (zh) | 2021-12-06 | 2021-12-06 | 一种ldmos器件的制备方法及器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114267729A true CN114267729A (zh) | 2022-04-01 |
Family
ID=80826213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111472259.2A Pending CN114267729A (zh) | 2021-12-06 | 2021-12-06 | 一种ldmos器件的制备方法及器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114267729A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102751195A (zh) * | 2011-07-18 | 2012-10-24 | 成都芯源系统有限公司 | 横向晶体管及其制作方法 |
| US20130181285A1 (en) * | 2012-01-17 | 2013-07-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lateral DMOS Device with Dummy Gate |
| CN107180873A (zh) * | 2016-03-14 | 2017-09-19 | 马克西姆综合产品公司 | 包括resurf层和阶跃栅极的ldmos晶体管以及相关联的系统和方法 |
| CN111613663A (zh) * | 2019-02-26 | 2020-09-01 | 中芯国际集成电路制造(北京)有限公司 | Ldmos器件及其制作方法 |
| CN112447829A (zh) * | 2019-09-05 | 2021-03-05 | 立锜科技股份有限公司 | 高压元件及其制造方法 |
| US20210234042A1 (en) * | 2020-01-28 | 2021-07-29 | Shuming Xu | Metal-oxide semiconductor for field-effect transistor having enhanced high-frequency performance |
-
2021
- 2021-12-06 CN CN202111472259.2A patent/CN114267729A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102751195A (zh) * | 2011-07-18 | 2012-10-24 | 成都芯源系统有限公司 | 横向晶体管及其制作方法 |
| US20130181285A1 (en) * | 2012-01-17 | 2013-07-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lateral DMOS Device with Dummy Gate |
| CN107180873A (zh) * | 2016-03-14 | 2017-09-19 | 马克西姆综合产品公司 | 包括resurf层和阶跃栅极的ldmos晶体管以及相关联的系统和方法 |
| CN111613663A (zh) * | 2019-02-26 | 2020-09-01 | 中芯国际集成电路制造(北京)有限公司 | Ldmos器件及其制作方法 |
| CN112447829A (zh) * | 2019-09-05 | 2021-03-05 | 立锜科技股份有限公司 | 高压元件及其制造方法 |
| US20210234042A1 (en) * | 2020-01-28 | 2021-07-29 | Shuming Xu | Metal-oxide semiconductor for field-effect transistor having enhanced high-frequency performance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6498071B2 (en) | Manufacture of trench-gate semiconductor devices | |
| US7544558B2 (en) | Method for integrating DMOS into sub-micron CMOS process | |
| EP1386352B1 (en) | Trench-gate semiconductor devices and their manufacture | |
| US20170263719A1 (en) | Method of manufacturing a semiconductor structure and semiconductor structure | |
| KR20060111867A (ko) | 개선된 성능 및 방법을 가진 전력 반도체 장치 | |
| US6087224A (en) | Manufacture of trench-gate semiconductor devices | |
| KR20120017423A (ko) | 자기 정렬된 수직 ｌｄｄ 및 후면 드레인을 가지는 ｌｄｍｏｓ | |
| US5879995A (en) | High-voltage transistor and manufacturing method therefor | |
| JP4122230B2 (ja) | オン抵抗が低減された二重拡散型電界効果トランジスタ | |
| CN110767551A (zh) | Ldmos器件及其制作方法及调节其电性参数的方法 | |
| CN114267729A (zh) | 一种ldmos器件的制备方法及器件 | |
| US6410410B1 (en) | Method of forming lightly doped regions in a semiconductor device | |
| EP3035388B1 (en) | Semiconductor device and fabrication method thereof | |
| CN107342224B (zh) | Vdmos器件的制作方法 | |
| KR101099560B1 (ko) | 고전압 트랜지스터 제조방법 | |
| CN106549057B (zh) | Dmos器件制作方法与dmos器件 | |
| EP0996970B1 (en) | Manufacture of field-effect semiconductor devices | |
| CN112309853A (zh) | 屏蔽栅极沟槽结构的制备方法 | |
| CN112133758A (zh) | 功率半导体器件及制造方法 | |
| CN216054715U (zh) | 平面型vdmos器件 | |
| CN111129107A (zh) | 半导体器件及其制作方法 | |
| KR101099559B1 (ko) | 파워 모스펫 제조방법 | |
| CN110176401B (zh) | 一种降低vdmos生产成本的方法 | |
| CN111192828B (zh) | 半导体结构及其形成方法 | |
| CN113224129A (zh) | 平面型vdmos器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |