CN1770410A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1770410A
CN1770410A CNA2005101088311A CN200510108831A CN1770410A CN 1770410 A CN1770410 A CN 1770410A CN A2005101088311 A CNA2005101088311 A CN A2005101088311A CN 200510108831 A CN200510108831 A CN 200510108831A CN 1770410 A CN1770410 A CN 1770410A
Authority
CN
China
Prior art keywords
oxide film
diffusion layer
gate electrode
film
field oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101088311A
Other languages
English (en)
Other versions
CN100490096C (zh
Inventor
大竹诚治
小仓尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1770410A publication Critical patent/CN1770410A/zh
Application granted granted Critical
Publication of CN100490096C publication Critical patent/CN100490096C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

半导体装置及其制造方法。在现有的半导体装置的制造方法中具有难以在偏移区域上位置精度良好地形成漏极扩散层的问题，而本发明的半导体装置的制造方法，在外延层(5)上面堆积硅氧化膜(12)、多晶硅膜(13)以及氮化硅膜(14)。在多晶硅膜(13)及氮化硅膜(14)上形成用于形成LOCOS氧化膜(22)的开口部(21)。并且，使用该开口部(21)，利用自整合技术由离子注入而形成P型扩散层(18)。之后，在开口部(21)上形成LOCOS氧化膜(22)。通过该制造方法能够在偏移区域上位置精度良好地形成用作为漏极区域的P型扩散层。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种为了降低导通时的电阻值而在偏移(offset)区域形成漏极区域的技术。
背景技术
在以往的半导体装置的制造方法中具有如下的制造方法，即，准备P型的硅衬底，在衬底表面上形成离子注入掩模，其用于形成偏移漏极区域。在根据所希望的条件离子注入杂质后，去除离子注入掩模。并且，利用热处理工序使杂质扩散并形成偏移漏极区域。之后，在衬底上面层积用于形成场氧化膜的氧化膜和氮化硅膜。并且，对氮化硅膜进行构图，以形成场氧化膜形成时的开口部。利用热氧化法形成场氧化膜并去除氧化膜及氮化硅膜(例如参照专利文献1)。
在以往的半导体装置的制造方法中还具有如下的制造方法，即，在由双重扩散结构形成的漏极区域，首先形成LOCOS(Local Oxidation ofSilicon：硅的局部氧化)氧化膜。此时，使位于漏极区域侧的LOCOS氧化膜的鸟嘴(バ一ズビ一ク)形状缓缓倾斜，并且形成得大。利用LOCOS氧化膜的鸟嘴形状，在高加速电压下从LOCOS氧化膜上面离子注入杂质并使其扩散。利用该制造方法形成漏极区域的扩散得深的低浓度扩散层。之后，使用LOCOS氧化膜利用自整合技术，从低浓度扩散层表面离子注入杂质，形成漏极区域的高浓度扩散层(例如参照专利文献2)。
专利文献1：特开2003-204062号公报(第5-6页，第3-7图)
专利文献2：特开2003-309258号公报(第8-10页，第5-9图)
如上所述，在现有的半导体装置的制造方法中，在硅衬底上面形成用于形成偏移漏极区域的离子注入掩模。形成偏移漏极区域之后去除该离子注入掩模，层积用于形成场氧化膜的氧化膜及氮化硅膜。对氮化硅膜进行构图，形成场氧化膜后去除氧化膜及氮化硅膜。利用该制造方法，分别形成偏移漏极区域形成时的掩模和用于形成场氧化膜的掩模。因此，由于在各个工序中产生的掩模偏移，使得偏移漏极区域和场氧化膜的位置对齐精度变差。并且，具有难以实现所希望的耐压特性和所希望的导通时的电阻值的问题。
另外，偏移漏极区域形成时的掩模和用于形成场氧化膜的掩模作为各不相同的掩模形成。利用该制造方法，具有掩模数量及制造工序增加、制造成本增加的问题。
另外，在现有的半导体装置的制作方法中，在外延层表面形成用于形成LOCOS氧化膜的氧化硅膜及氮化硅膜。有选择地形成LOCOS氧化膜形成区域的氧化硅膜及氮化硅膜。并且，在形成了LOCOS氧化硅膜之后，通过从该LOCOS氧化膜的鸟嘴部上面离子注入而形成漏极区域。由此，由于LOCOS氧化膜形成时的掩模偏移和鸟嘴部的膜厚、形状等，在漏极区域的形成区域上产生偏移，具有位置对齐精度差的问题。
另外，漏极区域形成至与源极区域重叠形成的反向栅区域附近，则产生耐压特性劣化的问题。另一方面，漏极区域从该反向栅区域向远方形成，则产生导通时的电阻值增大的问题。总之，漏极区域考虑耐压特性和导通时的电阻值等而需要高精度地形成。但是，如上所述，由于漏极区域的位置对齐精度差，而具有难以实现所希望的耐压特性和所希望的导通时的电阻值的问题。
发明内容
本发明是鉴于上述各问题而研发的，其提供一种半导体装置的制造方法，包括如下工序：在从半导体层表面形成第一漏极扩散层后，在所述半导体层表面形成绝缘层，有选择地去除所述绝缘层，以在所述半导体层上形成有场氧化膜的区域设置开口部；使用所述开口部利用自整合技术从所述第一漏极扩散层表面形成第二扩散层后，在所述半导体层上形成场氧化膜；去除所述绝缘层的一部分后，在所述半导体层上面形成栅电极，在所述栅电极下方的所述半导体层上形成反向栅扩散层及源极扩散层。因此，在本发明中，使用为了形成场氧化膜而构图的绝缘层，利用自整合技术形成第二漏极扩散层。通过该制造方法，能够在偏移区域上位置精度良好地形成第二漏极扩散层。
另外，在本发明的半导体装置的制造方法中，在形成所述反向栅扩散层的工序中，使用形成有所述场氧化膜的台阶差作为对位标记的所述栅电极，利用自整合技术形成所述反向栅扩散层。因此，在本发明中，使用栅电极并利用自整合技术来形成反向栅扩散层。通过该制造方法，能够位置精度良好地配置第二漏极扩散层和反向栅扩散层，能够实现所希望的耐压特性和所希望的导通时的电阻值。
在本发明的半导体装置的装置方法中，在有选择地去除所述绝缘层的工序中，在所述半导体表面依次堆积栅极氧化膜、第一硅膜及氮化硅膜之后，将所述第一硅膜和所述氮化硅膜与所述场氧化膜的形成区域对齐而去除。因此，在本发明中，栅极氧化膜和作为栅电极使用的第一硅膜作为场氧化膜形成时的掩模使用。通过该制造方法，能够将制造工序简略化，并且能够抑制制造成本。
另外，在本发明的半导体装置的装置方法中，去除所述绝缘层的一部分的工序中，在形成所述场氧化膜之后去除所述氮化硅膜。因此，本发明中在由硅膜覆盖栅极氧化膜的状态下形成场氧化膜。并且，使用该硅膜形成栅电极。通过该制造方法，能够防止在形成场氧化膜之前堆积的栅极氧化膜成长到所希望的膜厚以上。
在本发明的半导体装置的装置方法中，在形成所述栅电极的工序中，在去除所述氮化硅膜之后，在所述半导体层上面堆积第二硅膜，将所述场氧化膜的台阶差作为对位标记而使用。因此，本发明中，相对第二漏极扩散层能够位置精度良好地形成栅电极。并且，使用栅电极利用自整合技术而形成的反向栅扩散层能够相对第二漏极扩散层位置精度良好地形成。
本发明的半导体装置包括：半导体层；场氧化膜；栅电极；栅极氧化膜；一导电型的第一漏极扩散层；一导电型的第二漏极扩散层；反向导电型的反向栅扩散层；一导电型的源极扩散层，所述场氧化膜形成在所述半导体层表面，所述栅电极中其一端介由所述栅极氧化膜位于所述半导体层表面上，所述栅极氧化膜被所述栅电极和所述半导体层表面夹着，所述栅电极的另一端形成在所述场氧化膜的一端上，所述第一漏极扩散层形成于所述场氧化膜的另一端侧，所述第二漏极扩散层与所述第一漏极扩散层重叠形成，所述反向栅扩散层形成在栅电极之下，所述源极扩散层形成于所述栅电极的一端侧一直延伸到所述栅电极之下。
本发明中，使用作为形成场氧化膜的掩模而被使用的绝缘层，在偏移区域形成漏极扩散层。通过该制造方法能够在偏移区域上位置精度良好地形成漏极扩散层。并且，能够实现所希望的耐压特性和所希望的导通时的电阻值。
另外，在本发明中，利用场氧化膜的台阶差对栅电极进行构图。并且，使用该栅电极的另一端利用自整合技术形成反向栅扩散层。通过该制造方法，能够位置精度良好地配置漏极扩散层和反向栅扩散层，并且能够实现所希望的耐压特性和所希望的导通时的电阻值。
在本发明中，将栅极氧化膜和作为栅电极使用的硅膜作为场氧化膜形成时的绝缘层来使用。然后，使用栅极氧化膜及硅膜形成栅电极。通过该制造方法，能够将制造工序简略化，并且能够抑制制造成本。
在本发明中，在半导体层表面上堆积栅极氧化膜之后，由用作为栅电极的硅膜覆盖栅极氧化膜。之后，在硅膜上面再堆积硅膜，使栅电极形成所希望的膜厚。通过该制造方法，能够防止栅极氧化膜过多地成长，并且能够将栅极氧化膜的膜厚维持在所希望的厚度。
另外，通过将源极扩散层在所述栅电极的一端一直延伸形成到所述栅电极之下，难以在源极、漏极之间引起泄漏。
附图说明
图1是说明本发明实施方式的半导体装置的制造方法的剖面图；
图2是说明本发明实施方式的半导体装置的制造方法的剖面图；
图3是说明本发明实施方式的半导体装置的制造方法的剖面图；
图4是说明本发明实施方式的半导体装置的制造方法的剖面图；
图5是说明本发明实施方式的半导体装置的制造方法的剖面图；
图6是说明本发明实施方式的半导体装置的制造方法的剖面图；
图7是说明本发明实施方式的半导体装置的制造方法的剖面图；
图8是说明本发明实施方式的半导体装置的制造方法的剖面图；
图9是说明本发明实施方式的半导体装置的制造方法的剖面图。
符号说明
1：P型单晶硅衬底；5：N型外延层；6：P型扩散层；10：第一元件形成区域；11：第二元件形成区域；12：氧化硅膜；13：多晶硅膜；14：氮化硅膜；18：P型扩散层；22：LOCOS氧化膜；23：多晶硅膜；24：钨硅膜；25：氧化硅膜；26：栅电极；27：栅电极；33：P型扩散层
具体实施方式
以下参照图1～图9详细说明本发明一实施方式的半导体装置的制造方法。
图1～图9是用于说明本实施方式的半导体装置的装置方法的剖面图。在以下的说明中，关于在由分离区域划分的元件形成区域上例如形成P沟道型MOS晶体管和N沟道型MOS晶体管的情况进行说明。但是，并不是限定于该组合的情况，例如也可以是在其他的元件形成区域上形成NPN型的晶体管、纵型PNP晶体管等而形成半导体集成电路装置的情况。
首先，如图1所示准备P型的单晶硅基板1。使用公知的光刻技术从衬底1的表面离子注入N型杂质，例如磷(P)，形成N型埋入扩散层2、3。然后，使用公知的光刻技术从衬底1的表面离子注入P型杂质，例如硼(B)，形成P型埋入扩散层4。之后，在外延成长装置的基座上配置衬底1。
其次，利用灯泡加热给予衬底1例如1200℃左右的高温，同时向反应管内导入SiHCl3气体和H2气体。由此，在衬底1上使例如电阻率0.1～2.0Ω·cm、厚度0.5～1.5μm左右的外延层5成长。使用公知的光刻技术从外延层5的表面离子注入P型杂质，例如硼(B)，形成P型扩散层6。将P型扩散层6扩散，以与N型埋入扩散层3局部重叠。P型扩散层6被用作为P沟道型MOS晶体管的漏极区域。
另外，本实施方式的衬底1及外延层5对应于本发明的“半导体层”。在本实施方式中，表示了在衬底1形成有一层外延层5的情况，但并不限于该情况。例如，作为本发明的“半导体层”可以是仅为衬底的情况，也可以是在衬底上面层积有多个外延层的情况。另外，衬底可以是N型单晶硅衬底、化合物半导体衬底。本实施方式的P型扩散层6对应于本发明的“第一漏极扩散层”。
接下来，如图2所示，使用公知的光刻技术从外延层5的表面离子注入N型杂质，例如磷(P)，形成N型扩散层7。另外，使用公知的光刻技术从外延层5的表面离子注入P型杂质，例如硼(B)，形成P型扩散层8。通过将P型埋入扩散层4与扩散层8连结，形成分离区域9。如上所述，利用分离区域9将衬底1及外延层5划分成多个元件形成区域。在本实施方式中，在第一元件形成区域10上形成N沟道型MOS晶体管，在第二元件形成区域11上形成P沟道型MOS晶体管。
然后，在外延层5表面上堆积例如150～350左右的氧化硅膜12。在氧化硅膜12上面依次堆积多晶硅膜13、氮化硅膜14。
另外，本实施方式的氧化硅膜12、多晶硅膜13以及氮化硅膜14对应于本发明的“绝缘层”。本实施方式的多晶硅膜13对应于本发明的“第一硅膜”。作为本发明的“第一硅膜”为构成栅电极的膜即可。
接下来，如图3所示，有选择地去除多晶硅膜13及氮化硅膜14，以在形成LOCOS氧化膜22(参照图5)的部分上设置开口部。此时，虽然未作图示，但在划线区域形成N型埋入扩散层2时，在衬底1表面形成台阶差。将该台阶差用作为对准掩模，有选择地去除多晶硅膜13及氮化硅膜14。
之后，在外延层5表面形成用于形成N型扩散层15的光致抗蚀剂16。使用公知的光刻技术在形成有N型扩散层15的区域上面的光致抗蚀剂16上形成开口部17。
此时，能够将已配置于外延层5表面的多晶硅13及氮化硅膜14的台阶差用作对准掩模。并且，以光致抗蚀剂16为掩模，离子注入N型杂质，例如磷(P)，形成N型扩散层15。通过该制造方法，能够不受LOCOS氧化膜22的形状例如鸟嘴部的厚度、形状等影响而形成N型扩散层15。另外，N型扩散层15能够相对于LOCOS氧化膜22位置精度良好地形成。
本实施方式的LOCOS氧化膜22对应于本发明的“场氧化膜”，在利用LOCOS法形成时不进行限定。本发明的“场氧化膜”也可以通过能够形成厚的热氧化膜的制造方法来形成。
接下来，如图4所示，去除光致抗蚀剂16后，在外延层5表面形成用于形成P型扩散层18的光致抗蚀剂19。使用公知的光刻技术在形成有P型扩散层18的区域上面的光致抗蚀剂19上形成开口部20。并且以光致抗蚀剂19为掩模离子注入P型杂质，例如硼(B)，形成P型扩散层18。
此时，在光致抗蚀剂19的开口部20的内侧形成有多晶硅膜13及氮化硅膜14的开口部21。使用开口部21并利用自整合技术进行离子注入，由此能够相对LOCOS氧化膜22位置精度良好地形成P型扩散层18。
本实施方式的P型扩散层18对应于本发明的“第二漏极扩散层”。
接下来如图5所示，将多晶硅膜13及氮化硅膜14用作为掩模，从氧化硅膜12上，例如以800～1200℃左右的蒸汽氧化，进行氧化膜粘附。同时，对衬底1整体施加热处理，形成LOCOS氧化膜22。此时，在形成有多晶硅膜13及氮化硅膜14的部分的局部形成鸟嘴状。另外，LOCOS氧化膜22的平坦部例如行成为厚3000～5000左右。特别是，在分离区域9上，通过形成LOCOS氧化膜22，进一步形成元件间分离。之后，去除氮化硅膜14。
然后，在多晶硅膜13或LOCOS氧化膜22上面依次堆积多晶硅膜23、钨硅膜24以及氧化硅膜25。此时，在第一及第二元件形成区域10、11将残留于外延层5表面的氧化硅膜12使用作栅极氧化膜。另外，在残留于氧化硅膜12上面的多晶硅膜13上面还堆积多晶硅膜23以及钨硅膜24。并且，形成用作为栅电极26、27(参照图6)的所希望的膜厚。另外，本实施方式的多晶硅膜23及钨硅膜24对应于本发明的“第二硅膜”。并且本发明的“第二硅膜”只要是构成栅电极的膜即可。
此时，使用图2如上所示，在堆积有氧化硅膜12后堆积多晶硅膜13。并且，在形成LOCOS氧化膜22并直到堆积多晶硅膜13期间，氧化硅膜12被多晶硅膜13覆盖。通过该制造方法，将氧化硅膜12氧化，能够大幅度地降低成长的量。并且，N沟道型MOS晶体管及P沟道型MOS晶体管的栅极氧化膜的膜厚维持在适当的范围内。
另外，将作为栅极氧化膜使用的氧化硅膜12及作为栅电极26、27使用的多晶硅膜13兼用作LOCOS氧化膜22形成时的掩模。通过该制造方法，能够省略堆积、去除LOCOS氧化膜22形成用的氧化硅膜的工序，将制造工序简略化，能够抑制制造成本。
在本实施方式中，多晶硅膜13、23通过两次堆积工序形成所希望的膜厚。通过该制造方法，能够减薄多晶硅膜13的膜厚。并且，能够容易地在形成OCOS氧化膜时进行构图。但是，在本实施方式中，可以由一次堆积工序在氧化硅膜12表面上形成适于栅电极26、27膜厚的多晶硅膜。另外，在图6～图9中，多晶硅膜13与多晶硅膜23一体图示。
接下来，如图6所示，在第一及第二元件形成区域10、11上有选择地去除多晶硅膜23、钨硅膜24以及氧化硅膜25。并且形成栅电极26、27。此时能够将已配置在外延层5表面的LOCOS氧化膜22的台阶差利用作对准掩模。根据该制造方法，在第一及第二元件形成区域10、11中也能够相对于LOCOS氧化膜22位置精度良好地形成栅电极26、27。
然后，在外延层5上面堆积TEOS膜28，在TEOS膜28上面堆积光致抗蚀剂29。使用公知的光刻技术，在形成有N型扩散层30的区域的光致抗蚀剂29上形成开口部31。以光致抗蚀剂29为掩模，离子注入N型杂质，例如磷(P)，形成N型扩散层30。如图所示，使用栅电极27利用自整合技术形成N型扩散层30。N型扩散层30被用作为P沟道型MOS晶体管的反向栅区域。
接着，如图7所示，去除光致抗蚀剂29后，在外延层5表面形成用于形成P型扩散层32、33的光致抗蚀剂34。使用公知的光刻技术在形成有P型扩散层32、33的区域上面的光致抗蚀剂34上形成开口部。并且，以光致抗蚀剂34为掩模，离子注入杂质，例如硼(B)，形成P型扩散层32、33。此时，如图所示，P型扩散层32使用栅电极26，利用自整合技术形成。另一方面，P型扩散层33使用LOCOS氧化膜22利用自整合技术形成。P型扩散层32被用作为N沟道型MOS晶体管的反向栅区域。P型扩散层33被用作为P沟道型MOS晶体管的漏极区域。
然后，如图8所示，去除光致抗蚀剂34后，在外延层5表面形成用于形成P型扩散层35、36的光致抗蚀剂37。使用公知的光刻技术在形成有P型扩散层35、36的区域上面的光致抗蚀剂37上形成开口部。并且，以光致抗蚀剂37和栅电极27为掩模，离子注入杂质，例如氟化硼(BF2)，形成P型扩散层35、36。P型扩散层35、35被用作为P沟道型MOS晶体管的源极区域。
接下来，如图9所示，使用公知的光刻技术从外延层5的表面离子注入N型杂质，例如磷(P)，形成N型扩散层38、39、40、41。N型扩散层38、39分别用作为N沟道MOS晶体管的源极区域和漏极区域。在N型扩散层40上施加电源电位，起到防止P沟道型MOS晶体管的外延层5翻转的作用。N型扩散层41与P型扩散层35、36等电位，防止P沟道型MOS晶体管的反向栅区域的寄生效果。
之后，在外延层5上面例如作为绝缘层42堆积BPSG(Boron PhosphoSilicate Glass：硼磷硅酸盐玻璃)膜、SOG(Spin On Glass：旋涂玻璃)膜等。例如，通过使用了CHF3+O2类气体的干式蚀刻，在绝缘层42上形成接触孔43、44、45、46、47。在接触孔43、44、45、46、47内壁等上形成势垒金属膜48。并且将钨(W)膜49埋设在接触孔43、44、45、46、47内。在钨膜49上面，通过CVD法堆积铝铜(AlCu)膜、势垒金属膜。之后，使用公知的光刻技术有选择地去除AlCu膜及势垒金属膜。并且形成N沟道型MOS晶体管的漏电极50及源电极51。另外，形成P沟道型MOS晶体管的漏电极52及源电极53。在图9所示的剖面中，向栅电极26、27的配线层未作图示，而由其他的区域与配线层连接。
如上所述，在本实施方式中，在P沟道型MOS晶体管中，使用LOCOS氧化膜22形成时的掩模来形成P型扩散层18。即，能够在P沟道型MOS晶体管的偏移区域位置精度良好地形成P型扩散层18。通过该制造方法，能够降低P沟道型MOS晶体管的导通电阻值。另一方面，漏极区域的P型扩散层18能够相对于反向栅区域的N型扩散层30位置精度良好地形成，并且能够维持耐压特性。
另外，P沟道型MOS晶体管的漏极区域通过P型扩散层6、18、33形成。在接触孔45的下方重叠P型扩散层6、18、33，而形成P型杂质浓度高的状态。另一方面，形成越接近反向栅区域的N型扩散层30，P型杂质浓度越低的状态。通过该偏移区域的浓度梯度，能够一边维持P沟道型MOS晶体管的耐压特性一边降低导通电阻值。
以下，参照图9详细说明本发明一实施方式的半导体装置。如图9所示，P沟道型MOS晶体管由P型单晶硅基板1、N型埋入扩散层3、N型外延层5、用作为反向栅区域的N型扩散层30、41、用作为源极区域的P型扩散层35、36，用作为漏极区域的P型扩散层6、18、33、LOCOS氧化膜22、栅极氧化膜12以及栅电极27构成。
N型外延层5例如形成为电阻率0.1～2.0Ω·cm、厚度0.5～1.5μm左右。将P型扩散层6扩散，以与N型埋入扩散层3局部重叠。LOCOS氧化膜22的平坦部例如形成为厚3000～5000左右。栅电极27形成为经由栅极氧化膜12使栅电极27的一端位于半导体层表面上。栅极氧化膜12被栅电极27和半导体表面夹着而形成。栅电极27形成于LOCOS氧化膜22的一端上。栅电极27的另一端位于LOCOS氧化膜22上而形成。P型扩散层33形成于LOCOS氧化膜22的另一端。P型扩散层18与LOCOS氧化膜22重叠形成。用作为反向栅扩散层的N型扩散层30、41形成于栅电极27之下。用作为源极扩散层的P型扩散层35、36形成于栅电极27的一端，一直延伸到栅电极27的下方。
本发明在不脱离发明要旨的范围内能够进行各种变更。

Claims (6)

1.一种半导体装置的制造方法，其特征在于，包括如下工序：在从半导体层表面形成第一漏极扩散层后，在所述半导体层表面形成绝缘层，有选择地去除所述绝缘层，以在所述半导体层上形成有场氧化膜的区域设置开口部；使用所述开口部，利用自整合技术从所述第一漏极扩散层表面形成第二漏极扩散层，然后在所述半导体层上形成场氧化膜；去除所述绝缘层的一部分后，在所述半导体层上面形成栅电极，在所述栅电极下方的所述半导体层上形成反向栅扩散层及源极扩散层。
2.如权利要求1所述的半导体装置的制造方法，其特征在于，在形成所述反向栅扩散层的工序中，使用形成有所述场氧化膜的台阶差作为对位标记的所述栅电极，利用自整合技术形成所述反向栅扩散层。
3.如权利要求1所述的半导体装置的制造方法，其特征在于，在有选择地去除所述绝缘层的工序中，在所述半导体表面依次堆积栅极氧化膜、第一硅膜及氮化硅膜，然后将所述第一硅膜和所述氮化硅膜与所述场氧化膜的形成区域对齐而去除。
4.如权利要求3所述的半导体装置的制造方法，其特征在于，在去除所述绝缘层的一部分的工序中，在形成所述场氧化膜之后去除所述氮化硅膜。
5.如权利要求3所述的半导体装置的装置方法，其特征在于，在形成所述栅电极的工序中，在去除所述氮化硅膜之后，在所述半导体层上面堆积第二硅膜，将所述场氧化膜的台阶差用作为对位标记。
6.一种半导体装置，其包括：半导体层；场氧化膜；栅电极；栅极氧化膜；一导电型的第一漏极扩散层；一导电型的第二漏极扩散层；反向导电型的反向栅扩散层；一导电型的源极扩散层，所述场氧化膜形成在所述半导体层表面，所述栅电极中所述栅电极的一端介由所述栅极氧化膜位于所述半导体层表面上，所述栅极氧化膜被所述栅电极和所述半导体层表面夹着，所述栅电极的另一端形成在所述场氧化膜的一端上，所述第一漏极扩散层形成于所述场氧化膜的另一端侧，所述第二漏极扩散层与所述第一漏极扩散层重叠形成，所述反向栅扩散层形成在栅电极之下，所述源极扩散层在所述栅电极的一端侧一直延伸形成到所述栅电极之下。
CNB2005101088311A 2004-09-30 2005-09-30 半导体装置及其制造方法 Expired - Fee Related CN100490096C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP285689/04 2004-09-30
JP2004285689 2004-09-30
JP269874/05 2005-09-16
JP2005269874A JP2006128640A (ja) 2004-09-30 2005-09-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1770410A true CN1770410A (zh) 2006-05-10
CN100490096C CN100490096C (zh) 2009-05-20

Family

ID=36144408

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101088311A Expired - Fee Related CN100490096C (zh) 2004-09-30 2005-09-30 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US20060076612A1 (zh)
JP (1) JP2006128640A (zh)
KR (1) KR100661410B1 (zh)
CN (1) CN100490096C (zh)
TW (1) TWI278116B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7547950B2 (en) 2006-06-29 2009-06-16 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
CN103311246A (zh) * 2012-03-12 2013-09-18 瑞萨电子株式会社 半导体器件及其制造方法
CN107481930A (zh) * 2016-06-08 2017-12-15 中芯国际集成电路制造(上海)有限公司 双极结型晶体管的制造方法及半导体芯片的制作方法
CN113899488A (zh) * 2020-07-07 2022-01-07 三菱电机株式会社 半导体压力传感器及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180243A (ja) * 2005-12-27 2007-07-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008010626A (ja) * 2006-06-29 2008-01-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5684450B2 (ja) * 2008-08-20 2015-03-11 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
JP5525736B2 (ja) * 2009-02-18 2014-06-18 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
JP5755939B2 (ja) * 2011-05-24 2015-07-29 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
CN103187279B (zh) * 2011-12-29 2016-07-06 无锡华润上华半导体有限公司 半导体器件的制作方法
US9306034B2 (en) 2014-02-24 2016-04-05 Vanguard International Semiconductor Corporation Method and apparatus for power device with multiple doped regions
US9831305B1 (en) * 2016-05-06 2017-11-28 Vanguard International Semiconductor Corporation Semiconductor device and method for manufacturing the same
CN108565222A (zh) * 2018-06-15 2018-09-21 江苏矽导集成科技有限公司 一种SiC器件的横向变掺杂结终端结构制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055896A (en) * 1988-12-15 1991-10-08 Siliconix Incorporated Self-aligned LDD lateral DMOS transistor with high-voltage interconnect capability
US20020070394A1 (en) * 2000-12-08 2002-06-13 John Lin Using segmented N-type channel stop to enhance the SOA (safe-operating area) of LDMOS transistors

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7547950B2 (en) 2006-06-29 2009-06-16 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
CN103311246A (zh) * 2012-03-12 2013-09-18 瑞萨电子株式会社 半导体器件及其制造方法
CN103311246B (zh) * 2012-03-12 2018-08-10 瑞萨电子株式会社 半导体器件及其制造方法
CN107481930A (zh) * 2016-06-08 2017-12-15 中芯国际集成电路制造(上海)有限公司 双极结型晶体管的制造方法及半导体芯片的制作方法
CN107481930B (zh) * 2016-06-08 2020-06-02 中芯国际集成电路制造(上海)有限公司 双极结型晶体管的制造方法及半导体芯片的制作方法
CN113899488A (zh) * 2020-07-07 2022-01-07 三菱电机株式会社 半导体压力传感器及其制造方法

Also Published As

Publication number Publication date
KR20060051563A (ko) 2006-05-19
TWI278116B (en) 2007-04-01
CN100490096C (zh) 2009-05-20
TW200618290A (en) 2006-06-01
KR100661410B1 (ko) 2006-12-27
US20060076612A1 (en) 2006-04-13
JP2006128640A (ja) 2006-05-18

Similar Documents

Publication Publication Date Title
CN1770410A (zh) 半导体装置及其制造方法
CN1191637C (zh) 金属氧化物半导体场效应管半导体器件及其制造方法
CN1206712C (zh) 半导体装置的制造方法
CN1941373A (zh) 半导体装置及其制造方法
CN1797786A (zh) 半导体元件及其制造方法
CN1819201A (zh) 具有提高的载流子迁移率的半导体结构及其制造方法
KR101430824B1 (ko) 수직형 파워 ｍｏｓｆｅｔ 및 이의 형성 방법
CN1921116A (zh) 半导体结构及其制造方法
CN1738057A (zh) 具有增强的屏蔽结构的金属氧化物半导体器件
CN101047129A (zh) 半导体结构及n型金属氧化物半导体晶体管的形成方法
CN1828897A (zh) 半导体装置
CN1539169A (zh) 对称沟槽mosfet器件及其制造方法
CN1767160A (zh) 半导体装置的制造方法
CN1841776A (zh) 半导体装置
CN1841684A (zh) 半导体装置的制造方法
CN1310339C (zh) 薄膜晶体管及其生产方法
CN1197148C (zh) 异质结bicoms集成电路的制造方法
CN1941420A (zh) 半导体装置及其制造方法
CN100345281C (zh) 半导体装置的制造方法
CN1925168A (zh) 半导体装置及其制造方法
CN1409387A (zh) 制造半导体集成电路的方法
CN1259729C (zh) 半导体器件及其制造方法
CN1230909C (zh) 半导体器件及其制造方法
CN1206735C (zh) 绝缘栅型半导体装置及其制造方法
CN101097961B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090520

Termination date: 20120930