JP2001308210A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001308210A JP2001308210A JP2001069467A JP2001069467A JP2001308210A JP 2001308210 A JP2001308210 A JP 2001308210A JP 2001069467 A JP2001069467 A JP 2001069467A JP 2001069467 A JP2001069467 A JP 2001069467A JP 2001308210 A JP2001308210 A JP 2001308210A
- Authority
- JP
- Japan
- Prior art keywords
- type
- transistor
- voltage
- channel
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
で実現した半導体装置の実現。 【解決手段】 複数のP型ウエル214,224,…を有し、
少なくとも2個以上には、それぞれ1個以上のNチャン
ネルトランジスタ210,220,…が形成されており、Nチ
ャンネルトランジスタが1個の場合は、ソース213,22
3,…がウエルに接続され、Nチャンネルトランジスタ
が複数個の場合には、1個のNチャンネルトランジスタ
のソースがウエルに接続された上で、他のNチャンネル
トランジスタが直列に接続され、各ウエルのNチャンネ
ルトランジスタ又は列は、直列に接続されている。
Description
な不揮発性半導体記憶装置(半導体メモリ)及びそれら
において利用される回路の製作に有用な構造を有する半
導体装置(半導体デバイス)に関し、特に耐圧が低減で
きる構成の不揮発性半導体メモリ及びそのような回路構
成を有する半導体装置、更に製作工程が簡略化できる半
導体装置に関する。
してE2 PROMがあり、そのうち特に一括消去又は部
分的な一括消去可能なものとしてフラッシュメモリがあ
り、高集積化可能なために近年注目されている。図20
はフラッシュメモリのメモリセルの構造例を示す図であ
る。図示のように、ゲートはコントロールゲート(C
G)101とフローティングゲート(FG)102の二
層構造であり、コントロールゲート101、ドレイン
(D)104及びソース(S)103に所定の電圧を印
加した時に、ドレイン104とソース103間に流れる
電流が、フローティングゲート102に電荷が注入され
ているかいないかで変わることを利用して記憶を行う。
フラッシュメモリでは、一般に消去した状態、すなわち
フローティングゲート102に電荷が注入されていない
状態に論理値「H」を対応させ、フローティングゲート
102に電荷が注入されている状態に論理値「L」を対
応させ、フローティングゲート102に電荷を注入する
ことを書き込みと称している。
対して情報の書き込み、読出及び消去を行う方法を説明
する。図21はフラッシュメモリのメモリセルに情報の
書き込み及び読出を行う場合に各部に印加する電圧条件
の例を示す図であり、(1)が書き込み時を、(2)が
読出時を示す。書き込み時には、コントロールゲート
(CG)に高電圧VPP(約12V)を、ドレイン
(D)に約6Vを、ソース(S)に0Vを印加する。こ
の時、メモリセルを流れる電子の一部はドレイン(D)
付近の高電界により加速されてエネルギを獲得し、ゲー
ト絶縁膜のエネルギ障壁を越えてフローティングゲート
(FG)に注入される。フローティングゲート(FG)
は他の回路部分と電気的に絶縁されているため、電荷を
半永久的に蓄えることができる。
に電源電圧VCC(約5V)を、ドレイン(D)に約1
Vを、ソース(S)に0Vを印加する。フローティング
ゲート(FG)に蓄えられた電荷の有無によってセルト
ランジスタの閾値が変化し、選択されたメモリセルに流
れる電流が変化する。この電流を検出して増幅すること
で情報が外部によみだされる。
グゲート102の電荷をチャンネル、すなわち基板又は
ウエルに引き抜くチャンネル消去方法と、ソースに引き
抜くソース消去法がある。図22は高電圧をチャンネル
に印加して消去を行なう時の各部の電圧印加条件を示す
図であり、図23は高電圧をソースに印加して消去を行
なう時の条件を示す図である。
は、コントロールゲートCGに0Vを印加し、ドレイン
DとソースSを開放し、チャンネル(P−well)に
高電圧VPP(約12V)を印加する。これによりフロ
ーティングゲートFGから電荷がチャンネルに抜き取ら
れる。ソース消去の場合には、図23に示すようにソー
スに高電圧VPPを印加し、チャンネル(この場合は基
板P−sub)を開放又は接地する。
おり、それに伴いフラッシュメモリも低電圧化が図られ
ており、消去時にチャンネル又はソースに印加される高
電圧についても低電圧化が求められている。単一電源の
場合、高電圧を得るために昇圧回路が使用されるが、電
源が低電圧化するとその分昇圧回路も大きくなるという
問題がある。
をかけるため、ソース側拡散層の耐圧を高くするため、
深い拡散が必要になり、セル面積縮小の妨げとなってい
た。更に、分割して消去するためには、ソース側配線
(VSS線)が部分的に別電位となるようにする必要が
あり、配線分離や駆動回路の増加のため、チップサイズ
が大きくなっていた。
ルゲートCGに負電圧を印加し、チャンネル又はソース
に印加する正電圧を低減した負電圧が提案されており、
消去方法の主流になりつつある。図24と図25は、そ
れぞれ負電圧印加によるチャンネル消去とソース消去の
条件を示す図である。通常コントロールゲートCGに印
加する負電圧VBBを約−10Vにし、チャンネル又は
ソースSには5Vの電源電圧VCCを印加するのが一般
的である。
説明であるが、フラッシュメモリのような不揮発性メモ
リ等では、通常の電源とは別に高電圧の電源が存在する
ため、高電圧を印加する回路等では通常の耐圧のものと
は別に高耐圧トランジスタを作る必要があった。例え
ば、図26は5Vから12Vへのレベル変換回路の従来
例である。デプリーション型トランジスタTD50とエ
ンハンスメント型トランジスタT50のドレイン・ソー
ス間、ゲート・バルク間には12Vがかかるためトラン
ジスタはゲート膜を厚くしゲート長を長くするなどして
トランジスタの耐圧をあげている。
hの数段分の電圧降下を利用した定電圧発生回路であ
る。この回路は電源に依存しない定電圧が得られるため
よく使われる回路である。図27は12Vを電源にして
おり図26の場合と同様に12V系トランジスタを使用
している。さて図26及び図27に示したように、電源
回路等にはエンハンスメント型トランジスタと共にデプ
リーション型トランジスタが広く使用される。図28は
Nチャンネルのエンハンスメント型トランジスタとデプ
リーション型トランジスタの特性を示す図であり、
(1)がゲートとソース間の電圧を変化させた時の電流
特性を示し、(2)がドレインとソース間の電圧を変化
させた時の電流特性を示す。なおPチャンネル型の場合
には、(1)のゲートとソース間の電圧が逆になる。図
から明らかなように、この2つの型の差はゲート端にバ
イアスを与えない状態でチャンネルが生成されるか否か
で区別される。ゲート端にバイアスを与えない状態でチ
ャンネルが生成されていなければエンハンスメント型で
あり、生成されていればデプリーション型である。
な考え方はゲート端のバイアスを制御することでチャン
ネルの生成を制御し、ソース、ドレイン間に流れる電流
を制御するという考えである。ところが上で述べたよう
にデプリーション型のトランジスタはゲート端にバイア
スを与えなくてもチャンネルが生成されている為、ゲー
ト端のバイアスによる制御がエンハンスメント型よりも
複雑になってしまう。この為、通常はエンハンスメント
型を用いて回路設計を行う。
ンジスタを全く用いない訳ではなく、目的によってはエ
ンハンスメント型を用いて回路設計を行うよりも遙かに
効率的な場合がある。具体例としては定電流源、信号の
スイッチング(トランスファーゲート)と言ったものが
挙げられる。トランスファーゲートとして使用するトラ
ンジスタが電流を流す際には電流値に応じた電位差をゲ
ート、ソース間に生じさせなければならないが、同一の
電流を流すならば、図28の(1)に示すように、電位
差はデプリーション型の方が小さくて済む。同じゲート
電圧であるならドレイン、ソース間での信号の減衰はデ
プリーション型の方が少なくて済む。
して定電流源回路を実現するには図28の(2)の特性
を利用する。デプリーション型であればゲート、ソース
間の電圧が0であっても電流が流れる為、ゲート、ソー
スを短絡させた状態で、ドレイン、ソース間にある程度
以上の電圧がかかればドレイン、ソース間の電圧によら
ずドレイン、ソース間の電流は一定の値となる。
る。このようにデプリーション型トランジスタを用いれ
ば、トランジスタ1個で定電流回路が実現できる。
去は、量子トンネル効果を利用してフローティングゲー
トからチャンネル、もしくはソースに電子を引き抜くこ
とにより行う。しかしこの引き抜かれる電子による電流
(トンネル電流)は、フローティングゲートとチャンネ
ル、もしくはソース間の電界強度に応じて指数関数的に
変化する。前述のようにフラッシュメモリ等の半導体デ
バイスでは、低電圧化が図られており、更には半導体デ
バイスに供給する電源を一種類にする単一電源化も進め
られている。図24及び25に示したように、負電圧印
加法によるフラッシュメモリの消去方法では、チャンネ
ル又はソースに直接電源電圧VCCが印加される。ここ
で半導体デバイスを、例えば3Vの単一電源とした場
合、この電源電圧をそのままチャンネル又はソースに印
加したのでは、5V電源の時に比べて印加できる電界強
度が小さくなってしまう。上記のようにフローティング
とチャンネルもしくはソースとの間の電界強度は、トン
ネル電流に大きく影響する。そのため従来と同様の消去
効率を得るには5V電源の電圧を印加した時と同等の電
界をトンネル酸化膜に印加する必要があり、3V電源の
電圧をチャンネル又はソースに印加するのであれば、コ
ントロールゲートには絶対値の大きな負電圧を印加しな
ければならなくなる。絶対値の大きな負電圧を得る為の
昇圧回路に使用されるトランジスタの酸化膜には大きな
電圧がかかることになり、トランジスタの耐圧(信頼
性)が厳しくなるという問題が生じている。
する半導体デバイスでは、通常の電源電圧系の回路の他
に高電圧系の回路が混在している。12Vを使用するの
は集積回路の一部分だけであるため5V系トランジスタ
と12V系トランジスタと2種類の作りわけが行われて
いる。しかしこれによりプロセス工程が複雑化し、製造
が難しくなるという問題が生じている。
通の基板(ウエハ)上に作られているので上の段の(T
62,T63〜の)トランジスタのバックバイアスが大
きくなっているため、しきい値が大きくなっている。バ
ックバイアス効果によるしきい値の上昇分をT61,T
62〜に対応してV1,V2〜とし、バックバイアスが
0Vのしきい値をVthとするとVout=n×Vth
+V1+V2〜となりバイアス特性によってVoutが
大きく変わるという問題が生じている。バックバイアス
特性はプロセスによりばらつくので正確な電圧を得るの
が製造の上から難しくなるという問題がある。
ション型のトランジスタを用いることで、かなり効率的
な回路設計を行うことが可能となることについては既に
説明したが、デプリーション型のトランジスタを実現す
るには通常ウエハプロセス的な手法を用いる。即ちMO
Sトランジスタのチャンネル領域にチャンネルを形成す
る電荷の極性と同一極性の電荷を多く分布させることで
作成する。例えば、nチャンネルのデプリーショントラ
ンジスタであればチャンネル領域に負の極性を持つ電荷
が多く分布する様に、pチャンネルのデプリーショント
ランジスタであればチャンネル領域に正の極性をもつ電
荷が多く分布する様に作成する。実際にMOSトランジ
スタのチャンネル領域に上で述べたような電荷の分布を
与えるにはp型、或いはn型の不純物をイオン化し、電
界で加速してチャンネル領域に注入する方法がとられ
る。この手法を一般にイオン注入と称する。
ン型のトランジスタを作成する時のみに用いる訳ではな
く、通常回路に用いているnチャンネル、pチャンネル
のエンハンスメント型トランジスタを作成する際にも同
様の手法を用いている。しかし、当然エンハンスメント
型とデプリーション型ではチャンネル領域の電荷の分布
が異なる為、イオンの量、種類、電界の強さ等を調整す
る事によってチャンネル領域の電荷の分布を調整する事
になる。この事は逆に言えばデプリーション型のトラン
ジスタを作成しようとすればその為にウエファープロセ
ス工程内でイオン注入の種類を増やさなければならない
事を意味する。そしてウエファープロセス内の工程が増
えることで、ウエハプロセス工程の複雑化やそれに伴う
立ち上げに要する時間の増加、最終的には半導体デバイ
スのコストアップといった問題が生じてくる。
のであり、低電圧単一電源かつ負電圧消去を行う不揮発
性半導体メモリに於いて負電圧を発生させる昇圧回路に
使用されているトランジスタのゲート酸化膜に大きなス
トレスがかからないようにした不揮発性半導体メモリを
提供することを第1の目的とし、上記不揮発性半導体メ
モリ等に使用される高電圧回路を通常の耐圧の低いトラ
ンジスタで実現した半導体装置の提供を第2の目的と
し、電源回路等に使用されるデプリーション型の機能を
有するトランジスタを通常のエンハンスメント型トラン
ジスタの製造工程で製作できるようにすることを第3の
目的とする。
を達成する請求項1に記載の本発明の第1の態様の原理
構成図である。図1に示すように、本発明の第1の態様
の不揮発性半導体記憶装置は、各記憶素子がコントロー
ルゲート(CG)101、フローティングゲート(F
G)102、ソース(S)103、ドレイン(D)10
4を備える電気的に記憶データが消去可能な半導体装置
であって、消去時には負電圧発生手段120によって発
生された負電圧がコントロールゲート(CG)101に
印加される。そして第1の目的を達成するため、消去に
は消去用正電圧発生手段140によって電源電圧よりも
高い電圧を発生し、その電圧をチャンネル又はソース1
03に印加するように構成する。
3に記載の本発明の第2の態様の原理構成図である。図
2に示すように、本発明の第2の態様の半導体装置は、
電気的に分離している複数のP型ウエル214,22
4,…を有しており、これらの複数のP型ウエルの少な
くとも2個以上には1個以上(図ではそれぞれ1個)の
Nチャンネルトランジスタ210,220,…が形成さ
れており、各トランジスタのソースはそのトランジスタ
が形成されているウエルに接続されている。そして各N
チャンネルトランジスタのソースは順次他のNチャンネ
ルトランジスタのドレインに接続されるという具合に直
列に接続されるように構成する。もし同一ウエル内に複
数のNチャンネルトランジスタが存在する場合には、優
先的に各ウエル内のNチャンネルトランジスタを接続し
た後、他のウエルのNチャンネルトランジスタと接続す
るように構成する。
9に記載の本発明の第3の態様の原理構成図である。図
3に示すように、本発明の第3の態様のMOSトランジ
スタは、フローティングゲート302を備えるエンハン
スメント型の製造工程で作られたMOSトランジスタで
あり、このフローティングゲート302に電荷を注入し
て、デプリーション型と同様にバイアスを印加しなくて
もチャンネルが形成されるように構成する。
ンネル又はソース103には消去用正電圧発生手段14
0で発生された電源電圧より高い電圧を印加することが
できるため、低電圧化した電源電圧にかかわらず高い電
圧が印加される。従ってコントロールゲート101に印
加する電圧の絶対値を高める必要はなく、負電圧発生手
段120に使用されるトランジスタの酸化膜に大きな電
圧がかかることはなく、耐圧の問題も発生しない。
続された複数のNチャンネルトランジスタ列の両端に電
圧が印加された場合に各トランジスタのソースとドレイ
ン間には分割された小さな電圧が印加されるが、ソース
とウエルは接続されているため、ウエルとゲート間に印
加される電圧も小さな電圧になり、耐圧を大きくする必
要がなくなる。従来は各トランジスタのウエル(ベー
ス)が接地されていたため、たとえ各トランジスタのソ
ースとドレイン間に印加される電圧が分割されても、ウ
エル(ベース)とゲート間には大きな電圧がかかった。
スメント型のMOSトランジスタであるがフローティン
グゲート302を有している。フローティングゲート3
02に注入された電荷はほぼ永久的に保持され、その電
荷の種類と電荷量によってMOSトランジスタのしきい
値が変化する。例えばPチャンネルMOSトランジスタ
であれば、フローティングゲート302に負電荷を注入
することによりしきい値電圧が低下し、バイアスを印加
しないでもチャンネルが形成された状態になる。このよ
うなトランジスタは、デプリーション型トランジスタと
同等の動作を行なうので、実質的にデプリーション型ト
ランジスタが実現されたといえる。
例を説明する。図1は第1実施例であるフラッシュメモ
リの書込と消去に関連する電源系のブロック構成図であ
り、図5はその一部をより具体的に示した回路図であ
り、図6は図4及び図5に示した信号のタイムチャート
であり、図7は負バイアス印加回路の断面構造を示す図
である。
タ、152はステータスレジスタ、153は書込/消去
切換回路、157は書込/消去タイミング発生回路であ
る。フラッシュメモリは、書込/消去及びそれに伴うベ
リファイ動作をコマンドを与えるだけで自動的に行なう
ように構成されているのが一般的であり、外部よりのコ
マンド信号によりコマンドレジスタ151のデータがス
テータスレジスタ152に出力され、そのデータに応じ
て書込/消去切換回路が各部を書込又は消去状態に対応
した状態に切り換え、書込/消去タイミング発生回路が
所定の動作を行なうための制御信号E,/R,S1乃至
S6を各部に出力する。これらの制御信号は書込時と消
去時でそれぞれ図6に示すような信号である。
対値の大きな電圧を生成するため、ワード線用正チャー
ジポンプ154と、ドレイン用正チャージポンプ155
と、負チャージポンプ156とを有する。ワード線用正
チャージポンプ154は、書き込み時に選択されたセル
のコントロールゲートが接続されるワード線に印加する
12V程度の高電圧を生成する回路であり、第1正バイ
アス印加回路160を介してロウデコーダ164に印加
される。負チャージポンプ156は、消去時にワード線
162に印加する−10V程度の負電圧を生成する回路
であり、負バイアス印加回路158を介してワード線に
印加される。ドイレン用正チャージポンプ155は書込
時にドレインに印加される6V程度の正電圧を生成する
回路であり、第2正バイアス印加回路159及び共通バ
ス163を介して書き込みを行なうセルが接続されるビ
ット線に印加される。本実施例においては、消去時にチ
ャンネルに印加する電圧を生成する昇圧回路として、ド
レイン用正チャージポンプ155を使用する。従って、
消去時にはドレイン用正チャージポンプ155の出力す
る正電圧は、第3正バイアス印加回路を介して消去用チ
ャンネル制御165に印加される。
知られた昇圧回路であり、相補クロック信号を供給する
ことにより所定の電圧が出力される。S1,/S1,S
2,/S2,S3,/S3は、それぞれワード線用正チ
ャージポンプ154、ドレイン用正チャージポンプ15
5、負チャージポンプ156に書込/消去タイミング発
生回路157から出力される相補クロック信号である。
S4からS6は、各バイアス印加回路に供給されるクロ
ック信号であり、このクロック信号が印加されることに
よりバイアス回路から各部に電圧が印加される。
に示した図であり、参照番号は図4と対応している。1
71はマトリクス状に配列されたメモリセルであり、1
75はウエルである。172はビット線と共通バス線1
63との間のスイッチ列であり、コラムデコーダからの
信号で選択的に導通される。174はワード線とロウデ
コーダ164の間に設けられたゲート回路であり、消去
時負バイアス回路158を介してワード線に負電圧が印
加されると、ロウデコーダ164を自動的にワード線か
ら分離する。第1正バイアス回路からの高電圧は、ロウ
デコーダ164の電源端子VRDに印加される。
を説明する。読出時はS4〜S6は「H」または「L」
に固定する。すべてのチャージポンプは作動させない。
VRDから電源電圧VCCがロウデコーダ164に供給
され、ワード線は選択、非選択の各々の状態に対応し
て、VCC、或いは接地電圧VSSになる。
4,S6は「H」又は「L」に固定され、S5としてク
ロック信号が供給される。S3,/S3は固定であるた
め負チャージポンプ156は作動せず、S1,/S3,
S2,/S2としてクロック信号が供給されるため、両
方の正チャージポンプ154,155が作動する。これ
により端子VRDには高電圧が供給され、ロウデコーダ
164により選択されたワード線に高電圧が供給され、
その他のワード線は0Vになる。また共通バス163に
はドレイン用正チャージポンプ155から第2正バイア
ス回路159を介して正電圧が印加されるため、コラム
デコーダにより選択されたビット線にこの正電圧が印加
される。すべてのメモリセルのソースは接地されている
ため、アドレス信号によって選択されたメモリセルのコ
ントロールゲートには高電圧が、ドレインには正電圧が
印加され、ソース及びチャンネルは接地され、書込が行
なわれる。
S5を固定し、S4,S6にはクロック信号を供給し、
ドレイン用正チャージポンプ155と負チャージポンプ
156を作動させる。これにより、ワード線には負バイ
アス回路158を介して負チャージポンプ156から負
電圧が印加され、ウエル175には第3正バイアス回路
161及びチャンネル制御165を介してドレイン用正
チャージポンプ155から正電圧が印加され、消去が行
なわれる。
時ウエル175には正電圧が印加されるため、ワード線
に従来通りの負電圧をかければ消去が行なえる電界をト
ンネル酸化膜にかけられるため、ワード線に絶対値の大
きな負電圧を供給する必要がない。なお第1実施例で
は、消去時にウエルに正電圧を印加したが、同様の回路
を用いてソースに正電圧を印加すればソース消去が行な
える。
す図であり、181がポリシリコンゲート、182がゲ
ート酸化膜、183と184が拡散層、185がウエル
コンタクト、186乃至188がアルミ配線、189が
Nウエル、190がP基板である。このゲート酸化膜1
82の膜厚が本発明によりどのように改善されるかにつ
いて説明する。
グ比を0.5、トンネル酸化膜の膜厚を100Åとし、
消去に必要なフローティングゲート又はチャンネル間の
電界を100MV/cmとする。電源電圧を5Vとし、消去
時にこの電圧がウエル又はソースに印加されるとした場
合、上記の条件を実現するには、コントロールゲートに
は−10Vを印加することが必要である。図7において
ウエル189の電位を0Vとするとゲート酸化膜182
には最大10Vの電圧がかかる。図7のトランジスタの
最大ストレス電界を3MV/cm以下とする場合、ゲート酸
化膜の厚さは350Å以上であることが要求される。
はソースに昇圧した7Vを印加するとすると、コントロ
ールゲートには−6Vを印加すればよく、それに応じて
図7のゲート酸化膜182の厚さも200Åから250
Åになる。このように本発明では、負チャージポンプ及
び負電圧バイアス回路に使用されるトランジスタのゲー
ト膜に大きなストレスがかかることはないため、特別に
高耐圧のトランジスタを作る必要がなく、デバイスの信
頼性が向上する。しかもこれまでの説明でも明らかなよ
うに、消去時にチャンネル又はソースに印加する正電圧
を生成するチャージポンプは、書込時にドレインに印加
する正電圧を生成するチャージポンプが流用できるた
め、回路が大きくなることはない。
施例の回路が適用される部分の例を示す図である。フラ
ッシュメモリにおいては、上記のように各部に印加する
電圧レベルを切り換える必要があるが、それと共に書込
及び消去時にそれらの動作が正常に行なわれたかを異な
る基準電圧で読み出しを行って確認するベリファイ動作
が行なわれる。第2実施例乃至第4実施例は、このよう
なフラッシュメモリの電圧切換回路や基準電圧生成回路
に適したものである。しかしこれに限定されるものでは
なく、部分的に高電圧が使用されるデバイスであれば、
いずれでも有効である。
12Vへのレベル変換回路である。VINが4Vのとき
T3,T2,T1はオンし、出力は0Vになる。このと
き負荷トランジスタTD1,TD2,TD3はすべて導
通し、個々の負荷トランジスタにかかる電圧差(ドレイ
ンとソース間、ゲートとウエル間の電圧差)は抵抗分割
により3等分され4Vが上限になるのでTD1,TD
2,TD3は高耐圧である必要はない。VINが0Vの
ときT3はオフする。TD1,TD2,TD3はすべて
導通状態にあるので出力は12Vになる。このときT1
のゲートには8Vが印加されているためT1のソースは
8V−しきい値電圧Vth(=〜8V)となるのでT1
にかかる電圧差は〜4Vが上限となりT1は高耐圧であ
る必要はない。またT2のゲートには4Vが印加されて
いるためT2のソースは4V−Vth(=〜4V)とな
るのでT2にかかる電圧差は〜4Vが上限となりT2は
高耐圧である必要はない。
わせる必要上、内部で使うVPPより高いVPPが外部
から供給されることがある。本発明の回路構成を使えば
耐圧が内部VPP程度しかないトランジスタでも外部V
PPから降圧して内部VPPを発生することができる。
図10は本発明の第3実施例である定電圧発生回路を示
す図である。
T12,…,TINはソースがウエルに接続されている
ため、各トランジスタのバックバイアスは0Vとなり、
n×Vthの定電圧が発生される。この電圧は電源やト
ランジスタのバックバイアス特性には依存せず、トラン
ジスタのVthのみに依存する。この例ではすべてのエ
ンハンストランジスタのVthを同じにしてあるがVt
hの違う2種類以上のエンハンストランジスタを使用し
ても良い。またこの例ではすべてのトランジスタはそれ
ぞれ分離されたウエルにそれぞれ配置されているが、一
個のウエルに2個以上のトランジスタをいれてもよい。
型トランジスタTD13、エンハンスメント型トランジ
スタT11,T12の部分の平面図であり、図12はそ
の断面図である。図において、241,251はポリシ
リコンゲート、242,252はN型拡散層、243,
253は電極窓、244,254はP型拡散層、24
5,255はPウエル、261は全層配線、262はN
ウエル、263はP型基板である。
27に示した従来の定電圧回路の平面図と断面図を図1
3に示す。図14は図10に示した第3実施例の回路に
おいて、エンハンスメント型トランジスタの途中に、ト
ランジスタTY2,TX,T24を直列に接続したトラ
ンジスタ列と、これに並列なトランジスタTY1を設け
たものである。トランジスタTXはnon dose型
でしきい値電圧Vthがほぼゼロである。トランジスタ
TY1とTY2のウエルは接地され、ゲートにはR1,
R2の信号が印加される。このR1,R2に印加する信
号レベルを電気ヒューズや不揮発性ROMで設定するこ
とにより、付加した回路部分を短絡したり、接続された
りできる。これにより接続されるトランジスタの段数が
調整でき、トランジスタのしきい値電圧Vthのばらつ
きを調整して正確な電圧出力が得られる。
め、回路面積が増えるが、高電圧を一部にしか使わない
集積回路ではあまり回路面積はあまり大きくならない。
むしろ従来高耐圧素子により制限を受けてきたスケーリ
ング技術に制限がなくなるためその他の部分はさらに小
さくできる。図15は第5実施例の構成を示す図であ
り、半導体デバイス中のデプリーション型とする必要の
あるMOSトランジスタの部分を示している。TP1乃
至TP4はデプリーション型とする必要のあるMOSト
ランジスタの部分に形成したエンハンスメント型トラン
ジスタであり、共通に接続された共通フローティングゲ
ート330を有している。TNWはNチャンネル形のM
OSトランジスタであり、共通フローティングゲートを
トランジスタ内に有しており、これまで説明したフラッ
シュメモリセルと同様な構造を有している。トランジス
タTNWのソースとウエルは接続されており、ゲートと
ドレインに高電圧を印加することにより共通フローティ
ングゲート330に負電荷、すなわち電子が注入できる
ようになっている。この電荷の注入は製造段階で行なわ
れる。
ゲート330に電子が注入されることにより、エンハン
スメント型PチャンネルMOSトランジスタTP1,T
P2,TP3,TP4,…の共通フローティングゲート
330には電子が蓄積され、半永久的に蓄積される。図
3で説明したように、PチャンネルMOSトランジスタ
ではフローティングゲートに電子が注入されることによ
り閾値電圧が上昇し、バイアスをかけなくてもチャンネ
ルが形成されてオン状態になり、デプリーション型MO
Sトランジスタと同等の動作を行なう。
高電圧を印加するための高電圧源331,332、すな
わち昇圧回路はこの半導体デバイス内に設けることも可
能であるが、共通フローティングゲート330への電荷
の注入は製造段階で1度行なえばよいため、ゲートとド
レインに接続される専用電極パッドをそれぞれ設け、製
造工程で外部よりこの専用電極パッドを介して高電圧を
印加することが望ましい。
るトランジスタのフローティングゲートをすべて共通に
接続すれば、共通フローティングゲート330に電子を
注入するNチャンネルトランジスタTNWは1個だけで
よいが、配線等の関係で複数の系統に分けても、また1
個のデプリーション型にするトランジスタに1個の書き
込み用トランジスタを設けてもよい。
トランジスタをNチャンネル型とし、1個のNチャンネ
ルトランジスタTN1に正電荷注入用のPチャンネルト
ランジスタTPWを設けた第6実施例の構成を示す図で
ある。2個のトランジスタTN1とTPWのフローティ
ングゲートは共通フローティングゲート330に接続さ
れている。正電荷の注入は、ウエルとドレインに高電圧
を印加して行なうが、ソースとドレインを開放し、ウエ
ルのみに高電圧を印加する場合もある。
用トランジスタを設けて共通フローティングゲートに電
荷を注入した。これであれば電荷のトンネル現象が生じ
るゲート酸化膜は電荷注入用トランジスタ部のみに形成
すればよく、デプリーション型にするトランジスタでそ
のようなゲート酸化膜を形成する必要がないという利点
がある。
タの個数が少ない時には、デプリーション型にするMO
Sトランジスタ自体にトンネル現象が生じるゲート酸化
膜を形成し、そのトランジスタ自体で電荷を注入するこ
ともできる。図17に示した第7実施例はそのような実
施例である。図17において、350がデプリーション
型にするPチャンネルトランジスタであり、353がゲ
ート、354がソース、355がドレイン、356がウ
エル、352はゲート353に接続される専用電極パッ
ドであり、351は外部の正の高電圧源である。
した段階で、他の部分の動作を停止した状態にし、ソー
ス354とドレイン355、更には必要に応じてウエル
356を開放した状態とした後、正の高電圧源351か
ら専用電極パッド352を介してゲート353に高電圧
を印加する。これにより、フローティングゲート357
に電子が注入され、エンハンスメント型のPチャンネル
トランジスタ350がデプリーション型の動作をするよ
うに設定される。
造のトランジスタを実現した実施例における素子構造を
示す図であり、図18が配線層に2層以上のポリシリコ
ンを用いるウエハプロセスで形成した第8実施例におけ
る構造であり、図19が配線層のポリシリコンが1層で
あるウエハプロセスで実現した第9実施例における構造
を示す図である。いずれも(1)は平面図を、(2)は
YY′断面図を示し、図18の(3)はXX′断面図
を、図19の(3)はX1X1′断面を、(4)X2X
2′断面を示す。
グゲートのポリシリコンであり、364,374は第1
の拡散層を、365,375は第2拡散層を示す。36
2と363はゲートに相当する第2ポリシリコン層を示
し、372はゲートに相当する第1拡散層を示す。
様によれば、消去時のセルのコントロールゲートに絶対
値の大きな負電圧を印加する必要がないので、負電圧を
発生させる昇圧回路に使用するトランジスタのゲート酸
化膜に大きなストレスがかかることはなく、特別な高耐
圧系のトランジスタを作る必要がなく、デバイスの信頼
性が向上するという効果がある。
ップサイズをあまり大きくすることなくプロセス工程を
簡略化することが可能になり、製造ばらつきに強い回路
により低コストで量産できるようになる。また第3の態
様によれば、エンハンスメント型のトランジスタのみを
対象としたウエファー・プロセスにおいて、回路的にデ
プリーション型のトランジスタを作成することが可能と
なり、CMOSのウエファー・プロセスであれば既存の
殆ど全ての物で本発明は実施可能である。
プリーション型のトランジスタを作成した製品に比べ低
い原価での製造が可能となる。また新規開発のウエファ
ープロセスであっても、ウエファープロセス的にデプリ
ーション型を作る場合に比べ立ち上げまでの工数が少な
くて済み、製品開発期間の短縮に貢献する。
すタイムチャートである。
構造を示す図である。
る。
図である。
法説明図である。
図である。
ある。
圧印加方法によるチャンネル消去方法の説明図である。
である。
ランジスタの特性の差を示す図である。
電流回路を示す図である。
Claims (6)
- 【請求項1】 電気的に分離している複数のP型ウエル
(214,224,…)を有し、少なくとも2個以上の
該P型ウエル(214,224,…)には、それぞれ1
個以上のNチャンネルトランジスタ(210,220,
…)が形成されており、 前記P型ウエル(214,224,…)内のNチャンネ
ルトランジスタ(210,220,…)が1個の場合
は、該Nチャンネルトランジスタのソース(213,2
23,…)が当該ウエルに接続され、前記P型ウエル
(214,224,…)内のNチャンネルトランジスタ
が複数個の場合には、1個のNチャンネルトランジスタ
のソースが当該ウエルに接続された上で、他のNチャン
ネルトランジスタが直列に接続され、 各ウエルの前記Nチャンネルトランジスタ(210,2
20,…)又は前記Nチャンネルトランジスタ列は、直
列に接続されていることを特徴とする半導体装置。 - 【請求項2】 前記Nチャンネルトランジスタ(21
0,220,…)の各ゲート(211,221,…)と
ドレイン(212,222,…)は接続されていること
を特徴とする請求項1に記載の半導体装置。 - 【請求項3】 前記Nチャンネルトランジスタ(21
0,220,…)はデプリーション型であり、各Nチャ
ンネルトランジスタの各ゲート(211,221,…)
とソース(213,223,…)は接続されていること
を特徴とする請求項1に記載の半導体装置。 - 【請求項4】 電気的に分離している複数のP型ウエル
を有し、少なくとも2個以上の該P型ウエルには、それ
ぞれ1個以上のデプリーション型Nチャンネルトランジ
スタが形成されており、各デプリーション型Nチャンネ
ルトランジスタのゲートとソースが接続され、前記P型
ウエル内のデプリーション型Nチャンネルトランジスタ
が1個の場合は、該デプリーション型Nチャンネルトラ
ンジスタのソースが当該ウエルに接続され、前記P型ウ
エル内のデプリーション型Nチャンネルトランジスタが
複数個の場合には、1個のデプリーション型Nチャンネ
ルトランジスタのソースが当該ウエルに接続された上
で、他のデプリーション型Nチャンネルトランジスタが
直列に接続され、各ウエルの前記デプリーション型Nチ
ャンネルトランジスタ又は前記デプリーション型Nチャ
ンネルトランジスタ列は直列に接続されている第1半導
体装置を高電圧源と出力との間に接続し、 電気的に分離している複数のP型ウエルを有し、少なく
とも2個以上の該P型ウエルには、それぞれ1個以上の
エンハンスメント型Nチャンネルトランジスタが形成さ
れており、各エンハンスメント型Nチャンネルトランジ
スタのゲートとドレインが接続され、前記P型ウエル内
のエンハンスメント型Nチャンネルトランジスタが1個
の場合は、該エンハンスメント型Nチャンネルトランジ
スタのソースが当該ウエルに接続され、前記P型ウエル
内のエンハンスメント型Nチャンネルトランジスタが複
数個の場合には、1個のエンハンスメント型Nチャンネ
ルトランジスタのソースが当該ウエルに接続された上
で、他のエンハンスメント型Nチャンネルトランジスタ
が直列に接続され、各ウエルの前記エンハンスメント型
Nチャンネルトランジスタ又は前記エンハンスメント型
Nチャンネルトランジスタ列は直列に接続されている第
2半導体装置を前記出力と接地電源との間に接続したこ
とを特徴とする半導体装置。 - 【請求項5】 前記第2半導体装置はn個のエンハンス
メント型Nチャンネルトランジスタが接続され、前記第
2半導体装置のm番めのエンハンスメント型トランジス
タのゲートには前記高電圧電源の(n−m)/n程度の
電圧を印加し、n番目のエンハンスメント型トランジス
タのゲートには0Vまたは前記高電圧源の1/n程度の
電圧を印加することに応じて出力に高電圧または0Vと
なる電気信号が出力されることを特徴とする請求項4に
記載の半導体装置。 - 【請求項6】 前記第2半導体装置の前記エンハンスメ
ント型トランジスタの段数をトリミング可能にしたこと
を特徴とする請求項4に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001069467A JP3635241B2 (ja) | 2001-03-12 | 2001-03-12 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001069467A JP3635241B2 (ja) | 2001-03-12 | 2001-03-12 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5738093A Division JP3342730B2 (ja) | 1993-03-17 | 1993-03-17 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001308210A true JP2001308210A (ja) | 2001-11-02 |
JP3635241B2 JP3635241B2 (ja) | 2005-04-06 |
Family
ID=18927496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001069467A Expired - Lifetime JP3635241B2 (ja) | 2001-03-12 | 2001-03-12 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3635241B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005537649A (ja) * | 2002-08-29 | 2005-12-08 | マイクロン・テクノロジー・インコーポレイテッド | 非コンタクト形態のトンネル分離pウェルを有する不揮発性メモリアレイの構造、製造方法及び操作方法 |
JP2009206450A (ja) * | 2008-02-29 | 2009-09-10 | Toshiba Corp | 不揮発性半導体記憶装置、及びディプレッション型mosトランジスタ |
JP2010157277A (ja) * | 2008-12-26 | 2010-07-15 | Toshiba Corp | 不揮発性半導体記憶装置 |
-
2001
- 2001-03-12 JP JP2001069467A patent/JP3635241B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005537649A (ja) * | 2002-08-29 | 2005-12-08 | マイクロン・テクノロジー・インコーポレイテッド | 非コンタクト形態のトンネル分離pウェルを有する不揮発性メモリアレイの構造、製造方法及び操作方法 |
JP2009206450A (ja) * | 2008-02-29 | 2009-09-10 | Toshiba Corp | 不揮発性半導体記憶装置、及びディプレッション型mosトランジスタ |
JP2010157277A (ja) * | 2008-12-26 | 2010-07-15 | Toshiba Corp | 不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3635241B2 (ja) | 2005-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3342730B2 (ja) | 不揮発性半導体記憶装置 | |
JP6911075B2 (ja) | 相補的電圧源を使用した分割ゲートフラッシュメモリシステム | |
US6920067B2 (en) | Integrated circuit embedded with single-poly non-volatile memory | |
EP0525678B1 (en) | Nonvolatile semiconductor memory device having row decoder | |
US6711064B2 (en) | Single-poly EEPROM | |
US6456541B2 (en) | Booster circuit for raising voltage by sequentially transferring charges from input terminals of booster units to output terminals thereof in response to clock signals having different phases | |
US8811093B2 (en) | Non-volatile memory device and a method of operating same | |
US5793678A (en) | Parellel type nonvolatile semiconductor memory device method of using the same | |
US6243292B1 (en) | Nonvolatile semiconductor memory device capable of reducing memory array area | |
WO1993012525A1 (en) | Flash memory improved in erasing characteristic, and circuit therefor | |
US9922715B2 (en) | Non-volatile split gate memory device and a method of operating same | |
US6775171B2 (en) | Method of utilizing voltage gradients to guide dielectric breakdowns for non-volatile memory elements and related embedded memories | |
JP3883391B2 (ja) | 不揮発性半導体メモリのウェル電圧設定回路およびそれを備えた半導体メモリ装置 | |
JP3635241B2 (ja) | 半導体装置 | |
US6778439B2 (en) | Nonvolatile semiconductor memory device with MONOS type memory cell | |
US20080031051A1 (en) | Memory device and method for programming a nonvolatile memory matrix | |
JPH0528778A (ja) | 不揮発性半導体記憶装置 | |
JPH05290588A (ja) | 不揮発性半導体記憶装置 | |
JP2002118187A (ja) | 不揮発性半導体記憶装置 | |
JP2002518776A (ja) | チャンネルfnプログラム/消去回復スキーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041228 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 9 |