JP2017212267A5 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2017212267A5 JP2017212267A5 JP2016102958A JP2016102958A JP2017212267A5 JP 2017212267 A5 JP2017212267 A5 JP 2017212267A5 JP 2016102958 A JP2016102958 A JP 2016102958A JP 2016102958 A JP2016102958 A JP 2016102958A JP 2017212267 A5 JP2017212267 A5 JP 2017212267A5
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- active region
- semiconductor
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims 24
- 238000002955 isolation Methods 0.000 claims 8
- 239000000758 substrate Substances 0.000 claims 6
- 230000002093 peripheral Effects 0.000 claims 3
- 150000001875 compounds Chemical class 0.000 claims 2
- 239000012535 impurity Substances 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
Claims (8)
- 第1活性領域、および前記第1活性領域に接して配置された素子分離領域を有し、かつ、支持基板、前記支持基板上に形成された絶縁層、および前記絶縁層上に形成された半導体層を有するSOI基板と、
前記第1活性領域の前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
前記第1活性領域の前記半導体層のうち、前記ゲート電極の両側に形成されたソース領域およびドレイン領域と、
前記素子分離領域に形成されたダミーゲート電極と、
前記ダミーゲート電極の両側に形成された側壁膜と、
を含み、
前記素子分離領域に形成され、かつ、前記半導体層および前記絶縁層を貫通するように前記支持基板まで到達する溝内には、絶縁膜が埋め込まれており、
前記絶縁膜上に形成された前記側壁膜は、前記第1活性領域と前記素子分離領域との境界に沿って配置される、半導体装置。 - 請求項1記載の半導体装置において、
前記側壁膜は、前記第1活性領域と前記素子分離領域との境界と一致または重なるように配置される、半導体装置。 - 請求項2記載の半導体装置において、
前記ソース領域および前記ドレイン領域のそれぞれの上には、コンタクトプラグが形成されている、半導体装置。 - 請求項2記載の半導体装置において、
前記第1活性領域と前記素子分離領域との境界部において、前記絶縁膜の表面は、前記半導体層の表面より低い、半導体装置。 - 請求項4記載の半導体装置において、
前記ソース領域および前記ドレイン領域上には、前記ソース領域および前記ドレイン領域を構成する半導体と金属との化合物膜が、それぞれ形成されている、半導体装置。 - 請求項5記載の半導体装置において、
前記ソース領域および前記ドレイン領域のそれぞれは、前記半導体層と、前記半導体層と前記化合物膜との間のエピタキシャル層との積層部に形成された不純物領域から成る、半導体装置。 - 請求項6記載の半導体装置において、
前記側壁膜の端部は、前記エピタキシャル層の上方に位置する、半導体装置。 - 請求項2記載の半導体装置において、
前記SOI基板は、さらに、前記素子分離領域を介して前記第1活性領域と離間して配置された第2活性領域を有し、
前記第2活性領域には、前記SOI基板を構成する前記絶縁層と、前記SOI基板を構成する前記半導体層とを有しておらず、
前記素子分離領域は、断面視において、前記第2活性領域よりも前記第1活性領域側に位置する第1外周部と、前記第1活性領域よりも前記第2活性領域側に位置する第2外周部と、を有し、
前記ダミーゲート電極は、前記第1外周部上に配置されているが、前記第2外周部上には配置されていない、半導体装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016102958A JP6594261B2 (ja) | 2016-05-24 | 2016-05-24 | 半導体装置 |
TW106109427A TW201806116A (zh) | 2016-05-24 | 2017-03-22 | 半導體裝置及半導體裝置之製造方法 |
US15/583,829 US20170345750A1 (en) | 2016-05-24 | 2017-05-01 | Semiconductor device and method for manufacturing semiconductor device |
EP17169993.7A EP3249688B1 (en) | 2016-05-24 | 2017-05-08 | Semiconductor device |
CN201710317887.0A CN107424998B (zh) | 2016-05-24 | 2017-05-08 | 半导体器件及半导体器件的制造方法 |
KR1020170062079A KR102307226B1 (ko) | 2016-05-24 | 2017-05-19 | 반도체 장치 |
US16/564,744 US20190393248A1 (en) | 2016-05-24 | 2019-09-09 | Semiconductor device and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016102958A JP6594261B2 (ja) | 2016-05-24 | 2016-05-24 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017212267A JP2017212267A (ja) | 2017-11-30 |
JP2017212267A5 true JP2017212267A5 (ja) | 2018-12-27 |
JP6594261B2 JP6594261B2 (ja) | 2019-10-23 |
Family
ID=58698980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016102958A Active JP6594261B2 (ja) | 2016-05-24 | 2016-05-24 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (2) | US20170345750A1 (ja) |
EP (1) | EP3249688B1 (ja) |
JP (1) | JP6594261B2 (ja) |
KR (1) | KR102307226B1 (ja) |
CN (1) | CN107424998B (ja) |
TW (1) | TW201806116A (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10277227B2 (en) * | 2016-05-31 | 2019-04-30 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device layout |
CN109638010B (zh) * | 2017-10-09 | 2021-09-14 | 联华电子股份有限公司 | 射频切换装置以及其制作方法 |
JP2019106441A (ja) * | 2017-12-12 | 2019-06-27 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP7234568B2 (ja) * | 2018-10-23 | 2023-03-08 | ユナイテッド・セミコンダクター・ジャパン株式会社 | 半導体装置及びその製造方法 |
DE102019100312A1 (de) * | 2019-01-08 | 2020-07-09 | Parcan NanoTech Co. Ltd. | Substrat für eine kontrollierte lonenimplantation und Verfahren zur Herstellung eines Substrats für eine kontrollierte lonenimplantation |
US11069714B1 (en) * | 2019-12-31 | 2021-07-20 | Taiwan Semiconductor Manufacturing Company Ltd. | Boundary scheme for semiconductor integrated circuit and method for forming an integrated circuit |
US11404410B2 (en) * | 2020-04-29 | 2022-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having different voltage regions |
JP7385540B2 (ja) * | 2020-09-03 | 2023-11-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
CN112103332B (zh) * | 2020-11-09 | 2021-04-27 | 晶芯成(北京)科技有限公司 | 一种静态随机存取存储器及其制造方法 |
Family Cites Families (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4540142B2 (ja) * | 1999-01-19 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US6448129B1 (en) * | 2000-01-24 | 2002-09-10 | Micron Technology, Inc. | Applying epitaxial silicon in disposable spacer flow |
JP4139586B2 (ja) * | 2001-11-27 | 2008-08-27 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
US7208815B2 (en) * | 2004-05-28 | 2007-04-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS logic gate fabricated on hybrid crystal orientations and method of forming thereof |
JP5055697B2 (ja) | 2005-01-06 | 2012-10-24 | ソニー株式会社 | 絶縁ゲート電界効果トランジスタ及びその動作方法 |
US7298009B2 (en) * | 2005-02-01 | 2007-11-20 | Infineon Technologies Ag | Semiconductor method and device with mixed orientation substrate |
US7863141B2 (en) * | 2006-07-25 | 2011-01-04 | Chartered Semiconductor Manufacturing, Ltd. | Integration for buried epitaxial stressor |
JP2008091536A (ja) * | 2006-09-29 | 2008-04-17 | Toshiba Corp | 半導体装置及びその製造方法 |
US20080157200A1 (en) * | 2006-12-27 | 2008-07-03 | International Business Machines Corporation | Stress liner surrounded facetless embedded stressor mosfet |
US20080203484A1 (en) * | 2007-02-23 | 2008-08-28 | Infineon Technologies Ag | Field effect transistor arrangement and method of producing a field effect transistor arrangement |
US7432174B1 (en) * | 2007-03-30 | 2008-10-07 | Advanced Micro Devices, Inc. | Methods for fabricating semiconductor substrates with silicon regions having differential crystallographic orientations |
JP5282419B2 (ja) * | 2007-04-18 | 2013-09-04 | ソニー株式会社 | 半導体装置及びその製造方法 |
JP5222520B2 (ja) * | 2007-10-11 | 2013-06-26 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US7964910B2 (en) * | 2007-10-17 | 2011-06-21 | International Business Machines Corporation | Planar field effect transistor structure having an angled crystallographic etch-defined source/drain recess and a method of forming the transistor structure |
KR101409374B1 (ko) * | 2008-04-10 | 2014-06-19 | 삼성전자 주식회사 | 반도체 집적 회로 장치의 제조 방법 및 그에 의해 제조된반도체 집적 회로 장치 |
US8048752B2 (en) * | 2008-07-24 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spacer shape engineering for void-free gap-filling process |
JP4984179B2 (ja) * | 2009-02-06 | 2012-07-25 | ソニー株式会社 | 半導体装置 |
US8299564B1 (en) * | 2009-09-14 | 2012-10-30 | Xilinx, Inc. | Diffusion regions having different depths |
JP5325125B2 (ja) * | 2010-01-07 | 2013-10-23 | パナソニック株式会社 | 半導体装置 |
US8502316B2 (en) * | 2010-02-11 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned two-step STI formation through dummy poly removal |
US9064688B2 (en) * | 2010-05-20 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Performing enhanced cleaning in the formation of MOS devices |
US20120025315A1 (en) * | 2010-07-30 | 2012-02-02 | Globalfoundries Inc. | Transistor with Embedded Strain-Inducing Material and Dummy Gate Electrodes Positioned Adjacent to the Active Region |
US8603875B2 (en) * | 2010-10-28 | 2013-12-10 | Texas Instruments Incorporated | CMOS process to improve SRAM yield |
JP2012156229A (ja) * | 2011-01-25 | 2012-08-16 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
US9236379B2 (en) * | 2011-09-28 | 2016-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and fabrication method thereof |
JP5847549B2 (ja) * | 2011-11-16 | 2016-01-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5944149B2 (ja) * | 2011-12-05 | 2016-07-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP5956809B2 (ja) * | 2012-04-09 | 2016-07-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP6178118B2 (ja) | 2013-05-31 | 2017-08-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP6279291B2 (ja) * | 2013-11-18 | 2018-02-14 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US9159552B2 (en) * | 2013-12-27 | 2015-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a germanium-containing FinFET |
JP6262060B2 (ja) * | 2014-04-03 | 2018-01-17 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP6275559B2 (ja) * | 2014-06-13 | 2018-02-07 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP6355460B2 (ja) * | 2014-07-08 | 2018-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP6363895B2 (ja) * | 2014-07-09 | 2018-07-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP6401974B2 (ja) * | 2014-08-27 | 2018-10-10 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP6316725B2 (ja) * | 2014-10-03 | 2018-04-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6345107B2 (ja) * | 2014-12-25 | 2018-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
KR20160112105A (ko) * | 2015-03-18 | 2016-09-28 | 삼성전자주식회사 | STI(Shallow Trench Isolation) 라이너를 포함하는 반도체 장치 |
FR3036846B1 (fr) * | 2015-05-29 | 2018-06-15 | Stmicroelectronics (Crolles 2) Sas | Procede d'isolation locale entre des transistors realises sur un substrat soi, en particulier fdsoi, et circuit integre correspondant |
JP6573792B2 (ja) * | 2015-07-10 | 2019-09-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2017037957A (ja) * | 2015-08-10 | 2017-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP6501695B2 (ja) * | 2015-11-13 | 2019-04-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10916542B2 (en) * | 2015-12-30 | 2021-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Recessed STI as the gate dielectric of HV device |
JP6608312B2 (ja) * | 2016-03-08 | 2019-11-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
CN108807531B (zh) * | 2017-04-26 | 2021-09-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
TWI724164B (zh) * | 2017-05-05 | 2021-04-11 | 聯華電子股份有限公司 | 半導體元件及其製作方法 |
-
2016
- 2016-05-24 JP JP2016102958A patent/JP6594261B2/ja active Active
-
2017
- 2017-03-22 TW TW106109427A patent/TW201806116A/zh unknown
- 2017-05-01 US US15/583,829 patent/US20170345750A1/en not_active Abandoned
- 2017-05-08 CN CN201710317887.0A patent/CN107424998B/zh active Active
- 2017-05-08 EP EP17169993.7A patent/EP3249688B1/en active Active
- 2017-05-19 KR KR1020170062079A patent/KR102307226B1/ko active IP Right Grant
-
2019
- 2019-09-09 US US16/564,744 patent/US20190393248A1/en not_active Abandoned
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017212267A5 (ja) | 半導体装置 | |
JP2012015500A5 (ja) | ||
JP2011192979A5 (ja) | ||
JP2015156515A5 (ja) | 半導体装置の作製方法 | |
JP2012256835A5 (ja) | ||
JP2016195267A5 (ja) | ||
JP2012049514A5 (ja) | ||
JP2015213164A5 (ja) | 半導体装置 | |
JP2015005738A5 (ja) | 半導体装置 | |
JP2018061001A5 (ja) | トランジスタ | |
JP2011049548A5 (ja) | ||
JP2016532296A5 (ja) | ||
JP2012209547A5 (ja) | ||
JP2013115433A5 (ja) | 半導体素子 | |
JP2013175714A5 (ja) | 半導体装置 | |
JP2009239272A5 (ja) | ||
JP2015084414A5 (ja) | ||
JP2016139800A5 (ja) | 半導体装置 | |
JP2013165132A5 (ja) | ||
EP2755237A3 (en) | Trench MOS gate semiconductor device and method of fabricating the same | |
JP2007318112A5 (ja) | ||
JP2009239276A5 (ja) | ||
JP2012256877A5 (ja) | 半導体装置の作製方法、及び半導体装置 | |
JP2009158941A5 (ja) | ||
JP2020120107A5 (ja) | 半導体装置 |