JP2012256835A5 - - Google Patents

Claims (4)

1. 第１のトランジスタを含む周辺回路と、
   第２のトランジスタと容量素子により形成された記憶素子と、
   を有し、
   前記第１のトランジスタは、酸化物半導体以外の材料により形成されたものであり、
   前記第２のトランジスタは、酸化物半導体により形成されたものであり、
   前記容量素子は、前記第２のトランジスタと電気的に接続されており、
   前記第２のトランジスタは、
   絶縁層に第１のトレンチ及び第２のトレンチと、
   前記第１のトレンチの底面及び内壁面に接する酸化物半導体層と、
   前記酸化物半導体層上にゲート絶縁層と、
   前記ゲート絶縁層上にゲート電極と、
   前記第２のトレンチの底面及び内壁面上に前記ゲート絶縁層と、
   前記第２のトレンチ内を充填する絶縁層と、
   前記酸化物半導体層に接するソース電極またはドレイン電極と、
   を有し、
   前記周辺回路の上に、前記記憶素子が積層されることを特徴とする半導体装置。
2. 請求項１において、
   前記ゲート絶縁層は、前記酸化物半導体層の側面に接して覆っていることを特徴とする半導体装置。
3. 請求項１または請求項２において、
   前記酸化物半導体層は、前記酸化物半導体層の表面に対して概略垂直な方向にｃ軸を有している結晶を含むことを特徴とする半導体装置。
4. 請求項１乃至請求項３のいずれか一において、
   前記酸化物半導体以外の材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素を含むことを特徴とする半導体装置。