JP5013467B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5013467B2
JP5013467B2 JP2007187202A JP2007187202A JP5013467B2 JP 5013467 B2 JP5013467 B2 JP 5013467B2 JP 2007187202 A JP2007187202 A JP 2007187202A JP 2007187202 A JP2007187202 A JP 2007187202A JP 5013467 B2 JP5013467 B2 JP 5013467B2
Authority
JP
Japan
Prior art keywords
polyimide precursor
semiconductor
semiconductor substrate
photosensitive polyimide
cooh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007187202A
Other languages
English (en)
Other versions
JP2009026880A (ja
Inventor
賢一 横山
一弘 大曽根
宏隆 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Soken Inc
Original Assignee
Denso Corp
Nippon Soken Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Nippon Soken Inc filed Critical Denso Corp
Priority to JP2007187202A priority Critical patent/JP5013467B2/ja
Publication of JP2009026880A publication Critical patent/JP2009026880A/ja
Application granted granted Critical
Publication of JP5013467B2 publication Critical patent/JP5013467B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/16235Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Pressure Sensors (AREA)

Description

本発明は、半導体にて構成された構造体が形成された半導体基板と、構造体を覆うように半導体基板に接着された樹脂製の保護キャップとを備えてなる半導体装置の製造方法に関する。
構造体を覆うように半導体基板に接着された樹脂製の保護キャップを備えた半導体装置の一例として、加速度センサやジャイロスコープ等の容量式センサが知られている。この容量式センサは、静電容量変化にて、慣性力を計測するセンサである。上記容量式センサは、自動車用エアバッグ制御や車両安定制御、民生用ゲームアミューズメント等のさまざまな用途に使用されている。上記容量式センサは、一般的に、容量検出に必要な可動質量を具備した可動電極と、基板に固定された固定電極との間の静電容量変化を電圧変化として出力するセンサ素子を備える構成となっている。
上記センサ素子の容量検出電極部、即ち、センシング部は、製造工程や動作環境下でのパーティクルの進入を防止するために、保護キャップで覆われている。上記センサ素子の一例として、特許文献1に記載された構成が知られており、この特許文献1には、半導体製造技術を適用した、いわゆるMEMSといわれる技術を応用した半導体装置およびその製造方法が開示されている。上記特許文献1の構成においては、保護キャップとして樹脂製例えばポリイミド製の保護キャップが設けられている。ポリイミドは、耐熱性の高い材料である。
特開2000−31349号公報
さて、半導体基板の表面上に保護キャップを貼り合わせて接着する製造方法をとる場合、接着する部分には、熱可塑性ポリイミドを使用することが考えられる。この熱可塑性ポリイミドを、アミド状態からイミドさせるためには、400℃前後の熱処理が必要である。更に、保護キャップの厚さ寸法としては、パッケージを小形化するために、125μm程度に薄く構成することが好ましい。
本発明者らは、ポリイミド製の保護キャップを半導体基板の表面上に接着するに際して、保護キャップを仮に支持する基板を用いる加工方法を考えている。これは、センシング部を形成する半導体基板である例えばシリコンウエハのような剛性(ヤング率:数百GPa)があるものと、このような剛性があるものとは相違するポリイミド材料(保護キャップ本体のヤング率:数GPa、例えば東レデュポン社製カプトン等)とをウエハレベルでの貼り合わせや、それまでの装置類搬送や、ハンドリング等に支障がないようにするためである。この場合、仮に支持する基板としては、取り扱いが簡便なテープ類を用いることを考えている。
しかし、仮支持可能な支持基板として簡便なテープ類を用いた場合、耐熱温度が低いため、上記した400℃前後の熱処理に耐え得る構成とすることは困難であった。具体的には、一般的な半導体ウエハのダイシング等で使用しているような感圧テープ、例えばUV剥離型テープ(耐熱温度が125℃前後)や熱剥離型テープ(耐熱温度が170℃前後)を用いた場合には、テープの耐熱温度(上記したテープの場合、170℃)以下で熱処理して保護キャップの接着部(接合部)を形成しなければならない。このため、熱処理が不十分となり、信頼性の高い接合部を形成できないという問題点があった。
そこで、本発明の目的は、ポリイミド製の保護キャップを半導体基板に接着する際に、保護キャップを仮支持する支持基板として簡便なテープ類を用いながら、信頼性の高い接着部を形成することができる半導体装置の製造方法を提供することにある。
請求項1の発明によれば、半導体にて構成された構造体が表面に形成された半導体基板を用意する工程と、支持基板に熱硬化性ポリイミドを熱剥離可能な接着剤を介して接着する工程と、前記熱硬化性ポリイミドの表面に前記構造体を覆うためのキャビティを形成する工程と、前記熱硬化性ポリイミドの表面に感光性ポリイミド前駆体を塗布し、露光現像する工程と、前記熱硬化性ポリイミドを前記半導体基板の表面上に仮貼り合わせする工程とを備え、前記感光性ポリイミド前駆体を塗布し、露光現像する工程において、前記感光性ポリイミド前駆体の−COOH/最大ピーク検出強度比が0.15より大きくなるように構成したので、ポリイミド製の保護キャップを半導体基板に接着する際に、保護キャップを仮支持する支持基板として簡便なテープ類を用いながら、信頼性の高い接着部を形成することができる。
上記構成の場合、請求項2の発明のように、前記感光性ポリイミド前駆体を塗布し、露光現像する工程において、前記感光性ポリイミド前駆体の−COOH/最大ピーク検出強度比が0.30以下となるように構成することが好ましい。
また、請求項3の発明のように、前記支持基板を前記熱硬化性ポリイミドから熱剥離する工程と、前記熱硬化性ポリイミドを前記半導体基板の表面上に本貼り合わせする工程とを備えることがより一層好ましい。
以下、本発明の一実施例について、図面を参照しながら説明する。まず、図2は、本実施例の半導体加速度センサ(半導体装置)のセンサチップ1の断面構成を示す図である。本実施例のセンサチップ1は、MEMS技術を用いて製造される半導体チップであり、特開平9−211022号公報や特開2006−153482号公報に記載されたものとほぼ同様の構成のものである。
このセンサチップ1は、加速度を受けて変位する可動部としての梁構造体2が半導体基板(例えばSOI基板)3上に形成されており、上記梁構造体2に設けられた可動電極と半導体基板3上に形成された固定電極との間の変位に基づいて加速度を検出するように構成されている。半導体基板3の表面には、可動電極、固定電極を外部と電気接続するためのパッド4が形成されている。
そして、半導体基板3の表面には、梁構造体2を覆うように樹脂製の保護キャップ5が接着されている。尚、上記センサチップ1は、図示しないリードフレームの上に固定され、パッド4とリードフレームとの間はワイヤボンディングされ、全体が図示しない樹脂でモールドされるように構成されている。
次に、上記した半導体加速度センサの製造方法について、図1を参照して説明する。図1は、半導体加速度センサ(センサチップ1)の製造工程を示す図である。
まず、図1(a)に示すように、支持基板6の上に、保護キャップ5の材料となる熱硬化性ポリイミド7を熱剥離可能な接着剤8を介して接着する工程を実行する。ここで、支持基板6としては、半導体基板3と貼り合わせたときに、熱応力の影響を小さくするために、熱膨張係数差が小さいものを使用することが好ましい。例えば、旭テクノグラス社製SW3等を支持基板6として用いることが好ましい。
また、熱硬化性ポリイミド7としては、例えば東レデュポン社製カプトン(厚さが125μm程度のもの)を使用している。接着剤8としては、例えば日東電工社製リバアルファ(熱剥離テープ)を使用しており、これにより、支持基板6から保護キャップ5を半導体基板3に転写する際に、熱剥離することが可能である。
続いて、図1(b)、(c)に示すように、熱硬化性ポリイミド7の表面に前記梁構造体2を覆うためのキャビティ9を形成する工程を実行する。この場合、まず図1(b)に示すように、フィルム状レジスト10を用いて露光・現像し、保護キャップ5の製品毎の分断と、センサチップ1とのクリアランスの確保を実行する(図1(b)では製品毎の分断用のレジストを示している。図示しないが、キャビティ9形成の場合も同様の処置を実行する)。続いて、図1(c)に示すように、熱硬化性ポリイミド7のウェットエッチングを2回施して、梁構造体2(センシング部)と非接触になるようにキャビティ9を形成する。
次に、図1(d)に示すように、熱硬化性ポリイミド7の表面に感光性ポリイミド前駆体11を塗布し、露光・現像する工程を実行する。そして、上記露光・現像後において、感光性ポリイミド前駆体11をベークするときに、ベーク条件を調整することによって、前記感光性ポリイミド前駆体11の−COOH/最大ピーク検出強度比が0.15より大きくなるように構成した。尚、このように構成した理由については、後述する。また、前記感光性ポリイミド前駆体11の−COOH/最大ピーク検出強度比が0.3以下となるように構成することが好ましい。
次に、図1(e)に示すように、梁構造体2及びパッド4が形成された半導体基板3を用意する(工程)。続いて、図1(f)に示すように、支持基板6の熱硬化性ポリイミド7(保護キャップ5)を半導体基板3上に仮貼り合わせる工程を実行する。この場合、支持基板6に設けられたアライメント用のアライメントキー(図示しない)と、半導体基板3に設けられたアライメント用のアライメントキー(図示しない)とが合うようにアライメントを実行して、貼り合わせる。
そして、図1(g)に示すように、支持基板6を熱硬化性ポリイミド7(保護キャップ5)から熱剥離する工程を実行し、その後、保護キャップ5(熱硬化性ポリイミド7)の表面に残っている接着成分を除去するアッシングを実行し、保護キャップ5(熱硬化性ポリイミド7)を半導体基板3の表面上に本貼り合わせする工程を実行する。尚、上記熱剥離する工程では、例えば150℃程度の温度の加熱処理を実行して、支持基板6を剥離する。尚、この加熱処理は、オーブンまたはホットプレートで行う。
また、上記本貼り合わせする工程においては、例えば400℃程度の温度の加熱処理(キュア)を実行して、貼り合わせる。尚、この加熱処理は、オーブンまたはホットプレートで行う。上記加熱処理(キュア)により、感光性ポリイミド前駆体11がイミド化し、保護キャップ5と半導体基板3との接着部の強度が十分なものとなる。
尚、この後、半導体基板3をダイシングすることにより、個々のセンサチップ1に分離する。
ここで、図1(d)に示す感光性ポリイミド前駆体11の塗布、露光・現像工程において、感光性ポリイミド前駆体11をベークするときに、ベーク条件を調整することによって、前記感光性ポリイミド前駆体11の−COOH/最大ピーク検出強度比が0.15より大きくなるように構成した理由について、図3ないし図5を参照して説明する。
まず、図1(d)に示す感光性ポリイミド前駆体11の塗布、露光・現像工程を実行した後、感光性ポリイミド前駆体11のベーク条件によっては、図1(g)に示す支持基板6の熱剥離工程を実行するときに、保護キャップ5を転写できないという不良(即ち、転写不良)が発生することがあった。ここで、保護キャップ5の転写不良は、感光性ポリイミド前駆体11の密着性、即ち、引張強度が不足したときに発生し、引張強度が十分であれば上記転写不良は発生しないのであるから、本発明者らは、感光性ポリイミド前駆体11の密着性、即ち、引張強度が、条件(特に、ベーク条件)によってどのように変化するかを調べてみた。
最初に、感光性ポリイミド前駆体11の密着性に関与する水酸基として例えば−COOH(カルボキシル基)の検出強度について調べた。この場合、XPS(X線光電子分光分析)を用いて感光性ポリイミド前駆体11の炭素化学結合状態を分析した。この分析結果を、図3に示す。この図3において、実線F1は良好な実施例1を示し、実線F2は良好な実施例2を示し、実線S1は不良が発生した比較例1を示し、実線S2は不良が発生した比較例2を示しており、矢印で示すところが、−COOHの検出強度のピークである。
そして、−COOHの検出強度を、最大ピークを示す樹脂材料の−C−C−や−C−H−といったものとの比で表しており、この−COOH/最大ピーク検出強度比と密着性(即ち、引張強度)との関係を、図5に示す。
上記図5から、−COOH/最大ピーク検出強度比が0.15のときは、引張強度が全く無く、転写することができない(即ち、転写不良が発生する)。そして、−COOH/最大ピーク検出強度比が0.17、0.25、0.26のときは、良好に転写することができた(即ち、転写不良が発生しなかった)。よって、−COOH/最大ピーク検出強度比を0.15よりも大きくするように構成すれば、転写不良を防止することができる。
一方、一般的な半導体製造設備においては、−COOH/最大ピーク検出強度比の実施可能な数値範囲は、0.3以下であることが好ましい。更に、支持基板6の剥離時や、感光性ポリイミド前駆体11をイミド化させるためのキュアを実行する時に、多かれ少なかれガスが発生する。ここで、ガスの発生を抑えたい場合には、−COOHといった水酸基の比率を下げることが良い。この場合、−COOH/最大ピーク検出強度比を0.3以下に設定することが好ましい。
次に、感光性ポリイミド前駆体11の−COOH/最大ピーク検出強度比を変更(制御)する方法について、図4に従って説明する。本実施例の場合、図1(d)に示す感光性ポリイミド前駆体11の塗布、露光・現像工程において、感光性ポリイミド前駆体11をベークするときのベーク条件を調整することによって、感光性ポリイミド前駆体11の−COOH/最大ピーク検出強度比を調整している。
まず、図4の左端に示す実施例では、露光後にホットプレートでベーク(PEB(Post Exposure Bake))し、現像後にホットプレートでベークしている。この実施例では、−COOH/最大ピーク検出強度比が0.26(2個のサンプルの平均値)となり、転写が良好に行われた。次に、図4の左端の右隣りに示す実施例では、露光後にオーブンでベーク(PEB)し、現像後にオーブンでベークしている。この実施例では、−COOH/最大ピーク検出強度比が0.15(2個のサンプルの平均値)となり、転写不良が発生した。
図4における更に右隣りに示す実施例では、露光後にオーブンでベーク(PEB)し、現像後はN2ブローのみとした(即ち、ベークしないで常温におくようにした)。この実施例では、−COOH/最大ピーク検出強度比が0.17(2個のサンプルの平均値)となり、転写が良好に行われた。また、図4における右端に示す実施例では、露光後に自然放置(PED(Post Exposure Delay))し、現像後はN2ブローのみとした(即ち、ベークしないで常温におくようにした)。この実施例では、−COOH/最大ピーク検出強度比が0.25(2個のサンプルの平均値)となり、転写が良好に行われた。
このような構成の本実施例によれば、半導体にて構成された梁構造体2が表面に形成された半導体基板3を用意する工程と、支持基板6に熱硬化性ポリイミド7を熱剥離可能な接着剤8を介して接着する工程と、熱硬化性ポリイミド7の表面に梁構造体2を覆うためのキャビティ9を形成する工程と、熱硬化性ポリイミド7の表面に感光性ポリイミド前駆体11を塗布し、露光・現像する工程と、熱硬化性ポリイミド7を半導体基板3の表面上に仮貼り合わせする工程とを備え、感光性ポリイミド前駆体11を塗布し、露光・現像する工程において、感光性ポリイミド前駆体11の−COOH/最大ピーク検出強度比が0.15より大きくなるように構成したので、ポリイミド製の保護キャップ5を半導体基板3に接着する際に、保護キャップ5を仮支持する支持基板6として簡便なテープ類を用いながら、信頼性の高い接着部を形成することができ、転写不良を防止することができる。
また、上記実施例においては、感光性ポリイミド前駆体11を塗布し、露光・現像する工程において、感光性ポリイミド前駆体11の−COOH/最大ピーク検出強度比が0.30以下となるように構成したので、通常の半導体製造設備で製造することができる。
更に、上記実施例においては、支持基板6を熱硬化性ポリイミド7から熱剥離する工程と、熱硬化性ポリイミド7を半導体基板3の表面上に本貼り合わせする工程とを備えたので、支持基板6を除去できると共に、熱硬化性ポリイミド7、即ち、保護キャップ5を半導体基板3に十分に接着することができる。
尚、上記実施例においては、例えば半導体加速度センサを製造する構成に適用したが、これに限られるものではなく、例えばジャイロスコープ等の容量式センサを製造する構成に適用しても良い。
本発明の一実施例を示す半導体加速度センサの製造工程を示す図 センサチップの縦断面図 感光性ポリイミド前駆体の炭素化学結合状態を示す特性図 感光性ポリイミド前駆体のベーク条件と−COOH/最大ピーク検出強度比との関係を示す図 感光性ポリイミド前駆体の−COOH/最大ピーク検出強度比と引張強度との関係を示す図
符号の説明
図面中、1はセンサチップ、2は梁構造体、3は半導体基板、5は保護キャップ、6は支持基板、7は熱硬化性ポリイミド、8は接着剤、9はキャビティ、11は感光性ポリイミド前駆体を示す。

Claims (3)

  1. 半導体にて構成された構造体が形成された半導体基板と、前記構造体を覆うように前記半導体基板に接着された樹脂製の保護キャップとを備えてなる半導体装置の製造方法において、
    半導体にて構成された構造体が表面に形成された半導体基板を用意する工程と、
    支持基板に熱硬化性ポリイミドを熱剥離可能な接着剤を介して接着する工程と、
    前記熱硬化性ポリイミドの表面に前記構造体を覆うためのキャビティを形成する工程と、
    前記熱硬化性ポリイミドの表面に感光性ポリイミド前駆体を塗布し、露光現像する工程と、
    前記熱硬化性ポリイミドを前記半導体基板の表面上に仮貼り合わせする工程とを備え、
    前記感光性ポリイミド前駆体を塗布し、露光現像する工程において、前記感光性ポリイミド前駆体の−COOH/最大ピーク検出強度比が0.15より大きくなるように構成したことを特徴とする半導体装置の製造方法。
  2. 前記感光性ポリイミド前駆体を塗布し、露光現像する工程において、前記感光性ポリイミド前駆体の−COOH/最大ピーク検出強度比が0.30以下となるように構成したことを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記支持基板を前記熱硬化性ポリイミドから熱剥離する工程と、
    前記熱硬化性ポリイミドを前記半導体基板の表面上に本貼り合わせする工程と、
    を備えたことを特徴とする請求項1または2記載の半導体装置の製造方法。
JP2007187202A 2007-07-18 2007-07-18 半導体装置の製造方法 Expired - Fee Related JP5013467B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007187202A JP5013467B2 (ja) 2007-07-18 2007-07-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007187202A JP5013467B2 (ja) 2007-07-18 2007-07-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009026880A JP2009026880A (ja) 2009-02-05
JP5013467B2 true JP5013467B2 (ja) 2012-08-29

Family

ID=40398432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007187202A Expired - Fee Related JP5013467B2 (ja) 2007-07-18 2007-07-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5013467B2 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5339625B2 (ja) * 2009-12-21 2013-11-13 太陽誘電株式会社 中空パッケージの製造方法
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
US9824951B2 (en) 2014-09-12 2017-11-21 Qorvo Us, Inc. Printed circuit module having semiconductor device with a polymer substrate and methods of manufacturing the same
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US9530709B2 (en) 2014-11-03 2016-12-27 Qorvo Us, Inc. Methods of manufacturing a printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US20160343604A1 (en) 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
US10062583B2 (en) 2016-05-09 2018-08-28 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US10079196B2 (en) 2016-07-18 2018-09-18 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
US10486963B2 (en) 2016-08-12 2019-11-26 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10486965B2 (en) 2016-08-12 2019-11-26 Qorvo Us, Inc. Wafer-level package with enhanced performance
WO2018031995A1 (en) 2016-08-12 2018-02-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10490471B2 (en) 2017-07-06 2019-11-26 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US12062700B2 (en) 2018-04-04 2024-08-13 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
CN118213279A (zh) 2018-07-02 2024-06-18 Qorvo美国公司 Rf半导体装置及其制造方法
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12057374B2 (en) 2019-01-23 2024-08-06 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
CN113632209A (zh) 2019-01-23 2021-11-09 Qorvo美国公司 Rf半导体装置和其制造方法
US12074086B2 (en) 2019-11-01 2024-08-27 Qorvo Us, Inc. RF devices with nanotube particles for enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US12062571B2 (en) 2021-03-05 2024-08-13 Qorvo Us, Inc. Selective etching process for SiGe and doped epitaxial silicon

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4310266B2 (ja) * 2004-12-06 2009-08-05 パナソニック株式会社 感光性硬化樹脂の塗布方法および接着方法
JP4976718B2 (ja) * 2005-03-25 2012-07-18 住友化学株式会社 固体撮像装置及びその製造方法
JP4591378B2 (ja) * 2006-02-21 2010-12-01 株式会社デンソー 半導体装置の製造方法
JP5050683B2 (ja) * 2007-06-25 2012-10-17 日立化成工業株式会社 感光性樹脂組成物及びこれを用いた感光性エレメント

Also Published As

Publication number Publication date
JP2009026880A (ja) 2009-02-05

Similar Documents

Publication Publication Date Title
JP5013467B2 (ja) 半導体装置の製造方法
JP4591378B2 (ja) 半導体装置の製造方法
JP5334411B2 (ja) 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法
JP4151164B2 (ja) 半導体装置の製造方法
JP5718005B2 (ja) 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。
JP5718342B2 (ja) 半導体ウェーハにフィルムを付加する装置および方法ならびに半導体ウェーハを処理する方法
JP6425941B2 (ja) 電子デバイス及び電子デバイスの製造方法
JP2008300487A (ja) 貼り合わせ装置、接着剤の溶解を防ぐ方法、及び貼り合わせ方法
JP2007139576A (ja) 半導体力学量センサの製造方法
JP2001102430A (ja) 防塵用カバーフィルム付きウエハ支持台及びその製造方法
US20140113412A1 (en) Chip package and fabrication method thereof
TW201201267A (en) Method for dicing wafer, connection method and connected structure body
JP4636096B2 (ja) 半導体装置およびその製造方法
KR20190085933A (ko) 가요성 일렉트로닉스 제조를 위한 일시적 본딩층
JP2002275435A (ja) 半導体装置組立用マスクシートおよび半導体装置の組み立て方法
JP4342340B2 (ja) 半導体装置の製造方法
JP6799988B2 (ja) 貼付装置
JP2003166998A (ja) 半導体加速度センサ
JP2003068995A (ja) 薄膜デバイス基板の製造方法
US20120009394A1 (en) Bonding method and bonding substrate
KR20030093247A (ko) 반도체 장치 조립용 마스크 시트 및 반도체 장치 조립 방법
JP2011059257A (ja) ドライフィルム及びドライフィルムの製造方法
JP5540842B2 (ja) 半導体装置の製造方法
JP5428135B2 (ja) 積層物及びその製造方法
JP2006245211A (ja) 粘着シート及びこの粘着シートを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees