JP3801601B2 - 蓋部を備えた半導体ウェハの製造方法及び半導体装置の製造方法 - Google Patents

蓋部を備えた半導体ウェハの製造方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP3801601B2
JP3801601B2 JP2004177529A JP2004177529A JP3801601B2 JP 3801601 B2 JP3801601 B2 JP 3801601B2 JP 2004177529 A JP2004177529 A JP 2004177529A JP 2004177529 A JP2004177529 A JP 2004177529A JP 3801601 B2 JP3801601 B2 JP 3801601B2
Authority
JP
Japan
Prior art keywords
adhesive layer
adhesive
semiconductor wafer
semiconductor
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004177529A
Other languages
English (en)
Other versions
JP2006005025A (ja
Inventor
正人 星加
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004177529A priority Critical patent/JP3801601B2/ja
Priority to EP05253678A priority patent/EP1610396A3/en
Priority to KR1020050051631A priority patent/KR100678984B1/ko
Priority to US11/152,950 priority patent/US7229852B2/en
Priority to TW094119847A priority patent/TWI278104B/zh
Priority to CNB2005100764459A priority patent/CN100423277C/zh
Publication of JP2006005025A publication Critical patent/JP2006005025A/ja
Application granted granted Critical
Publication of JP3801601B2 publication Critical patent/JP3801601B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Description

本発明は、複数の半導体素子が形成された半導体ウェハの各半導体素子上に蓋部を備えた半導体ウェハの製造方法及びこの半導体ウェハの製造方法を利用する半導体装置の製造方法に関する。
半導体装置の一種であるＣＣＤ又はＣＭＯＳイメージャなどの固体撮像装置が様々な分野で実用化されている。固体撮像装置は、フォトダイオードのような受光部、及び受光部の出力に基づく電気信号を読み出す読出部などの回路で構成されている。このような固体撮像装置は、半導体ウェハに、それ自体公知の技術を利用して複数の層を積層することなどにより製造される。
ところで、近年、固体撮像装置の高密度化及び高解像度化、並びに小型化が要望されており、１ピクセル当たりのピッチ寸法が小さくなる傾向にある。このような要望を満たすためには、受光部の領域（以下、受光領域）を縮小しなければならない。受光領域を縮小した場合には、受光量が減少してダイナミックレンジが減少するため、受光部上にマイクロレンズを配置して、受光量の減少を補う必要がある。
マイクロレンズは、一般的に、固体撮像装置としての機能素子が形成された半導体チップの表面に、オンチップ形態で透光性樹脂をレンズ状に加工して形成される。従って、固体撮像装置の表面はマイクロレンズによる凹凸状態を呈している。固体撮像装置の受光面はセンサーとして極めて重要であり、異物が付着した場合には、異物によって明度及び色度が変化して撮像画像の再現性が低下し、また受光面にキズが生じる虞がある。このように異物が付着すれば固体撮像装置の品質及び信頼性が損なわれるため、固体撮像装置は、異物が付着しないように受光面をガラスなどの透光性の蓋部で保護されている。
上述したように、固体撮像装置は、その受光面を蓋部で保護された構造を有するが、特にオンチップ形態でマイクロレンズを形成した固体撮像装置においては、表面が極めて複雑な凹凸状態を呈しているため、半導体チップをセラミック、プラスチックなどのパッケージケースに実装した後に、受光面を蓋部で被覆し、パッケージケース内の固体撮像素子を保護する状態にし、外部から異物が侵入しない構造となっている。しかしながら、パケージ実装による構造では固体撮像装置の小型化に限界があるため、図１１に示すように、固体撮像素子を形成した半導体チップ１０１の表面に、受光部１０２のみに穴空き部１０３を形成したエポキシ系樹脂シート１０４を用いて、接着剤１０５によりガラス板１０６を接着する構造が提案されている（例えば、特許文献１参照。）。このように、半導体チップ１０１に、ガラス板１０６（蓋部）を直接接着することにより、固体撮像装置をパケージ実装よりも小型化することができる。
特開２００１−２５７３３４号公報
しかしながら、上述したような固体撮像装置の製造方法においては、ガラス板１０６と半導体チップ１０１との間隔を確保するためにエポキシ系樹脂シート１０４を使用し、エポキシ系樹脂シート１０４の両面に接着剤１０５を用いてガラス板１０６と半導体チップ１０１とを接着する。エポキシ系樹脂シート１０４は、受光部１０２の上に配置されないように穴が形成されているため、シートに加わる張力が穴の影響によって不均一となり、エポキシ系樹脂シート１０４を貼付する場合に、極めて不安定な形状となって貼付工程が極めて困難になるという問題があった。また、エポキシ系樹脂シート１０４を半導体チップ１０１の表面に接着する場合に、エポキシ系樹脂シート１０４と半導体チップ１０１との位置合わせに手間がかかるとともに、マイクロレンズが配置された受光面を汚染しないための対策が不十分で、製造工程の管理が複雑になるという問題があった。
また、エポキシ系樹脂シート１０４は、穴空け加工することによって、その穴空き部１０３が形成されるため、穴空き部１０３の微細化には限度がある。穴空き部１０３によって、固体撮像装置の密封空間のサイズが決定されることになるから、特許文献１に開示されている方法を用いたとしても、固体撮像装置の構造を小型化することには限界があった。
本発明は斯かる事情に鑑みてなされたものであり、複数の半導体素子が形成された半導体ウェハと蓋部とを接着するための接着層の材料として、光硬化性接着剤（感光性接着剤）と熱硬化性接着剤とが適宜混合されたものを半導体ウェハに形成し、接着層に含まれる光硬化性接着剤の特性を利用して所定の形状にパターニングし、蓋部を配置した後にパターニングされた接着層を加熱し、接着層に含まれる熱硬化性接着剤の特性を利用して接着層を介して半導体ウェハと蓋部とを接着することにより、空間を生成して外部からの影響（湿気、ダストなど）を低減するとともに、半導体装置の小型化を図り、品質及び信頼性の高いチップサイズの半導体装置を実現することができる蓋部を備えた半導体ウェハの製造方法及び半導体装置の製造方法を提供することを目的とする。
また本発明は、接着層をパターニングした後に、パターニングされた接着層の良否を半導体素子毎に判定することにより、否と判定された半導体素子の接着層には蓋部を配置しないようにして、製造の高効率化を図ることができる蓋部を備えた半導体ウェハの製造方法及び半導体装置の製造方法を提供することを目的とする。
また本発明は、接着層をパターニングした後に、パターニングされた接着層の良否を半導体素子毎に判定し、否と判定された欠陥部のある接着層を補修するようにして、製造の高歩留化を図ることができる蓋部を備えた半導体ウェハの製造方法及び半導体装置の製造方法を提供することを目的とする。
また本発明は、光硬化性接着剤及び熱硬化性接着剤を含むシート状の接着剤を、複数の半導体素子が形成された半導体ウェハに貼設することにより、極めて簡単な方法かつ低コストで半導体ウェハに接着層を形成することができる蓋部を備えた半導体ウェハの製造方法及び半導体装置の製造方法を提供することを目的とする。
また本発明は、シート状の接着剤の両面に保護フィルムが貼付されており、半導体ウェハに対向する面側の保護フィルムを剥離して接着剤を半導体ウェハに貼設するようにすることにより、シート状の接着剤を極めて簡単な方法で、かつ効果的に供給することができ、製造装置に要するコストを抑制することができる蓋部を備えた半導体ウェハの製造方法及び半導体装置の製造方法を提供することを目的とする。
また本発明は、接着層に含まれる光硬化性接着剤の特性を利用して所定の形状にパターニングした後に、他方の保護フィルムを剥離するようにすることにより、パターニングまで平滑性を確保することができ、また、製造工程におけるダストの接着層の表面への付着を防止することができる蓋部を備えた半導体ウェハの製造方法及び半導体装置の製造方法を提供することを目的とする。
また本発明は、平面寸法が各半導体装置の平面寸法より小さい蓋部を用いることにより、各半導体素子の接着層毎に接着することができるため、否と判定された半導体素子の接着層には蓋部を配置しないようにして、製造の高効率化を図ることができる蓋部を備えた半導体ウェハの製造方法及び半導体装置の製造方法を提供することを目的とする。
また本発明は、複数の半導体装置を覆う大きさの平面寸法を有する蓋部を用いることにより、複数の半導体素子の接着層に一括して接着して大幅な製造時間の短縮を図ることができる蓋部を備えた半導体ウェハの製造方法及び半導体装置の製造方法を提供することを目的とする。
また本発明は、半導体ウェハを切断して、蓋部が接着された個々の半導体素子に分割することにより、分割された以降の工程で、半導体素子の表面にダストが付着したり、引っかき傷が生じたりすることのない半導体装置の製造方法を提供することを目的とする。
本発明に係る蓋部を備えた半導体ウェハの製造方法は、複数の半導体素子が形成された半導体ウェハに光硬化性接着剤及び熱硬化性接着剤を含む接着層を形成する接着層形成工程と、前記接着層を選択的に露光して、各半導体素子の周縁部上の接着層に含まれる光硬化性接着剤を硬化させて、接着層及び半導体ウェハを接着する第１接着工程と、前記接着層を現像することにより光硬化樹脂接着剤が未硬化の領域の接着層を除去して、接着層をパターニングする現像工程と、パターニングされた接着層の良否を半導体素子毎に判定する検査工程と、該検査工程にて良と判定された半導体素子の接着層に蓋部を配置する蓋部配置工程と、前記接着層を加熱して該接着層に含まれる熱硬化性接着剤に接着性を発現させて、接着層及び蓋部を接着する第２接着工程とを含むことを特徴とする。
本発明にあっては、複数の半導体素子が形成された半導体ウェハに光硬化性接着剤及び熱硬化性接着剤を含む接着層を形成し、接着層を選択的に露光して各半導体素子の周縁部上の接着層に含まれる光硬化性接着剤を硬化させ、接着層及び半導体ウェハを接着する。そして、光硬化性接着剤を現像して、未露光領域の接着層を除去した後に、半導体素子毎にパターニングされた接着層の良否を判定する。そして、良と判定された半導体素子の接着層に蓋部を配置した後に、接着層を加熱して該接着層に含まれる熱硬化性接着剤に接着性を発現させて、接着層及び蓋部を接着する。これにより、パターニングされた接着層が枠部となり、半導体ウェハ、接着層及び蓋部によって囲まれた空間が形成され、外部からの湿気又はダストなどの影響を低減することができる。また、蓋部が接着層を介して半導体ウェハに接着されるので、半導体装置の小型化を図ることができ、品質及び信頼性の高いチップサイズの半導体装置を実現することができる。また、半導体素子が形成された半導体ウェハは、表面に凹凸構造を備えるため、異物が付着しやすい。したがって、本発明のように、光硬化性接着剤及び熱硬化性接着剤を含む接着層を露光及び現像によりパターニングする場合には、その凹凸構造において除去すべき部分に接着層が残存しやすくなり、事前にパターニングした接着層の良否を半導体素子毎に検査工程で判定して把握しておくことにより、その判定結果を後工程に活用して、生産効率を向上させることができる。
本発明に係る蓋部を備えた半導体ウェハの製造方法は、上述した発明において、前記第２接着工程は、前記検査工程にて否と判定された半導体素子の接着層に蓋部を配置しないことを特徴とする。
本発明にあっては、半導体素子毎にパターニングされた接着層を検査して、否と判定された半導体素子の接着層（不良品）には蓋部を配置しないので、製造の高効率化を図ることができる。例えば、製造ロット番号、半導体ウェハ番号及び半導体チップ番号によって各半導体素子を識別するようにしておき、各半導体ウェハに対してパターニングされた接着層の良否を判定したマッピングデータのような識別情報を作成するようにしておくことにより、パターニングされた接着層が否であると判定された半導体素子を確実に識別して、蓋部を配置しないようにすることができる。
本発明に係る蓋部を備えた半導体ウェハの製造方法は、複数の半導体素子が形成された半導体ウェハに光硬化性接着剤及び熱硬化性接着剤を含む接着層を形成する接着層形成工程と、前記接着層を選択的に露光して、各半導体素子の周縁部上の接着層に含まれる光硬化性接着剤を硬化させて、接着層及び半導体ウェハを接着する第１接着工程と、前記接着層を現像することにより光硬化樹脂接着剤が未硬化の領域の接着層を除去して、接着層をパターニングする現像工程と、パターニングされた接着層の良否を半導体素子毎に判定する検査工程と、該検査工程にて否と判定された欠陥部のある接着層を、熱硬化性接着剤を含む接着剤で補修する補修工程と、前記検査工程にて良と判定された半導体素子の接着層及び前記補修工程にて補修された接着層に蓋部を配置する蓋部配置工程と、前記接着層を加熱して該接着層に含まれる熱硬化性接着剤に接着性を発現させて、接着層及び蓋部を接着する第２接着工程とを含むことを特徴とする。
本発明にあっては、複数の半導体素子が形成された半導体ウェハに光硬化性接着剤及び熱硬化性接着剤を含む接着層を形成し、接着層を選択的に露光して各半導体素子の周縁部上の接着層に含まれる光硬化性接着剤を硬化させ、接着層及び半導体ウェハを接着する。そして、光硬化性接着剤を現像して、未露光領域の接着層を除去した後に、半導体素子毎にパターニングされた接着層の良否を判定する。そして、否と判定された欠陥部のある接着層を熱硬化性接着剤を含む接着剤で補修した後に、良と判定された半導体素子の接着層及び補修された接着層に蓋部を配置し、接着層を加熱して該接着層に含まれる熱硬化性接着剤に接着性を発現させて、接着層及び蓋部を接着する。これにより、パターニングされた接着層が枠部となり、半導体ウェハ、接着層及び蓋部によって囲まれた空間が形成され、外部からの湿気又はダストなどの影響を低減することができる。また、蓋部が接着層を介して半導体ウェハに接着されるので、半導体装置の小型化を図ることができ、品質及び信頼性の高いチップサイズの半導体装置を実現することができる。さらに、否と判定された欠陥部のある接着層を補修するようにしたので製造歩留を向上することができる。補修状況に応じて、マッピングデータのような識別情報を更新することにより、補修された接着層に蓋部が配置されない虞はなく、製造の高効率化及び高歩留化を図ることができる。また、半導体素子が形成された半導体ウェハは、表面に凹凸構造を備えるため、異物が付着しやすい。したがって、本発明のように、光硬化性接着剤及び熱硬化性接着剤を含む接着層を露光及び現像によりパターニングする場合には、その凹凸構造において除去すべき部分に接着層が残存しやすくなり、事前にパターニングした接着層の良否を半導体素子毎に検査工程で判定して把握しておくことにより、その判定結果を後工程に活用して、生産効率を向上させることができる。
本発明に係る蓋部を備えた半導体ウェハの製造方法は、上述した各発明において、前記接着層形成工程は、光硬化性接着剤及び熱硬化性接着剤を含むシート状の接着剤を、複数の半導体素子が形成された半導体ウェハに貼設して、該半導体ウェハに接着層を形成することを特徴とする。
本発明にあっては、光硬化性接着剤及び熱硬化性接着剤を含むシート状の接着剤を、複数の半導体素子が形成された半導体ウェハに貼設することにより、極めて簡単な方法かつ低コストで半導体ウェハに接着層を形成することができる。また、接着剤の種類を容易に変更することができ、多品種生産をする場合に特に好適である。
本発明に係る蓋部を備えた半導体ウェハの製造方法は、上述した発明において、前記シート状の接着剤の両面に保護フィルムが貼付されており、前記接着層形成工程は、半導体ウェハに対向する面側の保護フィルムを剥離して、前記シート状の接着剤を半導体ウェハに貼設することを特徴とする。
本発明にあっては、シート状の接着剤の両面に保護フィルムが貼付されており、半導体ウェハに対向する面側の保護フィルムを剥離して接着剤を半導体ウェハに貼設するようにすることにより、シート状の接着剤を極めて簡単な方法で、かつ効果的に供給することができ、製造装置に要するコストも抑制することができる。
本発明に係る蓋部を備えた半導体ウェハの製造方法は、上述した発明において、前記第１接着工程の後に、他方の保護フィルムを剥離する工程をさらに含むことを特徴とする。
本発明にあっては、接着層に含まれる光硬化性接着剤の特性を利用して所定の形状にパターニングした後に、他方の保護フィルムを剥離するようにすることにより、パターニングまで接着層の上面に保護フィルムを配置した状態が維持されるので、接着層の表面に凹凸が生じることはなく、平滑性を維持することができ、また、製造工程におけるダストが接着層の表面に付着することを防止できる。
本発明に係る蓋部を備えた半導体ウェハの製造方法は、上述した各発明において、前記蓋部の平面寸法は、各半導体素子に係る接着層毎に接着すべく、各半導体装置の平面寸法より小さいことを特徴とする。
本発明にあっては、平面寸法が後に分断される各半導体装置の平面寸法より小さい蓋部を用いることにより、各半導体素子の接着層毎に接着することができるため、否と判定された半導体素子の接着層には蓋部を配置しないようにして、製造の高効率化を図ることができる。
本発明に係る蓋部を備えた半導体ウェハの製造方法は、上述した各発明において、前記蓋部の平面寸法は、複数の半導体素子に係る接着層に一括して接着すべく、複数の半導体装置を覆う大きさであることを特徴とする。
本発明にあっては、平面寸法が複数の半導体装置を覆う大きさである蓋部を用いることにより、複数の半導体素子の接着層に一括して接着することができ、大幅な時間短縮を図ることができる。また、蓋部をすべての半導体素子に係る接着層に当設するように配置すれば十分であるため、そのアライメント精度が問題となることはない。
本発明に係る蓋部を備えた半導体ウェハの製造方法は、上述した各発明において、前記複数の半導体素子が形成された半導体ウェハにマイクロレンズが形成されていることを特徴とする。
本発明にあっては、複数の半導体素子が形成された半導体ウェハにマイクロレンズが形成されている固体撮像素子のような場合に好適であって、チップサイズの固体撮像装置を実現することができる。マイクロレンズが形成された半導体ウェハの表面には、異物が付着しやすい。したがって、本発明のように、光硬化性接着剤及び熱硬化性接着剤を含む接着層を露光及び現像によりパターニングする場合には、マイクロレンズが形成されていると、特に除去すべき部分に接着層が残存しやすくなり、事前にパターニングした接着層の良否を半導体素子毎に検査工程で判定し、例えば否と判定された半導体素子に対しては後工程を施さないことなどにより、非常に有効に生産効率を向上させることができる。
本発明に係る半導体装置の製造方法は、上述した各発明において、半導体ウェハを切断して、蓋部を有する個々の半導体装置に分割する分割工程をさらに含むことを特徴とする。
本発明にあっては、半導体ウェハを切断して、蓋部が接着された個々の半導体装置に分割することにより、分割された以降の工程で、半導体素子の表面にダストが付着したり、引っかき傷が生じたりすることはない。また、蓋部が接着されるまでは半導体ウェハ単位で行われるため、保管、搬送を容易、安全に行うことができるとともに、工程管理が容易となる。
本発明によれば、光硬化性接着剤と熱硬化性接着剤とが適宜混合された接着層を半導体ウェハに形成し、接着層に含まれる光硬化性接着剤の特性を利用して所定の形状にパターニングし、蓋部を配置した後に、接着層に含まれる熱硬化性接着剤の特性を利用して接着層を介して半導体ウェハと蓋部とを接着することにより、空間を形成して外部からの湿気又はダストなどの影響を低減するとともに、半導体装置の小型化を図り、品質及び信頼性の高いチップサイズの半導体装置を実現することができる。また、半導体素子が形成された半導体ウェハは表面に凹凸構造を備えるため異物が付着しやすく、光硬化性接着剤及び熱硬化性接着剤を含む接着層を露光及び現像によりパターニングする場合には、その凹凸構造において除去すべき部分に接着層が残存しやすくなり、事前にパターニングした接着層の良否を半導体素子毎に検査工程で判定して把握しておくことにより、その判定結果を後工程に活用して、生産効率を向上させることができる。
また本発明によれば、パターニングされた接着層の良否を半導体素子毎に検査し、否と判定された半導体素子の接着層には蓋部を配置しないようにして、製造の高効率化を図ることができる。
また本発明によれば、パターニングされた接着層の良否を半導体素子毎に検査し、否と判定された欠陥部のある接着層を補修するようにして製造の高歩留化を図ることができる。
また本発明によれば、光硬化性接着剤及び熱硬化性接着剤を含むシート状の接着剤を、複数の半導体素子が形成された半導体ウェハに貼設することにより、極めて簡単な方法かつ低コストで接着層を形成することができる。
また本発明によれば、シート状の接着剤の両面に保護フィルムが貼付されており、半導体ウェハに対向する面側の保護フィルムを剥離して接着剤を貼設するようにすることにより、シート状の接着剤を極めて簡単な方法で、かつ効果的に供給することができ、製造装置に要するコストを抑制することができる。
また本発明によれば、接着層に含まれる光硬化性接着剤の特性を利用してパターニングした後に、他方の保護フィルムを剥離するようにすることにより、パターニングまで接着層の上面に保護フィルムを配置した状態が維持されるので、接着層の表面に凹凸が生じることはなく、平滑性を維持することができ、また、製造工程におけるダストが接着層の表面に付着することを防止できる。
また本発明によれば、平面寸法が各半導体装置より小さい蓋部を用いることにより、各半導体素子の接着層毎に接着することができるため、否と判定された半導体素子の接着層には蓋部を配置しないようにして、製造の高効率化を図ることができる。
また本発明によれば、平面寸法が複数の半導体装置を覆う大きさである蓋部を用いることにより、複数の半導体素子の接着層に一括して接着することができ、大幅な時間短縮を図ることができる。また、蓋部をすべての半導体素子に係る接着層に当設するように配置すれば十分であるため、そのアライメント精度が問題となることはない等、優れた効果を奏する。
以下、本発明をその実施の形態を示す図面に基づいて詳述する。なお、半導体ウェハがシリコンウェハで、半導体装置としてＣＣＤ、ＣＭＯＳイメージャ等の固体撮像装置に適用した場合について説明する。
（実施の形態１）
図１は本発明の実施の形態１に係る半導体ウェハの製造方法及び半導体装置の製造方法の概略を示すフローチャートであり、図２及び図３は本発明の実施の形態１に係る半導体ウェハの製造方法及び半導体装置の製造方法を説明するための説明図である。
本発明の実施の形態１に係る半導体ウェハの製造方法は、接着層形成工程（Ｓ１）、第１接着工程である露光工程（Ｓ２）、保護フィルム剥離工程（Ｓ３）、現像工程（Ｓ４）、検査工程（Ｓ５）及び第２接着工程である蓋部接着工程（Ｓ６）を備え、半導体装置の製造方法は更に分割工程（Ｓ７）を備える。
半導体ウェハ１０には、ＣＣＤ、ＣＭＯＳイメージャ等の平面視が矩形状の複数の半導体素子である固体撮像素子２０，２０，…が形成されている（図２（ａ））。固体撮像素子２０の略中央領域には受光部２０ａが形成されており、受光部２０ａの上面にはマイクロレンズ２０ｂが形成されている。受光部２０ａは具体的にはフォトダイオードであり、マイクロレンズ２０ｂによって受光部２０ａへの集光率を高めている。マイクロレンズ２０ｂは、半導体ウェハ１０の表面に透光性樹脂をレンズ状に加工して形成される。
まず、接着層形成工程（図１：Ｓ１）として、複数の固体撮像素子２０，２０，…が形成された半導体ウェハ１０の受光部側の表面に、上面に保護フィルム３１ａが貼付された接着層４０を形成する（図２（ｂ））。接着層４０は、露光されて硬化する光硬化性接着剤と、加熱されて接着力を発現する熱硬化性接着剤とが適宜混合されたものであり、その厚みはマイクロレンズの厚みよりも厚い。光硬化性接着剤としては、例えばアクリル系樹脂である紫外線（ＵＶ）硬化樹脂であり、熱硬化接着剤としては、例えばエポキシ系樹脂である。接着層形成工程では、半導体ウェハ１０に形成されている複数の固体撮像素子２０，２０，…のすべてに接着層４０が形成されるようにすればよく、そのアライメント精度についての制約はない。
接着層形成工程を詳細すれば、図４に示すように、接着シート３０は、その両面に保護フィルム３１ａ，３１ｂが貼付された状態でロール状に巻かれており、一方の面（ここでは下面）の保護フィルム３１ｂを剥離し、貼付けローラ３２を回転することにより、貼付けローラ３２を左右に移動させるとともに、剥離した面を半導体ウェハ１０に当接し、半導体ウェハ１０に接着シート３０を貼付する（図４（ａ））。接着シートの他方の面には、保護フィルム３１ａが貼付された状態を維持するようにする。そして、貼付けた接着シート３０を半導体ウェハ１０の外周に沿って切断（符号Ｃで示す）することによって接着層４０とする（図４（ｂ））。
次いで、露光工程（図１：Ｓ２）として、フォトマスク５０を介して接着層４０を光５１で露光する（図２（ｃ））。本例では、接着層４０に含まれる光硬化性接着剤として紫外線（ＵＶ光）に対して硬化性を発現するＵＶ硬化性接着剤を用いたので、光５１としてＵＶ光を用いる。フォトマスク５０は、半導体ウェハ１０に形成されている各固体撮像素子の受光部２０ａに対応する領域の外側の領域が露光されるようなパターニングが施されている。接着層４０には光硬化性接着剤が混合されているため、ＵＶ光に露光（感光）すると、硬化性を発現するとともに、光硬化性接着剤が光重合反応を起こし、所定の現像液に溶解しない物性に変化する。つまり、接着層４０のうち、ＵＶ光に感光した接着層４０ａは硬化し、ＵＶ光に感光していない接着層４０ｂは未硬化を維持する。
そして、保護フィルム剥離工程（図１：Ｓ３）として、接着層４０を露出させるべく、接着層４０の上面の保護フィルム３１ａを剥離する（図２（ｄ））。接着層４０の露光前に保護フィルム３１ａを剥離した場合には、接着層４０の粘着力によって、接着層４０に含まれる接着剤が保護フィルム３１ａ側に接着されてしまい、接着層４０の表面に凹凸ができる虞があるが、接着層４０の露光の際まで、接着層４０の上面に保護フィルム３１ａを配置した状態を維持することによって、接着層４０の表面に凹凸が生じることはなく、平滑性を維持することができ、また、製造工程におけるダストが接着層４０の表面に付着することを防止できる。露光後は、後に蓋部との接着に用いられる部分の接着層４０ａの光硬化性接着剤が硬化しているため、保護フィルム３１ａを接着層４０から剥離したとしても、必要な部分の接着層４０ａの表面に凹凸が生じることはなく、表面の平滑性を維持する。
そして、現像工程（図１：Ｓ４）として、接着層４０を所定の現像液で現像することにより、ＵＶ光に感光しなかった領域の接着層４０ｂが除去され、一方、接着層４０ａが残存してパターニングされる（図３（ｅ））。これにより、接着層４０ａは、各固体撮像素子２０の受光部２０ａを取り囲む形状、すなわち枠部となる。ＵＶ光に感光した接着層４０ａの光硬化性接着剤は、感光によって光重合反応が生じて所定の現像液に溶解しないようになっているが、ＵＶ光に感光しなかった接着層４０ｂの光硬化性接着剤は物性が変化せず、現像液に溶解する。接着層４０の材料として、光硬化性接着剤と熱硬化性接着剤とが適宜混合されたものを用いたので、上述したような接着層４０をフォトリソグラフィ技術により所定の形状にパターニングすることができる。
そして、検査工程（図１：Ｓ５）として、カメラ６０を用いて、半導体ウェハ１０の表面にパターニングされた接着層４０を検査して、良否を判定する（図３（ｆ））。表面検査を行うのは、積層された様々なパターンによって半導体ウェハ１０の表面に凹凸が生じており、この凹凸によって接着層４０ｂの残渣が残存する虞があるためである。検査工程では、現像工程にて除去できなかった接着層４０ｂの残渣の存在と、接着層４０ａの形状不良の存在とを検査する。特に、本例のようにマイクロレンズが表面に形成された固体撮像素子の場合、隣合うマイクロレンズの間隙部に残渣が生じる虞が高いため、検査工程を行って残渣の存在を検査することは有効である。
接着層４０ｂの残渣としては、例えば図５に示すように、現像工程にて接着層４０ｂは除去されるべきであるが、工程ばらつきにより、特に凹凸の形状となっているマイクロレンズ２０ｂの上面に残渣４１が発生しやすい。また、接着層４０ａの形状不良としては、例えば図６に示すように、半導体ウェハ１０に形成した接着層４０ａのパターンの一部に欠陥部４２が発生する場合がある。このような接着層４０ｂの残渣の存在と、接着層４０ａの形状不良の存在とを検査して、いずれの固体撮像装置が不良となるかを識別できるように、各固体撮像装置又は各個体撮像素子に対する良否の判定を示すフラグからなるマッピングデータを作成する。
半導体製造においては、製造ロット番号、半導体ウェハ番号及び半導体チップ番号によって各半導体素子を識別するようにしており、各半導体ウェハに対してマッピングデータを作成する。つまり、製造ロット番号及び半導体ウェハ番号毎にマッピングデータが作成され、このマッピングデータによって、各固体撮像装置又は各個体撮像素子の良否を判定することができる。マッピングデータとしては、各固体撮像装置又は各個体撮像素子に対する良否の判定を示すフラグに加えて、その内容を識別する情報を含んでいても良い。例えば、残渣が発生している場合には、その旨を識別する情報を、欠陥部が発生している場合には、その旨を識別する情報を、マッピングデータに追加するようにする。このようにすれば、マッピングデータの情報に基づいて、いかなる項目で不良となったのかを識別することが可能となり、不良発生率を項目毎に整理することができ、ロット履歴を調査する場合などに好適である。
そして、蓋部接着工程（図１：Ｓ６）として、本例では、個片状態に予め分離されたガラスなどの透光性の蓋部７０を各固体撮像素子２０に係る接着層４０ａに配置し、接着層４０ａと蓋部７０とを接着する（図３（ｇ））。なお、蓋部７０の平面寸法は小さいことが好ましく、各固体撮像素子２０の受光部２０ａを取り囲む形状の枠部である接着層４０ａの平面寸法と略同等であることが好ましい。半導体ウェハ１０上に形成したパッド（不図示）を外部回路と接続するワイヤボンディングを行う場合、パッドが蓋部７０によって隠れてしまってはボンディング装置に適宜工夫を施す必要があるが、蓋部７０の平面寸法を小さくすることで、ワイヤボンディングを容易にすることができる。さらには、蓋部７０配置時の精度を考慮すると、各固体撮像素子２０の受光部２０ａを取り囲む形状の枠部である接着層４０ａの平面寸法よりもわずかに大きいことが好ましい。
蓋部接着工程を詳細すれば、図７に示すように、蓋部７０が貼付された粘着性シート７１を用意しておき、リッドボンダなどの吸着装置７２で蓋部７０を吸着して粘着シート７１から剥離する（図７（ａ））。そして、吸着装置７２を移動して、蓋部７０を半導体ウェハ１０に形成された各固体撮像素子２０に係る接着層４０ａの上に配置する（図７（ｂ））。蓋部７０が接着層４０ａの上に配置されている状態で加熱することにより、接着層４０ａに含まれる熱硬化性接着剤に接着性を発現させて接着層４０ａと蓋部７０とを接着する。また、接着層４０ａと半導体ウェハ１０とは、露光工程により発現した光硬化性接着剤による接着力だけでは不十分であるため、この加熱処理によって接着層４０ａと半導体ウェハ１０との接着性が向上する。もちろん、所定温度の高温槽に入れることによって接着性を発現させてもよいし、加熱時に適宜加圧してもよい。このようにして、半導体ウェハ１０、蓋部７０及び接着層４０ａによって空間が形成でき、その後の工程において、受光部２０ａへの湿気の進入、ダストの進入付着、ひっかき傷などによる受光部での不良の発生を低減することができ、製造歩留の良い、信頼性の高い固体撮像装置を製造することができる。なお、半導体ウェハ１０、蓋部７０及び接着層４０ａによって形成される空間は、密封されても良いが、その後の工程において、受光部２０ａへの湿気の進入、ダストの進入付着、ひっかき傷などによる受光部での不良の発生を低減することができる程度であれば良く、例えば内部に侵入した湿気を外部に排出するための微小の通気路が形成されていても良い。
なお、カメラ、ビデオレコーダーカメラなどの光学機器に固体撮像装置を搭載する場合には、蓋部７０は受光部２０ａの表面をダスト、傷などから保護すること以外に、外部からの赤外線を遮断することも必要となる。この場合には、蓋部７０の表面に赤外線遮断膜を形成して光学フィルタを兼ねることができる。
また、図７（ｂ）に示したように、検査工程にて不良と判定された固体撮像装置又は固体撮像素子に係る接着層４０ａ（中央部の接着層）には、蓋部を貼設しないようにすることが好ましい。不良品に対して蓋部を接着しないようにすることにより、蓋部の材料コスト、及び接着工程の製造コストを削減することができる。上流側の工程にて不良品を選別し、下流側の工程では、不良品に対して工程の対象としないようにすることがコスト削減の観点から好ましい。
そして、分割工程（図１：Ｓ７）として、蓋部接着工程にて良品の固体撮像装置又は固体撮像素子に対応する接着層４０ａのすべてに蓋部７０を接着した後、ダイシングソーなどのダイシング装置により半導体ウェハ１０を切断して、個々の固体撮像素子２０などからなる固体撮像装置８０に分割する（図３（ｈ））。分割工程としては、蓋部７０が接着層４０ａを介して接着された半導体ウェハ１０の裏面をダイシングリングに固定したダイシングテープの上に貼り付けて、ダイシングソーをダイシング方向に進行させて、半導体ウェハ１０を個々の固体撮像装置８０に分割する。そして、分割した固体撮像装置８０を適宜の条件でダイシングテープから剥離することにより、固体撮像装置８０を得ることができる。なお、半導体ウェハ１０に、それ自体公知のダイシングライン、ベベルカットラインなどの分割線を入れるようにして、ダイシング精度を向上するようにしても良い。
以上詳述したように、本発明の主旨は、半導体ウェハ１０と蓋部７０とを接着するための接着層４０の材料として、光硬化性接着剤と熱硬化性接着剤とが適宜混合されたものを用い、まず、接着層４０に含まれる光硬化性接着剤の特性を利用し、フォトリソグラフィ技術により所定の形状にパターニングする。そして、蓋部７０を配置した後に、残存している接着層４０ａを加熱することにより、接着層４０ａに含まれる熱硬化性接着剤の特性を利用し、接着層４０ａを介して半導体ウェハ１０と蓋部７０とを接着する。このような方法では、接着層４０をパターニングする際に、マイクロレンズのような凹凸形状によって残渣が生じる虞があるため、本発明では、検査工程を行って残渣の有無を判定するようにしている。また、各固体撮像素子２０の枠部となる接着層４０ａの一部が欠陥となる場合があるため、このような欠陥についても検査工程にて検査を行うようにしている。
（実施の形態２）
図８は本発明の実施の形態２に係る半導体ウェハの製造方法及び半導体装置の製造方法の概略を示すフローチャートである。
本発明の実施の形態２に係る半導体ウェハの製造方法は、接着層形成工程（Ｓ１）、露光工程（Ｓ２）、保護フィルム剥離工程（Ｓ３）、現像工程（Ｓ４）、検査工程（Ｓ５）、接着層補修工程（Ｓ１５）及び蓋部接着工程（Ｓ６）を備え、半導体装置の製造方法は更に分割工程（Ｓ７）を含む。
接着層補修工程（Ｓ１５）は、検査工程（Ｓ５）にて作成したマッピングデータに基づいて、接着層４０ｂの残渣がなく、接着層４０ａのパターンの一部に欠陥部４２が発生したために不良と判定された接着層４０ａを修復する。例えば図９に示すように、接着剤注入器としてディスペンサ９０を用いて、欠陥部４２に接着剤４５を充填すればよい。接着層補修工程に用いる接着剤４５は、接着層形成工程と同様の熱硬化性接着剤が含まれている。
したがって、接着剤４５は、蓋部接着工程における加熱処理によって接着性が発現して、蓋部７０及び半導体ウェハ１０に接着する。よって、実施の形態１と同様、半導体ウェハ１０、蓋部７０並びに接着層４０ａ及び接着剤４５によって空間が形成でき、その後の工程において、受光部２０ａへの湿気の進入、ダストの進入付着、ひっかき傷などによる受光部での不良の発生を低減することができ、製造歩留の良い、信頼性の高い固体撮像装置を製造することができる。なお、本実施の形態においても、半導体ウェハ１０、蓋部７０及び接着層４０ａによって形成される空間は、密封されても良いが、その後の工程において、受光部２０ａへの湿気の進入、ダストの進入付着、ひっかき傷などによる受光部での不良の発生を低減することができる程度であれば良く、例えば内部に侵入した湿気を外部に排出するための微小の通気路が形成されていても良い。
また、不良となる固体撮像装置を補修して良品にすることになるから、当然ながら製造歩留が向上する。接着層補修工程にて接着層４０ａを修復した場合には、検査工程で半導体ウェハ毎に付与したマッピングデータのうちの修復を行った固体撮像装置のフラグを良品に変更して、適宜更新するようにしておく。その他の工程は実施の形態１と同様であるので、対応する部分には同一の符号を付してその詳細な説明を省略する。
なお、接着層補修工程によって修復した接着剤４５を含む接着層４０ａの形状を再検査して、所定した形状に修復されているか否かを判定するようにしても良い。この再検査の方法としては、上述した検査工程（Ｓ５）と同様の方法で行うことができる。再検査をする場合は、検査工程（Ｓ５）にて良品であると判定された接着層４０ａについては検査する必要はないため、修復した箇所の接着層４０ａについてのみ検査することが、スループットの観点から好ましい。
（実施の形態３）
実施の形態１，２では、蓋部接着工程として、個片状態に予め分離されたガラスなどの透光性の蓋部７０を各固体撮像素子２０に係る接着層４０ａに配置し、接着層４０ａと蓋部７０とを接着するような形態について説明したが、複数の固体撮像装置（半導体装置）覆う大きさの単板（一枚板）状態の透光性の蓋部を接着するようにしても良く、このようにしたものが実施の形態３である。本発明の実施の形態３に係る半導体ウェハの製造方法及び半導体装置の製造方法のフローは実施の形態１，２と同様であるが、蓋部接着工程及び分割工程の詳細が相違する。
図１０は本発明の実施の形態３に係る半導体ウェハの製造方法及び半導体装置の製造方法を説明するための説明図であり、具体的には、蓋部接着工程及び分割工程を示す説明図である。
本発明の実施の形態３に係る半導体ウェハの製造方法及び半導体装置の製造方法における蓋部接着工程は、単板状態の透光性の蓋部７５を各固体撮像素子２０に係る接着層４０ａに一括して配置し、接着層４０ａと蓋部７５とを接着する（図１０（ａ））。単板状態の蓋部７５を配置するため、すべての各固体撮像素子２０に係る接着層４０ａに当設するように配置すれば十分であり、そのアライメント精度は重要とはならない。また、単板状態の蓋部７５を配置することにより、一度にすべての固体撮像素子２０に被覆することができるので、大幅な製造時間の短縮を図ることができる。
そして、蓋部７５が接着層４０ａの上に貼設されている状態で加熱することにより、接着層４０ａに含まれる熱硬化性接着剤に接着性を発現させて接着層４０ａと蓋部７５とを接着する。また、この加熱によって接着層４０ａと半導体ウェハ１０との接着性が向上する。もちろん、所定温度の高温槽に入れることによって接着性を発現させてもよいし、加熱時に適宜加圧してもよい。このようにして、半導体ウェハ１０、蓋部７５及び接着層４０ａによって、個々に空間が形成でき、その後の工程において、受光部２０ａへの湿気の進入、ダストの進入付着、ひっかき傷などによる受光部での不良の発生を低減することができ、製造歩留の良い、信頼性の高い固体撮像装置を製造することができる。なお、本実施の形態においても、半導体ウェハ１０、蓋部７５及び接着層４０ａによって形成される空間は、密封されても良いが、その後の工程において、受光部２０ａへの湿気の進入、ダストの進入付着、ひっかき傷などによる受光部での不良の発生を低減することができる程度であれば良く、例えば内部に侵入した湿気を外部に排出するための微小の通気路が形成されているも良い。
そして、分割工程では、ダイシング装置を用いて半導体ウェハ１０及び蓋部７５を切断して、個々の固体撮像素子２０などからなる固体撮像装置８０に分割する（図１０（ｂ））。なお、半導体ウェハ１０上に形成したパッド（不図示）を外部回路と接続するワイヤボンディングを行う場合、パッドが蓋部７５によって隠れてしまってはボンディング装置に適宜工夫を施す必要があるため、分割工程において、切断した蓋部７５の平面寸法が、切断した半導体ウェハ１０（固体撮像装置（半導体装置））の平面寸法より小さくなるように、半導体ウェハ１０及び蓋部７５を適宜切断するようにする。
なお、各実施の形態では、固体撮像装置に適用した場合について説明したが、本発明はこれに限定されるものではなく、半導体装置全般について適用できるが、ＣＣＤ、ＣＭＯＳイメージャなどの固体撮像装置、ＥＰＲＯＭ(Erasable Programmable Read Only Memory)のような半導体記憶装置など、透光性の蓋部を形成されるような受光部を備えた半導体装置に特に有効である。また、蓋部が透光性のガラスである場合について説明したが、本発明はこれに限定されるものではなく、例えば樹脂材料からなる蓋部を用いても良いし、場合によっては透光性を有していなくても良い。一例として、ガラス以外の蓋部として、シリコン基体等の半導体基体を用いた半導体ウェハに適用した例としては、機能素子が形成されたシリコンウェハに、保護キャップ用のシリコン片を蓋部として接着するものが挙げられる。そして、シリコン基体等の半導体基体を用いた半導体装置に適用した例としては、その保護キャップ用シリコン片が接着されたシリコンウェハを切断するものが挙げられる。
本発明の実施の形態１に係る半導体ウェハの製造方法及び半導体装置の製造方法の概略を示すフローチャートである。 本発明の実施の形態１に係る半導体ウェハの製造方法及び半導体装置の製造方法を説明するための説明図である。 本発明の実施の形態１に係る半導体ウェハの製造方法及び半導体装置の製造方法を説明するための説明図である。 接着層形成工程を説明するための説明図である。 接着層の残渣の一例を示す状態図である。 接着層の形状不良の一例を示す状態図である。 蓋部接着工程を説明するための説明図である。 本発明の実施の形態２に係る半導体ウェハの製造方法及び半導体装置の製造方法の概略を示すフローチャートである。 接着層補修工程を説明するための説明図である 本発明の実施の形態３に係る半導体ウェハの製造方法及び半導体装置の製造方法を説明するための説明図である。 固体撮像装置の構成を示す構造断面図である。
符号の説明
１０ 半導体ウェハ
２０ 固体撮像素子
２０ａ 受光部
２０ｂ マイクロレンズ
３０ 接着シート
３１ａ，３１ｂ 保護フィルム
４０（４０ａ，４０ｂ） 接着層
５０ フォトマスク
６０ カメラ
７０，７５ 蓋部
８０ 固体撮像装置

Claims (10)

  1. 複数の半導体素子が形成された半導体ウェハに光硬化性接着剤及び熱硬化性接着剤を含む接着層を形成する接着層形成工程と、
    前記接着層を選択的に露光して、各半導体素子の周縁部上の接着層に含まれる光硬化性接着剤を硬化させて、接着層及び半導体ウェハを接着する第１接着工程と、
    前記接着層を現像することにより光硬化樹脂接着剤が未硬化の領域の接着層を除去して、接着層をパターニングする現像工程と、
    パターニングされた接着層の良否を半導体素子毎に判定する検査工程と、
    該検査工程にて良と判定された半導体素子の接着層に蓋部を配置する蓋部配置工程と、
    前記接着層を加熱して該接着層に含まれる熱硬化性接着剤に接着性を発現させて、接着層及び蓋部を接着する第２接着工程と
    を含むことを特徴とする蓋部を備えた半導体ウェハの製造方法。
  2. 前記第２接着工程は、
    前記検査工程にて否と判定された半導体素子の接着層に蓋部を配置しないこと
    を特徴とする請求項１に記載の蓋部を備えた半導体ウェハの製造方法。
  3. 複数の半導体素子が形成された半導体ウェハに光硬化性接着剤及び熱硬化性接着剤を含む接着層を形成する接着層形成工程と、
    前記接着層を選択的に露光して、各半導体素子の周縁部上の接着層に含まれる光硬化性接着剤を硬化させて、接着層及び半導体ウェハを接着する第１接着工程と、
    前記接着層を現像することにより光硬化樹脂接着剤が未硬化の領域の接着層を除去して、接着層をパターニングする現像工程と、
    パターニングされた接着層の良否を半導体素子毎に判定する検査工程と、
    該検査工程にて否と判定された欠陥部のある接着層を、熱硬化性接着剤を含む接着剤で補修する補修工程と、
    前記検査工程にて良と判定された半導体素子の接着層及び前記補修工程にて補修された接着層に蓋部を配置する蓋部配置工程と、
    前記接着層を加熱して該接着層に含まれる熱硬化性接着剤に接着性を発現させて、接着層及び蓋部を接着する第２接着工程と
    を含むことを特徴とする蓋部を備えた半導体ウェハの製造方法。
  4. 前記接着層形成工程は、
    光硬化性接着剤及び熱硬化性接着剤を含むシート状の接着剤を、複数の半導体素子が形成された半導体ウェハに貼設して、該半導体ウェハに接着層を形成すること
    を特徴とする請求項１乃至請求項３のいずれか１つに記載の蓋部を備えた半導体ウェハの製造方法。
  5. 前記シート状の接着剤の両面に保護フィルムが貼付されており、
    前記接着層形成工程は、半導体ウェハに対向する面側の保護フィルムを剥離して、前記シート状の接着剤を半導体ウェハに貼設すること
    を特徴とする請求項４に記載の蓋部を備えた半導体ウェハの製造方法。
  6. 前記第１接着工程の後に、他方の保護フィルムを剥離する工程をさらに含むこと
    を特徴とする請求項５に記載の蓋部を備えた半導体ウェハの製造方法。
  7. 前記蓋部の平面寸法は、各半導体素子に係る接着層毎に接着すべく、各半導体装置の平面寸法より小さいこと
    を特徴とする請求項１乃至請求項６のいずれか１つに記載の蓋部を備えた半導体ウェハの製造方法。
  8. 前記蓋部の平面寸法は、複数の半導体素子に係る接着層に一括して接着すべく、複数の半導体装置を覆う大きさであること
    を特徴とする請求項１乃至請求項６のいずれか１つに記載の蓋部を備えた半導体ウェハの製造方法。
  9. 前記複数の半導体素子が形成された半導体ウェハにマイクロレンズが形成されていること
    を特徴とする請求項１乃至請求項８のいずれか１つに記載の蓋部を備えた半導体ウェハの製造方法。
  10. 請求項１乃至９のいずれか１つに記載の製造方法により製造された半導体ウェハを切断して、蓋部を有する個々の半導体装置に分割する分割工程をさらに含むこと
    を特徴とする半導体装置の製造方法。
JP2004177529A 2004-06-15 2004-06-15 蓋部を備えた半導体ウェハの製造方法及び半導体装置の製造方法 Expired - Fee Related JP3801601B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004177529A JP3801601B2 (ja) 2004-06-15 2004-06-15 蓋部を備えた半導体ウェハの製造方法及び半導体装置の製造方法
EP05253678A EP1610396A3 (en) 2004-06-15 2005-06-14 Manufacturing method of a semiconductor wafer having lid parts and manufacturing method of a semiconductor device
KR1020050051631A KR100678984B1 (ko) 2004-06-15 2005-06-15 리드부를 갖춘 반도체 웨이퍼의 제조방법 및 반도체 장치의제조방법
US11/152,950 US7229852B2 (en) 2004-06-15 2005-06-15 Manufacturing method of semiconductor wafer having lid part and manufacturing method of semiconductor device
TW094119847A TWI278104B (en) 2004-06-15 2005-06-15 Manufacturing method of semiconductor wafer having lid part and manufacturing method of semiconductor device
CNB2005100764459A CN100423277C (zh) 2004-06-15 2005-06-15 具有盖部分的半导体晶片制造方法和半导体器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004177529A JP3801601B2 (ja) 2004-06-15 2004-06-15 蓋部を備えた半導体ウェハの製造方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006005025A JP2006005025A (ja) 2006-01-05
JP3801601B2 true JP3801601B2 (ja) 2006-07-26

Family

ID=35079401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004177529A Expired - Fee Related JP3801601B2 (ja) 2004-06-15 2004-06-15 蓋部を備えた半導体ウェハの製造方法及び半導体装置の製造方法

Country Status (6)

Country Link
US (1) US7229852B2 (ja)
EP (1) EP1610396A3 (ja)
JP (1) JP3801601B2 (ja)
KR (1) KR100678984B1 (ja)
CN (1) CN100423277C (ja)
TW (1) TWI278104B (ja)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200710570A (en) * 2005-05-31 2007-03-16 Taiyo Ink Mfg Co Ltd Composition for forming adhesive pattern, multilayer structure obtained by using same, and method for producing such multilayer structure
CN102174296A (zh) 2005-07-05 2011-09-07 日立化成工业株式会社 粘接剂组合物、薄膜、薄片、半导体晶圆、半导体装置
JP5428135B2 (ja) * 2006-04-05 2014-02-26 日立化成株式会社 積層物及びその製造方法
CN101427382B (zh) * 2006-06-07 2010-12-15 住友电木株式会社 受光装置的制造方法
JP2008042186A (ja) * 2006-07-11 2008-02-21 Sumitomo Bakelite Co Ltd 受光装置および受光装置の製造方法
JP2008091399A (ja) * 2006-09-29 2008-04-17 Sumitomo Bakelite Co Ltd 受光装置の製造方法
JP5233164B2 (ja) * 2007-05-21 2013-07-10 住友ベークライト株式会社 樹脂組成物、接着フィルムおよび受光装置
JP4091969B1 (ja) * 2007-07-12 2008-05-28 住友ベークライト株式会社 受光装置および受光装置の製造方法
US7829379B2 (en) * 2007-10-17 2010-11-09 Analog Devices, Inc. Wafer level stacked die packaging
JP2009218482A (ja) * 2008-03-12 2009-09-24 Fujikura Ltd 半導体パッケージおよびその製造方法
JP2009238782A (ja) * 2008-03-25 2009-10-15 Fujikura Ltd 半導体装置及びその製造方法
CN102326250A (zh) * 2009-02-23 2012-01-18 住友电木株式会社 半导体晶片接合体的制造方法、半导体晶片接合体和半导体装置
JPWO2010095593A1 (ja) * 2009-02-23 2012-08-23 住友ベークライト株式会社 半導体ウエハー接合体、半導体ウエハー接合体の製造方法および半導体装置
JP5487842B2 (ja) * 2009-06-23 2014-05-14 ソニー株式会社 固体撮像装置
US8193599B2 (en) * 2009-09-02 2012-06-05 Himax Semiconductor, Inc. Fabricating method and structure of a wafer level module
WO2011030797A1 (ja) * 2009-09-09 2011-03-17 住友ベークライト株式会社 半導体ウエハー接合体の製造方法、半導体ウエハー接合体および半導体装置
CN102625952A (zh) * 2009-09-16 2012-08-01 住友电木株式会社 隔片形成用膜、半导体晶片接合体的制造方法、半导体晶片接合体和半导体装置
US8564123B2 (en) * 2010-01-21 2013-10-22 Ching-Yu Ni Chip package and fabrication method thereof
CN103165545B (zh) * 2011-12-19 2016-05-18 精材科技股份有限公司 晶片封装体及其形成方法
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
US9093489B2 (en) * 2013-03-15 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Selective curing method of adhesive on substrate
US9093563B2 (en) 2013-07-11 2015-07-28 International Business Machines Corporation Electronic module assembly with patterned adhesive array
CN104668888A (zh) * 2013-11-27 2015-06-03 厦门市海鼎盛科技有限公司 一体化管壳制造方法
EP2996143B1 (en) 2014-09-12 2018-12-26 Qorvo US, Inc. Printed circuit module having semiconductor device with a polymer substrate and methods of manufacturing the same
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
CN104362243B (zh) * 2014-10-24 2017-11-03 深圳市华星光电技术有限公司 基板的封装方法及封装结构
US9530709B2 (en) 2014-11-03 2016-12-27 Qorvo Us, Inc. Methods of manufacturing a printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US20160343604A1 (en) 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
US10090262B2 (en) 2016-05-09 2018-10-02 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US11014203B2 (en) 2016-07-11 2021-05-25 Laird Technologies, Inc. System for applying interface materials
US10741519B2 (en) * 2016-07-11 2020-08-11 Laird Technologies, Inc. Systems of applying materials to components
US10079196B2 (en) 2016-07-18 2018-09-18 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
CN116884928A (zh) 2016-08-12 2023-10-13 Qorvo美国公司 具有增强性能的晶片级封装
SG11201901193UA (en) 2016-08-12 2019-03-28 Qorvo Us Inc Wafer-level package with enhanced performance
CN109716511A (zh) 2016-08-12 2019-05-03 Qorvo美国公司 具有增强性能的晶片级封装
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10755992B2 (en) 2017-07-06 2020-08-25 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US11069729B2 (en) * 2018-05-01 2021-07-20 Canon Kabushiki Kaisha Photoelectric conversion device, and equipment
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923313B2 (en) 2019-01-23 2024-03-05 Qorvo Us, Inc. RF device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
JP2022041447A (ja) * 2020-09-01 2022-03-11 株式会社ディスコ ウェーハの加工方法
WO2023033090A1 (ja) * 2021-08-31 2023-03-09 日東電工株式会社 半導体素子パッケージの製造方法及び半導体素子パッケージ
CN116541426A (zh) * 2023-06-25 2023-08-04 荣耀终端有限公司 半导体器件的数据存储方法和数据追查方法、电子设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6440888A (en) * 1987-08-06 1989-02-13 Matsushita Electric Ind Co Ltd Color el display device
JPH03151666A (ja) * 1989-11-08 1991-06-27 Nec Corp 固体撮像装置の製造方法
US5436492A (en) * 1992-06-23 1995-07-25 Sony Corporation Charge-coupled device image sensor
JPH07202152A (ja) * 1993-12-28 1995-08-04 Olympus Optical Co Ltd 固体撮像装置
DE19508222C1 (de) * 1995-03-08 1996-06-05 Siemens Ag Optoelektronischer Wandler und Herstellverfahren
JPH11121653A (ja) * 1997-07-31 1999-04-30 Fuji Film Microdevices Co Ltd 半導体装置とその製造方法
JP2001126862A (ja) * 1999-10-25 2001-05-11 Futaba Corp カラーフィルターを備えた有機エレクトロルミセント素子
JP3880278B2 (ja) 2000-03-10 2007-02-14 オリンパス株式会社 固体撮像装置及びその製造方法
EP2178112A3 (en) * 2002-07-29 2011-08-24 FUJIFILM Corporation Solid-state imaging device and method of manufacturing the same
US20040038442A1 (en) * 2002-08-26 2004-02-26 Kinsman Larry D. Optically interactive device packages and methods of assembly
JP2004296453A (ja) 2003-02-06 2004-10-21 Sharp Corp 固体撮像装置、半導体ウエハ、光学装置用モジュール、固体撮像装置の製造方法及び光学装置用モジュールの製造方法
JP2005011794A (ja) * 2003-05-22 2005-01-13 Tohoku Pioneer Corp 有機ｅｌパネル及びその製造方法
JP4148932B2 (ja) * 2004-08-31 2008-09-10 シャープ株式会社 半導体装置、半導体モジュール及び半導体装置の製造方法

Also Published As

Publication number Publication date
US7229852B2 (en) 2007-06-12
KR100678984B1 (ko) 2007-02-06
CN100423277C (zh) 2008-10-01
KR20060048393A (ko) 2006-05-18
EP1610396A2 (en) 2005-12-28
US20050277268A1 (en) 2005-12-15
JP2006005025A (ja) 2006-01-05
TWI278104B (en) 2007-04-01
CN1713392A (zh) 2005-12-28
TW200605338A (en) 2006-02-01
EP1610396A3 (en) 2009-11-18

Similar Documents

Publication Publication Date Title
JP3801601B2 (ja) 蓋部を備えた半導体ウェハの製造方法及び半導体装置の製造方法
JP4148932B2 (ja) 半導体装置、半導体モジュール及び半導体装置の製造方法
JP4819152B2 (ja) 光学素子ウエハ、光学素子ウエハモジュール、光学素子モジュール、光学素子モジュールの製造方法、電子素子ウエハモジュール、電子素子モジュールの製造方法、電子素子モジュールおよび電子情報機器
TWI404196B (zh) 固體攝像元件模組之製造方法
TWI394269B (zh) 電子元件晶圓模組、電子元件晶圓模組之製造方法、電子元件模組及電子資訊裝置
JP5009209B2 (ja) ウエハ状光学装置およびその製造方法、電子素子ウエハモジュール、センサウエハモジュール、電子素子モジュール、センサモジュール、電子情報機器
JP2010102313A (ja) 光学素子ウエハモジュール、光学素子モジュール、光学素子モジュールの製造方法、電子素子ウエハモジュール、電子素子モジュールの製造方法、電子素子モジュールおよび電子情報機器
US8405756B2 (en) Optical element, optical element wafer, optical element wafer module, optical element module, method for manufacturing optical element module, electronic element wafer module, method for manufacturing electronic element module, electronic element module and electronic information device
JP4768060B2 (ja) 光学素子、光学素子ウエハ、光学素子ウエハモジュール、光学素子モジュール、光学素子モジュールの製造方法、電子素子ウエハモジュール、電子素子モジュールの製造方法、電子素子モジュールおよび電子情報機器
KR100809682B1 (ko) 투명 커버가 부착되어 있는 광학 장치의 제조방법 및 이를이용한 광학 장치 모듈의 제조방법
TWI467747B (zh) 固態攝影裝置及其製造方法
JP2006148710A (ja) 撮像モジュール及び撮像モジュールの製造方法
JP2007053337A (ja) 光学デバイス、光学デバイス装置、カメラモジュールおよび光学デバイスの製造方法
US8388793B1 (en) Method for fabricating camera module
US20100246018A1 (en) Lens having antireflection and light absorbing films and lens array including such lens
KR20060063649A (ko) 감광성 경화수지의 도포방법 및 접착방법
JP5264332B2 (ja) 接合ウエハ、その製造方法、及び半導体装置の製造方法
US20110220278A1 (en) Method of manufacturing a plurality of optical devices
JP2014029921A (ja) 半導体基板の処理方法及び半導体基板処理品
JP2009251249A (ja) ウエハ状光学装置およびその製造方法、電子素子ウエハモジュール、センサウエハモジュール、電子素子モジュール、センサモジュール、電子情報機器
US20120098080A1 (en) Method and package for an electro-optical semiconductor device
JP2006196823A (ja) 半導体素子の製造方法
JPH10233496A (ja) 固体撮像装置
JP2009152481A (ja) 撮像用半導体装置および撮像用半導体装置の製造方法
KR20080108667A (ko) 웨이퍼 레벨 패키지용 웨이퍼 레벨의 이미지센서 모듈 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060425

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140512

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees