JP2009218482A - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法 Download PDF

Info

Publication number
JP2009218482A
JP2009218482A JP2008062590A JP2008062590A JP2009218482A JP 2009218482 A JP2009218482 A JP 2009218482A JP 2008062590 A JP2008062590 A JP 2008062590A JP 2008062590 A JP2008062590 A JP 2008062590A JP 2009218482 A JP2009218482 A JP 2009218482A
Authority
JP
Japan
Prior art keywords
adhesive resin
space
resin layer
scribe line
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008062590A
Other languages
English (en)
Inventor
Shingo Ogura
真悟 小椋
Michikazu Tomita
道和 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2008062590A priority Critical patent/JP2009218482A/ja
Publication of JP2009218482A publication Critical patent/JP2009218482A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】完全なボイドフリー接合を実現することが可能な半導体パッケージを提供する。
【解決手段】半導体基板1と接合材料6とが接着樹脂層2を介して接合されている半導体パッケージであって、接着樹脂層2は、スクライブライン3上の少なくとも一箇所において、気体を追い込む空間5を有するものとする。この気体を追い込む空間5においては、半導体基板1側および接合材料6側の少なくとも一方に接着樹脂が残されていることが好ましい。
【選択図】図1

Description

本発明は、ウエハレベル半導体パッケージにおける接着樹脂を用いた基板接合に関するものであり、接合面に混入する気泡を樹脂構造の工夫により抑制するものである。
ウエハ接合は、その方式により2つに大別される。一つは共晶法、陽極接合、融着接合などで、シリコンやガラス等の基板材料同士を直接接触させる方式である。もう一方は、樹脂や半田などの接着層を介して基板材料を接合させる方式である。前者の方式では接合時に300℃以上の高温が必要であり、構成成分に樹脂などの低融点材料を含むデバイスのパッケージに対しては適応困難である。後者の方式、特に樹脂接合では、接着樹脂の選定により200℃以下での接合が可能であり、高温を嫌う半導体デバイスのパッケージにおいては樹脂接合が用いられている。
従来の樹脂接合は、基板材料の片一方に液状の接着樹脂を塗り付け、これに対してもう一方の基板材料を加熱圧着した後に適切な温度でキュアすることで固体の接着層を形成する。この技術を用いてMEMS分野で一般的な中空パッケージを実施する場合、接着樹脂には感光性が必要となり、上記のプロセス中に一般的なフォトリソ工程を加える必要がある(特許文献1、非特許文献1参照)。
特表2004−530926号公報 ハンスプ・キム(Hanseup Kim)、カリル・ナジャフィ(Khalil Najafi)、"Characterization of Low−Temperature Wafer Bonding Using Thin−Film Parylene"、ジャーナル・オブ・マイクロエレクトロメカニカル・システム(Journal of Microelectromechanical System )、2005年12月、第14巻、第6号、p.1347−1355
従来の樹脂接合では、接着界面に発生するボイドが問題であった。このボイドの発生理由は大別すると2つである。1つは接着樹脂液がキュア時に固体へと相転移する際の樹脂成分および溶媒成分の揮発である。すなわち、揮発によって生成した気体が接着界面もしくは樹脂中に閉じ込められてボイドを生じる。
もう1つは接着面の平滑性である。原理的に、完全な平面同士の接合であれば接合界面にボイドが入ることは無いが、スピンコート等で形成される塗膜からサブミクロンオーダーの凹凸を無くすことは難しく、その難易度は膜厚に比例して高くなる。
また、塗膜が形成される基板の表面に凹凸がある場合にも、塗膜は基板表面の凹凸に沿った形で形成される傾向にあるため、塗膜表面の凹凸は、表面が平滑な基板上に塗膜を形成する場合よりも大きくなる。塗膜が形成される基板が半導体ウエハである場合、個片化のためのスクライブラインおよび電極パッド表面が凹形状であることが一般的である。
これらの要因で形成された塗膜表面の凹部分には接合時に気体が残存する。この気体は、熱圧着時に加圧を逃れ、その場所でボイドとして残る傾向にある。または加圧により気体が変形すると面積の大きなボイドへと成長する可能性もある。
そのため、一般的なウエハ接合装置は減圧機能を備えており、上記の理由でのボイド発生が低減できる機構となっているが、完全なボイドフリー接合には至らないのが現状である。
本発明は、上記事情に鑑みてなされたものであり、完全なボイドフリー接合を実現することが可能な半導体パッケージおよびその製造方法を提供することを課題とする。
前記課題を解決するため、本発明は、半導体基板と接合材料とが接着樹脂層を介して接合されている半導体パッケージであって、前記接着樹脂層は、スクライブライン上の少なくとも一箇所において、気体を追い込む空間を有することを特徴とする半導体パッケージを提供する。
前記空間において、半導体基板側および接合材料側の少なくとも一方に接着樹脂が残されていることが好ましい。
前記接着樹脂層は、前記スクライブラインのいずれの交点上にも前記空間を有することが好ましい。
前記接合材料は、接着樹脂層を介して半導体基板と接合される側の面のスクライブライン上に凹部を有することが好ましい。
また、本発明は、半導体基板と接合材料とが接着樹脂層を介して接合されている半導体パッケージの製造方法であって、半導体基板および接合材料のうちいずれか一方に接着樹脂層を形成するに際して、スクライブライン上の少なくとも一箇所において、気体を追い込む空間を形成する工程と、半導体基板および接合材料のうち前記接着樹脂層が形成された一方とは異なる他方のものを、前記接着樹脂層を介して半導体基板および接合材料のうち前記一方と接合する工程と、前記スクライブラインに沿ってダイシングを行い、各々の半導体パッケージを分離する工程とを有することを特徴とする半導体パッケージの製造方法を提供する。
本発明の半導体パッケージは、スクライブライン上の少なくとも一箇所において、気体を追い込む空間を有する接着樹脂層を用いて半導体基板と接合材料とが接合されたものであるので、接合面に残存した気体、あるいはキュアによって発生した気体を該空間に逃がすことができる。これにより、接着樹脂層(詳しくは、スクライブライン上以外の部分)にはボイドが発生せず、ダイシング後の半導体パッケージにおける接合面へのボイド混入を抑制することができる。また、スクライブライン上に気体を追い込む空間が形成されていることにより、その他の部分(スクライブライン上以外の部分)に残存した気体にも逃げ道を設けることができるので、空間近傍の接合面からもボイドを除去できる。
本発明の半導体パッケージの製造方法は、あらかじめ、スクライブライン上の少なくとも一箇所において、気体を追い込む空間を形成した接着樹脂層を用いて半導体基板と接合材料とを接合した後、スクライブラインに沿ってダイシングを行うものであるので、接着樹脂層に形成された気体を追い込む空間により、接合時に接合面からのボイド除去が容易になるため、熱圧着時の加重および真空度を低下させてもボイドレス接合が可能となり、工程が簡素化される。
以下、最良の形態に基づき、本発明を説明する。
本発明では、従来技術の問題点を解決するために、半導体基板と接合材料との接合に用いる接着樹脂層の構造を工夫した。図1(a)は本発明の半導体パッケージの第1の例を示す断面図であり、図1(b)は図1(a)の半導体パッケージをダイシングして得られる半導体パッケージを示す断面図である。
図1(a)に示す半導体パッケージは、半導体基板1と接合材料6とが接着樹脂層2を介して接合されている半導体パッケージであって、接着樹脂層2は、スクライブライン3上の少なくとも一箇所において、気体を追い込む空間5(以下、「気体を追い込む空間」を「気体追い込み空間」という場合がある。)を有することを特徴とする。
本形態例の半導体パッケージによれば、接合面に残存した気体、あるいはキュアによって発生した気体を気体追い込み空間5に逃がすことができる。これにより、接着樹脂層(詳しくは、スクライブライン上以外の部分)にはボイドが発生せず、ダイシング後の半導体パッケージにおける接合面へのボイド混入を抑制することができる。また、スクライブライン3上に気体追い込み空間5が形成されていることにより、その他の部分(スクライブライン3上以外の部分)に残存した気体にも逃げ道を設けることができるので、気体追い込み空間5近傍の接合面からもボイドを除去することができる。
また、本形態例の半導体パッケージにおいては、気体追い込み空間5において、気体追い込み空間5の幅はスクライブライン3の幅よりも狭くなっている。このように基板1のスクライブライン3上にスクライブライン3よりも幅の狭い気体追い込み空間5が残されていることにより、回転刃によるダイシング時に回転刃の端部が接着樹脂層2を切断する。これによりダイシング時の部分的剥離を抑制することができる。
また、気体追い込み空間5において、半導体基板1側と接合材料6側との両方の気体追い込み空間5の幅がスクライブライン3の幅より狭くなっているものとしても、ダイシング時の部分的剥離を抑制することができる。
本形態例の半導体パッケージは、例えば、下記の手順により製造することができる。
半導体基板1と接合材料6とを接合するため、いずれか一方に接着樹脂層2を形成するに際して、スクライブライン3上の少なくとも一箇所において、気体追い込み空間5を形成する。気体追い込み空間5の形成は、接着樹脂層2の形成後に気体追い込み空間5にあたる樹脂を除去することで気体追い込み空間5とする方法でも良く、あるいは、あらかじめ気体追い込み空間5にあたる凹部を有する接着シートを貼り合わせて、該凹部をスクライブライン3上に配置することにより、気体追い込み空間5とする方法でも良い。
次に、半導体基板1および接合材料6のうち接着樹脂層2が形成された一方とは異なる他方のものを、接着樹脂層2を介して半導体基板1および接合材料6のうち前記一方と接合する。すなわち、気体追い込み空間5をスクライブライン3上に有する接着樹脂層2を、半導体基板1に形成した後で、該接着樹脂層2を介して接合材料6と接合するのでも良く、あるいは、気体追い込み空間5をスクライブライン3上に有する接着樹脂層2を、接合材料6に形成した後で、該接着樹脂層2を介して半導体基板1と接合するのでも良い。
このようにして接合した本形態例の半導体パッケージは、例えばウエハレベルパッケージの半製品であり、接合後、スクライブライン3に沿ってダイシングを行うことで、図1(b)に示すように、各々の半導体パッケージ7,7を分離することができる。本形態例の場合は、気体追い込み空間5がスクライブライン3の内部にのみ形成されているので、分離して得られた各々の半導体パッケージ7,7には、気体追い込み空間5に由来する部分がないものとなる。
なお、本発明においては、気体追い込み空間5がスクライブライン3の両側(図2参照)または片側(図示略)に、はみ出していても良い。図2(a)は本発明の半導体パッケージの第2の例を示す断面図であり、図2(b)は図2(a)の半導体パッケージをダイシングして得られる半導体パッケージを示す断面図である。この場合は、図2(a)に示す半導体パッケージに対し、スクライブライン3に沿ってダイシングを行うことで得られる各々の半導体パッケージ7A,7Aは、気体追い込み空間5に由来する部分5A(接着樹脂層2の欠落部)が存在するものとなる。
図3は、本発明により形成される接着樹脂層のパターニングの第1の例を示す平面図である。図3において、半導体基板11上に設けられた接着樹脂層12は、スクライブライン13上に、気体追い込み空間15を有することを特徴とする。また、符号14は、半導体デバイスにおいて接合した2枚の基板間に中空部が形成される空隙部であり、接着樹脂層12はこの空隙部14においても除去されている。接着樹脂層12を除去した部分は、接着樹脂として液状樹脂を塗布した後、現像の際にパターニングすることで形成することができる。
図3に示す場合、スクライブライン13上の気体追い込み空間15は、スクライブライン13に沿って全長にわたり形成されるものとしたが、本発明では特にこれに限定されるものではない。例えば図5に示すように、気体追い込み空間15が、スクライブライン13の外側にはみ出した部分15Aを有していても良い。また、図4、図7に示すように、スクライブライン23,33上の一部において気体追い込み空間25,35を形成するようにしてもよい。また、図6に示すように、スクライブライン23上の一部において、スクライブライン23の外側にはみ出した気体追い込み空間25B,25Cを有するものとしてもよい。
このようにスクライブライン上に気体追い込み空間を形成することにより、スクライブライン上には、接着樹脂層の接合面に残存した気体、あるいはキュアによって発生する気体を逃がすための十分に大容積の空間が設けられる。このため、ウエハ接合時に、接合面にボイドが発生することを抑制することができる。また、この空間は、スクライブライン以外の場所に形成された基板表面の凹凸に起因して接着樹脂層の表面(接合界面となる面)に残存した気体の逃げ場ともなり、結果としてチップ面のボイドを無くす効果も付随する。
なお、溝型構造の長さについては、図3、図5に示すように、1チップを取り囲むように全面に形成するのが最もボイドの吸収・抑制効果を期待できる。しかし、このようにすべての溝をつなげてしまうと、この溝型構造の周辺になんらかの原因で欠陥が発生した場合、すべての溝がつながっているため、不具合を拡大させてしまう。例えば、接着後の半導体基板が微小に破損し、内部に薬液等が侵入した場合などが想定される。
したがって、例えば図7に示すように、それぞれの溝型構造35を分離するように、スクライブライン上に沿う方向において、一部の接着樹脂を残した形で溝型構造35を形成する手法を取ることが望ましい。
この際、スクライブライン上の中で最もボイドが発生しやすいのは、ラインが密集する交点であることから、スクライブラインの交点に気体追い込み空間を設けておくことが望まれる。例えば、図3に示すように、スクライブライン13に沿って全長にわたり気体追い込み空間15を形成する場合は、気体追い込み空間15を交差させることで、スクライブライン13の交点に気体追い込み空間15を有する形態とすることができる。同様の理由から、図4、図6に示すように、スクライブライン23上に多数の気体追い込み空間25を設けるときにも、スクライブライン23の交点上にも気体追い込み空間25A、25Cを設けることが望ましい。
本発明では、接着樹脂層が形成された半導体基板のスクライブライン上に気体追い込み空間を設け、この半導体基板上の該接着樹脂層に対して接合材料を貼付して接合するのでもよい。あるいは、接着樹脂層が形成された接合材料のスクライブライン上に気体追い込み空間を設け、この接合材料上の該接着樹脂層に対して半導体基板を貼付して接合するのでもよい。
また、スクライブライン上に気体追い込み空間を設けることで、接合後の製品(ダイシング前のウエハ)において接着領域が格子状に分布する結果となる。これにより、従来の「接合材料/接着樹脂層/半導体基板」の三層構造が擬似二層構造となり、接合後、製品の反りが緩和される。
(断面形状の第1の例および第2の例)
図8は、スクライブライン43上の気体追い込み空間45の断面形状の第1の例を示す断面図であり、図9は、スクライブライン53上の気体追い込み空間55の断面形状の第2の例を示す断面図である。これらの図中、hrは接着樹脂層42,52の高さであり、Wrは気体追い込み空間45の幅である。また、図8中のhaは、気体追い込み空間45の高さである。Wrはスクライブライン43,53の幅Wsよりも小さくてよく、この場合は、ダイシング後のチップに気体追い込み空間45,55の痕跡が残ることがない。
本発明においては、図8,図9に示すように、気体追い込み空間45,55において、気体追い込み空間45,55の幅Wrがスクライブライン43,53の幅Wsよりも狭いことが望ましい。これにより、ダイシング時の半導体基板41,51や接合材料46,56の接合面の部分的剥離を抑制することができる。
なお、気体追い込み空間45,55を、現像による接着剤の除去で形成する場合は、現像が完了したとき、haとhrは同じ値となり、図9に示すように、気体追い込み空間55は接着樹脂層52の高さ方向の全体が除去されたものとなる。本発明においては、ウエハ接合時に接合界面にボイドが入らない程度の気体追い込み空間45が設けられれば十分であり、ha<hrであっても問題ない。すなわち、接着樹脂の解像(除去)は不十分であっても構わない。この場合、図8に示すように、気体追い込み空間45は接着樹脂層42の高さ方向の一部のみが除去されたものとなり、気体追い込み空間45において、半導体基板41に接着樹脂が残された状態となる。
(断面形状の第3の例)
図10は、スクライブライン63上の気体追い込み空間65の断面形状の第3の例を示す断面図である。この例では、半導体基板61側に接着樹脂層62および気体追い込み空間65を形成するとともに、接合材料66側にもスクライブライン63上に凹部68を形成している。図10中、Wcは凹部68により接合材料66側に設けた空間の幅、hcは接合材料66側に設けた空間の高さである。本発明は、接合材料66側に空間を設けた場合にもその効果を発揮する。また、Wcはスクライブライン63の幅Wsよりも小さくてよく、この場合は、ダイシング後のチップに凹部68の痕跡が残ることがない。また、hcは接合材料66の厚さhgに等しいと、空間が接合材料66を貫通してしまうので、hcはhgより小さくても構わない。
(断面形状の第4の例)
図11は、スクライブライン73上の気体追い込み空間75の断面形状の第4の例を示す断面図である。この例では、接合材料76側に接着樹脂層72および気体追い込み空間75を形成している。本発明は、半導体基板71の表面、具体的にはスクライブライン73上の凹みに起因する接合面ボイドを回避するためのものであり、接着樹脂層72を接合材料76側に成膜した場合でも同様の効果を発揮する。この場合、図11に示すように、気体追い込み空間75において、気体追い込み空間75の幅Wrがスクライブラインの幅Wsよりも狭いことが望ましい。これにより、ダイシング時の半導体基板71や接合材料76の接合面の部分的剥離を抑制することができる。
なお、気体追い込み空間75を、現像による接着剤の除去で形成する場合は、接着樹脂の解像(除去)は不十分であっても構わない。この場合、図11に示すように、気体追い込み空間75は接着樹脂層72の高さ方向の一部のみに形成され、接合材料76側に接着樹脂が残された状態となる。
(断面形状の第5の例)
図12は、スクライブライン83上の気体追い込み空間85の断面形状の第5の例を示す断面図である。この例では、半導体基板81側に接着樹脂層82および気体追い込み空間85を形成するとともに、接合材料86側にもスクライブライン83上に凹部88を形成している。図12中、Wcは凹部88により接合材料86側に設けた空間の幅、hcは接合材料86側に設けた空間の高さ、hgは接合材料86の厚さ、hrは接着樹脂層82の高さ、Wrは気体追い込み空間85の幅、haは気体追い込み空間85の高さである。図12に示すように、ha<hr、かつhc<hgであっても本発明の効果は発揮される。
(気体追い込み空間のパターニング)
図8〜図12に示される断面形状の例において、気体追い込み空間の平面的なパターニングは限定されるものではなく、例えば図3〜図7に示されるパターニングを、図8〜図12に示される断面形状と組み合わせて用いることができる。
図3に示されるように、スクライブラインに沿って全長にわたり形成される気体追い込み空間は、図8に示すように半導体基板側に形成されていても良く、図9に示されるように、接着樹脂層の厚さに等しい高さを有しても良く、図11に示すように接合基板側に形成されていても良く、図10、図12に示されるように、接合基板側の凹部と組み合わされても良い。
図4に示されるように、スクライブラインの一部にのみ形成される気体追い込み空間は、図8に示すように半導体基板側に形成されていても良く、図9に示されるように、接着樹脂層の厚さに等しい高さを有しても良く、図11に示すように接合基板側に形成されていても良く、図10、図12に示されるように、接合基板側の凹部と組み合わされても良い。
図5に示されるように、スクライブラインの外側に、はみ出し部を有する気体追い込み空間は、図8に示すように半導体基板側に形成されていても良く、図9に示されるように、接着樹脂層の厚さに等しい高さを有しても良く、図11に示すように接合基板側に形成されていても良く、図10、図12に示されるように、接合基板側の凹部と組み合わされても良い。
図6に示されるように、スクライブラインの外側に、はみ出した形状の気体追い込み空間は、図8に示すように半導体基板側に形成されていても良く、図9に示されるように、接着樹脂層の厚さに等しい高さを有しても良く、図11に示すように接合基板側に形成されていても良く、図10、図12に示されるように、接合基板側の凹部と組み合わされても良い。
図7に示されるように、溝型構造が途中で分離した構造を有する気体追い込み空間は、図8に示すように半導体基板側に形成されていても良く、図9に示されるように、接着樹脂層の厚さに等しい高さを有しても良く、図11に示すように接合基板側に形成されていても良く、図10、図12に示されるように、接合基板側の凹部と組み合わされても良い。
(その他の改変例について)
なお、本発明で用いられる接着樹脂パターンは、必ずしも感光性樹脂の現像工程で形成する必要は無く、例えば接着樹脂層を印刷法、ディスペンス法などを用いて形成すれば、非感光性の接着樹脂においても形成可能である。非感光性の接着樹脂としては、熱硬化性樹脂、エポキシ樹脂などが挙げられる。また、感光性樹脂としては、紫外線硬化性樹脂、可視光硬化性樹脂、赤外光硬化性樹脂など、特に限定されない。
また、図10や図12の例において、接合材料66,86側に空間68,88を設ける場合、ブラストによる研削、化学薬品によるウェットエッチ、真空プロセスによるドライエッチなどで形成可能である。
(製造方法の例)
本発明による半導体パッケージを製造する方法の一例について、図13〜図16を参照して説明する。
まず、図13に示すように、半導体基板1上に接着樹脂層2を形成する。接着樹脂としては、例えば、低温での接着が可能な、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、ポリイミド樹脂、あるいはこれらを複合した材料等が挙げられる。これら接着樹脂の中でも、特に感光性を有し、フォトリソグラフィーによりパターニングが可能な材料を選ぶことが、この製造例においては必要である。
また、接着樹脂層を半導体基板上に形成する際には、液状の樹脂を半導体基板上に垂らし、高速で回転させて均一に塗布するスピンコート法、フィルム状の樹脂をローラーまたは熱板により加熱・加圧して転写するラミネート法を用いることができる。これらの方法を用いることにより、図13に示すように、半導体基板1上に均一な接着樹脂層2が形成される。
次に、任意のマスクパターンを用いて、露光および現像を行う。露光装置や現像液などは、使用する接着樹脂に適したものを選定して使用する。この製造例では、この露光・現像工程において、図14に示すように、半導体デバイスを保護するための空隙4を作ると同時に、半導体基板1上のスクライブライン3上の接着樹脂をあらかじめ除去した溝型構造の空間5を形成する。接合材料(例えばガラス)と接合する工程(詳しくは後述する)において、この溝型空間5により中空部が形成され、スクライブライン3上に発生するボイドを吸収・抑制することができる。
続いて、図15に示すように、接合材料6を接着させる。接合材料の接着は、例えば熱圧着によって行うことができる。真空チャンバ内にて、接着樹脂層2の形成された半導体基板1と、接合材料6とを重ね合わせ、過熱した熱板を使って荷重をかけることにより、接合材料6と接着樹脂層2および半導体基板1とがそれぞれ強固に接着される。接合材料6としては、ガラス、セラミック、プラスチック、樹脂などの絶縁体のほか、シリコンなどの半導体を用いることもできる。
一般にガラスやシリコンといったヤング率の高い、変形しにくい基板同士を、広い面積に渡ってボイド無く接着させることは、いかに真空チャンバ内とはいえ難しい。また、接着層として樹脂を用いる場合には、アウトガスにより発生するボイドの懸念もある。さらには、半導体基板上には、様々な段差を持つ微細パターンが形成されており、これらによる凹凸・起伏が基板上の平坦性を悪くし、ボイドの発生を誘発する要因ともなりやすい。
特に、半導体デバイスをダイシングして個片化する際に用いられるスクライブライン上については、ダイシング工程(詳しくは後述する)でチッピングや膜剥がれといった問題を引き起こす不要な薄膜などをあらかじめ除去しておくのが一般的であるから、通常、半導体基板の表面から窪んだ段差形状となっている。また、スクライブTEG(Test Element Group)と呼ばれる工程検査用微細パターン等も形成されており、複雑な凹凸形状を持っていることも多い。
このような複雑な段差形状を持つスクライブライン上にはボイドが最も入りやすく、これを吸収・抑制するための解決策として、前述した接着樹脂の溝型構造5が必要となる。半導体デバイスのスクライブライン3は一般に幅100μm前後であるが、溝型構造5の幅については、半導体デバイスの構成上問題とならない範囲であれば、太くも細くもできる。無論、溝幅が大きいほうがよりボイド抑制効果を発揮できるが、溝型構造5の幅が10μm程度の小さな幅であっても、ある程度のボイド抑制効果は期待できるからである。実際は、半導体チップのチップサイズ、チップやスクライブライン上の段差、半導体デバイス保護のための空隙部4の面積等によりボイドの発生状況が変わるため、適切な幅を選んで適用することが必要である。
図16は、スクライブライン3に沿ってダイシングを行い、ウエハ上に形成された各半導体パッケージ(チップ)7を分離した様子を示している。このとき、接着樹脂層2のうち、溝型構造5を有するスクライブライン3上の部分は除去され、個片化後の最終製品であるチップ7には溝型構造5が残らない。
本発明は、半導体基板と接合材料とが接着樹脂層を介して接合されている半導体パッケージに利用することができる。
(a)は本発明の半導体パッケージの第1の例を示す断面図であり、(b)は(a)の半導体パッケージをダイシングして得られる半導体パッケージを示す断面図である。 (a)は本発明の半導体パッケージの第2の例を示す断面図であり、(b)は(a)の半導体パッケージをダイシングして得られる半導体パッケージを示す断面図である。 接着樹脂層のパターニングの第1の例を示す平面図である。 接着樹脂層のパターニングの第2の例を示す平面図である。 接着樹脂層のパターニングの第3の例を示す平面図である。 接着樹脂層のパターニングの第4の例を示す平面図である。 接着樹脂層のパターニングの第5の例を示す平面図である。 スクライブライン上の気体追い込み空間の断面形状の第1の例を示す断面図である。 スクライブライン上の気体追い込み空間の断面形状の第2の例を示す断面図である。 スクライブライン上の気体追い込み空間の断面形状の第3の例を示す断面図である。 スクライブライン上の気体追い込み空間の断面形状の第4の例を示す断面図である。 スクライブライン上の気体追い込み空間の断面形状の第5の例を示す断面図である。 本発明の半導体パッケージを製造する工程の一を示す(a)平面図、および(b)断面図である。 本発明の半導体パッケージを製造する工程の一を示す(a)平面図、および(b)断面図である。 本発明の半導体パッケージを製造する工程の一を示す(a)平面図、および(b)断面図である。 本発明の半導体パッケージを製造する工程の一を示す(a)平面図、および(b)断面図である。
符号の説明
1,11,21,31,41,51,61,71,81…半導体基板、2,12,22,32,42,52,62,72,82…接着樹脂層、3,13,23,33,43,53,63,73,83…スクライブライン、4,14,24,34…空隙部、5,15,25,25B,35,45,55,65,75,85…気体追い込み空間、25A,25C…スクライブラインの交点にある気体追い込み空間、6,46,56,66,76,86…接合材料、7,7A…個片化した半導体パッケージ、68,88…接合材料側の凹部。

Claims (5)

  1. 半導体基板と接合材料とが接着樹脂層を介して接合されている半導体パッケージであって、
    前記接着樹脂層は、スクライブライン上の少なくとも一箇所において、気体を追い込む空間を有することを特徴とする半導体パッケージ。
  2. 前記空間において、半導体基板側および接合材料側の少なくとも一方に接着樹脂が残されていることを特徴とする請求項1に記載の半導体パッケージ。
  3. 前記接着樹脂層は、前記スクライブラインのいずれの交点上にも前記空間を有することを特徴とする請求項1または2に記載の半導体パッケージ。
  4. 前記接合材料は、接着樹脂層を介して半導体基板と接合される側の面のスクライブライン上に凹部を有することを特徴とする請求項1ないし3のいずれかに記載の半導体パッケージ。
  5. 半導体基板と接合材料とが接着樹脂層を介して接合されている半導体パッケージの製造方法であって、
    半導体基板および接合材料のうちいずれか一方に接着樹脂層を形成するに際して、スクライブライン上の少なくとも一箇所において、気体を追い込む空間を形成する工程と、
    半導体基板および接合材料のうち前記接着樹脂層が形成された一方とは異なる他方のものを、前記接着樹脂層を介して半導体基板および接合材料のうち前記一方と接合する工程と、
    前記スクライブラインに沿ってダイシングを行い、各々の半導体パッケージを分離する工程とを有することを特徴とする半導体パッケージの製造方法。
JP2008062590A 2008-03-12 2008-03-12 半導体パッケージおよびその製造方法 Pending JP2009218482A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008062590A JP2009218482A (ja) 2008-03-12 2008-03-12 半導体パッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008062590A JP2009218482A (ja) 2008-03-12 2008-03-12 半導体パッケージおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2009218482A true JP2009218482A (ja) 2009-09-24

Family

ID=41190046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008062590A Pending JP2009218482A (ja) 2008-03-12 2008-03-12 半導体パッケージおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2009218482A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231919A (ja) * 2001-02-06 2002-08-16 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
JP2006005025A (ja) * 2004-06-15 2006-01-05 Sharp Corp 蓋部を備えた半導体ウェハの製造方法及び半導体装置の製造方法
JP2006080123A (ja) * 2004-09-07 2006-03-23 Fuji Photo Film Co Ltd 固体撮像装置の製造方法
JP2006270058A (ja) * 2005-03-24 2006-10-05 Taiwan Semiconductor Manufacturing Co Ltd 半導体デバイス
JP2009033613A (ja) * 2007-07-30 2009-02-12 Daishinku Corp 蓋体集合体および当該蓋体集合体を用いた圧電振動デバイスおよび圧電振動デバイスの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231919A (ja) * 2001-02-06 2002-08-16 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
JP2006005025A (ja) * 2004-06-15 2006-01-05 Sharp Corp 蓋部を備えた半導体ウェハの製造方法及び半導体装置の製造方法
JP2006080123A (ja) * 2004-09-07 2006-03-23 Fuji Photo Film Co Ltd 固体撮像装置の製造方法
JP2006270058A (ja) * 2005-03-24 2006-10-05 Taiwan Semiconductor Manufacturing Co Ltd 半導体デバイス
JP2009033613A (ja) * 2007-07-30 2009-02-12 Daishinku Corp 蓋体集合体および当該蓋体集合体を用いた圧電振動デバイスおよび圧電振動デバイスの製造方法

Similar Documents

Publication Publication Date Title
JP5537515B2 (ja) 積層型半導体装置の製造方法と製造装置
JP5334411B2 (ja) 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法
JP5091696B2 (ja) 半導体パッケージの製造方法
TWI512811B (zh) 晶片封裝體及其製作方法
JP5289484B2 (ja) 積層型半導体装置の製造方法
JP5902114B2 (ja) 半導体装置及びその製造方法
TWI577003B (zh) 用於相機製造之晶圓級接合方法
WO2013179767A1 (ja) 撮像装置の製造方法および半導体装置の製造方法
TWI476097B (zh) 透鏡組及其形成方法
JP2011233711A (ja) 半導体装置の製造方法
TWI484599B (zh) 可棄式接合間隙控制結構
TWI399817B (zh) 以樹脂保護膜覆蓋半導體基板的底面及側面之半導體裝置的製造方法
JP2015225933A (ja) 半導体装置及びその製造方法
JP2009152493A (ja) 半導体装置の製造方法
JP2012028750A (ja) 少なくとも2つの基板同士を、厚さを較正して結合するための方法
US20130154077A1 (en) Chip package and method for forming the same
JP2009218482A (ja) 半導体パッケージおよびその製造方法
JP2010056319A (ja) 半導体装置の製造方法および半導体装置
JP5008340B2 (ja) 基板の薄板化方法、貼り合わせシステムおよび薄板化システム
JP2022164271A (ja) 積層デバイスチップの製造方法
KR20100073748A (ko) 기판 단위 본딩 방법 및 기판 단위 패키지
JP5845775B2 (ja) 薄膜個片の接合方法
JP2010147293A (ja) 半導体装置の製造方法
JP2011020440A (ja) 液体吐出ヘッドおよびその製造方法
TW201208006A (en) Package structure and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111114

A131 Notification of reasons for refusal

Effective date: 20111122

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20120321

Free format text: JAPANESE INTERMEDIATE CODE: A02