JP2011233711A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011233711A
JP2011233711A JP2010102616A JP2010102616A JP2011233711A JP 2011233711 A JP2011233711 A JP 2011233711A JP 2010102616 A JP2010102616 A JP 2010102616A JP 2010102616 A JP2010102616 A JP 2010102616A JP 2011233711 A JP2011233711 A JP 2011233711A
Authority
JP
Japan
Prior art keywords
active energy
bonding layer
energy ray
curable resin
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010102616A
Other languages
English (en)
Inventor
Atsushi Yoshimura
淳 芳村
Yasuo Tane
泰雄 種
Yukio Katamura
幸雄 片村
Fumihiro Iwami
文宏 岩見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010102616A priority Critical patent/JP2011233711A/ja
Priority to TW100106729A priority patent/TW201203336A/zh
Priority to US13/053,959 priority patent/US20110263097A1/en
Publication of JP2011233711A publication Critical patent/JP2011233711A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

【課題】生産性が向上できる半導体装置の製造方法を提供する。
【解決手段】回路パターンが形成された面側にウェーハの厚みよりも浅い深さの溝を形成し、回路パターンが形成された面に、第１の活性エネルギー線硬化性樹脂を含む表面保護テープを貼り付ける工程と、回路パターンが形成された面と対向する面を研削して、複数の半導体素子に分割する。分割された半導体素子に接合剤を付着させたＢステージ状態とする素子接合層を形成する工程と、素子接合層が形成された半導体素子の回路パターンと対向する側に、ダイシングテープの第２の活性エネルギー線硬化性樹脂を含む第２の接合層を介してダイシングテープを貼り付ける工程と、第１の接合層への第１の活性エネルギー線の照射工程と、表面保護テープの剥離工程と、第２の接合層へは第１の活性エネルギー線と異なる波長を有する第２の活性エネルギー線を照射する工程を特徴とする半導体装置の製造方法。
【選択図】図１

Description

本発明の実施形態は、半導体装置の製造方法に関する。
いわゆる先ダイシング（Dicing Before Grinding）法においては、ウェーハの表面（回路パターンが形成された面）に表面保護テープを貼り付け、個片化した半導体素子（半導体チップ）の裏面（回路パターンが形成された面と対向する面）に素子接合層を形成した後にダイシングテープを貼り付けるようにしている。そして、表面保護テープを剥がす際に、半導体素子同士の間に露出した表面保護テープ上に形成された接合層を表面保護テープとともに取り除くようにしている。
ところが、表面保護テープを剥がす際に、表面保護テープ上に形成された素子接合層が取り除かれなかったり、半導体素子がダイシングテープから剥がれたりして生産性が低下するという問題がある。
特開２００５−１６６９３６号公報
本発明の実施形態は、生産性を向上させることができる半導体装置の製造方法を提供する。
実施形態によれば、ウェーハの回路パターンが形成された面側からウェーハの厚みよりも浅い深さの溝を形成する工程と、前記ウェーハの回路パターンが形成された面側に、表面保護テープに設けられた第１の活性エネルギー線硬化性樹脂を含む第１の接合層を介して前記表面保護テープを貼り付ける工程と、前記ウェーハの回路パターンが形成された面と対向する側の面を研削加工することで、前記ウェーハを複数の半導体素子に分割する工程と、前記分割された複数の半導体素子に接合剤を付着させ、前記付着させた接合剤をＢステージ状態とすることで素子接合層を形成する工程と、前記素子接合層が形成された複数の半導体素子の回路パターンが形成された面と対向する側に、ダイシングテープに設けられた第２の活性エネルギー線硬化性樹脂を含む第２の接合層を介して前記ダイシングテープを貼り付ける工程と、前記第１の接合層に向けて第１の活性エネルギー線を照射する工程と、前記表面保護テープを剥離する工程と、前記第２の接合層に向けて前記第１の活性エネルギー線とは異なる波長を有する第２の活性エネルギー線を照射する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
（ａ）〜（ｈ）は、本実施の形態に係る半導体装置の製造方法について例示する模式工程断面図である。
以下、図面を参照しつつ、実施の形態について例示をする。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
半導体装置の製造工程には、いわゆる前工程における成膜・レジスト塗布・露光・現像・エッチング・レジスト除去などによりウェーハの表面に回路パターンを形成する工程、検査工程、洗浄工程、熱処理工程、不純物導入工程、拡散工程、平坦化工程などがある。また、いわゆる後工程においては、ダイシング工程、ダイボンディング工程、ボンディング工程、封止工程などの組立工程、機能や信頼性の検査を行う検査工程などがある。
本実施の形態に係る半導体装置の製造方法においては、ダイシング工程またはダイボンディング工程、あるいはダイシング工程とダイボンディング工程との間において、表面保護テープに設けられた接合層と半導体素子との接合力、表面保護テープに設けられた接合層と半導体素子同士の間に露出した表面保護テープ上に形成された素子接合層との接合力、ダイシングテープに設けられた接合層と半導体素子の裏面に形成された素子接合層との接合力、を制御するようにしている。
なお、これらの接合力を制御すること以外は、既知の技術を適用させることができるので前述した各工程の説明は省略する。
図１は、本実施の形態に係る半導体装置の製造方法について例示する模式工程断面図である。
まず、図１（ａ）に示すように、ウェーハ１００の表面（回路パターンが形成された面）側からウェーハの厚みよりも浅い深さの溝１０１を形成する。すなわち、いわゆるハーフカットを行う。なお、溝１０１を形成する際には、必要に応じてウェーハ１００の裏面（回路パターンが形成された面と対向する面）を固定用テープ１０２で固定するようにすることもできる。
溝１０１の形成には、例えば、ブレードダイシング法を用いることができる。なお、ブレードダイシング法に用いるダイシング装置やダイシングの条件などについては既知の技術を適用させることができるのでその説明は省略する。この場合、ハーフカットを行うことが可能なハーフカット用のダイシング装置を用いる場合には、前述した固定用テープ１０２による固定を行う必要はない。
溝１０１は、所定の切断位置に沿って形成され、溝１０１同士の間が半導体素子（半導体チップ）となる。溝１０１の深さには特に限定がなく、半導体素子の厚みに応じて適宜設定される。
次に、図１（ｂ）に示すように、ウェーハ１００の表面側に表面保護テープ１０３を貼り付ける。表面保護テープ１０３は、後述する活性エネルギー線硬化性樹脂（第１の活性エネルギー線硬化性樹脂）を含む接合層１０３ｂ（第１の接合層）を介して、ウェーハ１００の表面側全体を覆うように貼り付けられる。
例えば、ラミネート加工法を用いて表面保護テープ１０３をウェーハ１００の表面側に貼り付けるようにすることができる。そして、ウェーハ１００の裏面の研削加工がしやすいように、ウェーハ１００の裏面を上方に向ける。この場合、前述した固定用テープ１０２による固定が行われている場合には、固定用テープ１０２が剥がされる。なお、ラミネート加工法に用いられるラミネート装置やラミネートの条件などについては既知の技術を適用させることができるのでその説明は省略する。
表面保護テープ１０３には、基材１０３ａと、基材１０３ａ上に設けられた接合層１０３ｂと、が設けられている。
基材１０３ａの材料としては、後述する接合層１０３ｂの接合力の制御方法により適宜選択することができる。例えば、後述するように接合層１０３ｂが紫外線硬化性樹脂から形成される場合には、照射された紫外線（例えば、波長が４００ｎｍ（ナノメートル）以下）を透過させることができるように、基材１０３ａの材料は紫外線透過性樹脂とすることができる。この場合、紫外線透過性樹脂としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）などのポリエステル系樹脂、ポリスチレン系樹脂、フッ素系樹脂、ポリエチレン系樹脂、ビニール系樹脂などとすることができる。
接合層１０３ｂは、活性エネルギー線硬化性樹脂から形成されるものとすることができる。活性エネルギー線硬化性樹脂から形成された接合層１０３ｂは、所定の波長を有する活性エネルギー線が照射される前は所定の接合力を有し、所定の波長を有する活性エネルギー線が照射されると照射量に応じて接合力が低下するという性質を有する。
活性エネルギー線硬化性樹脂としては特に限定はないが、例えば、活性エネルギー線硬化組成物を含むものとすることができる。
ここで、本実施の形態においては、接合層１０３ｂと、後述する接合層１０５ｂとでは照射される活性エネルギー線の波長が異なるものとされている。そのため、ここでは一例として、接合層１０３ｂが紫外線硬化性樹脂から形成されるものとする。
紫外線硬化性樹脂は、紫外線硬化組成物を含み、紫外線が照射されると重合反応により硬化するものとすることができる。
この場合、紫外線硬化性樹脂は、紫外線が照射される前は所定の接合力を有し、紫外線が照射されると照射量に応じて接合力が低下する。すなわち、硬化が進むほど接合力が低下する。そのため、紫外線の照射量により接合力を制御することができる。
紫外線硬化性樹脂としては、例えば、光重合開始剤を含むアクリル樹脂を例示することができる。
次に、図１（ｃ）に示すように、ウェーハ１００の裏面を研削加工することで、ウェーハ１００を複数の半導体素子１に分割する。すなわち、前述した溝１０１の底部に至るまでウェーハ１００の裏面を研削加工し、溝１０１の底部を除去することでウェーハ１００を複数の半導体素子１に分割する。また、半導体素子１が所定の厚みとなるように半導体素子１の裏面をさらに研削加工することもできる。この場合、既知の研削法や研削装置を用いてウェーハ１００の裏面を研削加工することができるので、ウェーハ１００の裏面を研削加工することに関する詳細な説明は省略する。
この様にして、表面保護テープ１０３上に所定の間隔で整列した複数の半導体素子１を得ることができる。
次に、図１（ｄ）に示すように、分割された複数の半導体素子１の裏面側に膜状に接合剤を付着させ、付着させた接合剤をＢステージ状態とすることで素子接合層１０４を形成する。
この際、半導体素子１同士の間に露出した表面保護テープ１０３上にも素子接合層１０４ａが形成されることになる。
また、半導体素子１の側面にも素子接合層１０４ｂが形成されることになる。なお、後述するように素子接合層は絶縁性樹脂を含んでいるものとすることができるので、半導体素子１の側面が素子接合層１０４ｂで覆われるようにすると短絡を抑制することができる。
接合剤としては、溶質である樹脂と溶媒とを含むものを例示することができる。
樹脂としては、絶縁性樹脂を例示することができる。また、絶縁性樹脂としては、熱硬化性樹脂や熱可塑性樹脂などを例示することができる。この場合、接合性や耐熱性の観点からはエポキシ樹脂、アクリル樹脂、ウレタン樹脂、シリコン樹脂などの熱硬化性樹脂とすることが好ましく、エポキシ樹脂とすることがより好ましい。エポキシ樹脂としては、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ノボラック型エポキシ樹脂などを例示することができる。なお、これらの樹脂を単独で用いてもよいし、２種類以上を混合して用いてもよい。
溶媒としては、溶質である樹脂を溶解可能なものを適宜選択することができる。例えば、γ−ブチルラクトン（ＧＢＬ）、シクロヘキサノン、イソホロンなどを例示することができる。なお、これらの溶媒を単独で用いてもよいし、２種類以上を混合して用いてもよい。 また、必要に応じて既知の硬化促進剤、触媒、フィラー、カップリング剤などを添加することもできる。
ここで、形成された素子接合層１０４の表面に凹凸があると、半導体素子１を基板やリードフレームなどの基材に接合する際に空気を巻き込み、ボイドが発生する場合がある。そして、この様なボイドが発生すると接合強度が低下するなどの不具合が生ずるおそれがある。そのため、表面張力差を抑制する作用（レベリング作用）を有する添加剤を添加することで、素子接合層１０４の表面に凹凸が発生することを抑制するようにすることもできる。表面張力差を抑制する作用を有する添加剤としては、例えば、シリコン系表面調整剤、アクリル系表面調整剤、ビニル系表面調整剤などを例示することができる。この場合、表面張力の均一化効果が高いシリコン系表面調整剤とすることが好ましい。
接合剤を膜状に付着させる方法としては、例えば、インクジェット法、スプレー法、ジェットディスペンス法などの非接触式の付着方法、ロールコーター法、スクリーン印刷法などの接触式の付着方法などを例示することができる。この場合、半導体素子１と非接触な状態で接合剤を膜状に付着させることができるインクジェット法、スプレー法、ジェットディスペンス法などの非接触式の付着方法とすることが好ましく、均一な厚みの薄い膜を形成することができるインクジェット法とすることがより好ましい。
ここで、接合剤を膜状に付着させる方法としてインクジェット法を用いる場合には、吐出ノズルの目詰まりを抑制するために接合剤の２５℃における粘度を０．０１５Ｐａ・ｓ以下とすることが好ましい。なお、この粘度は、Ｂ型粘度計（ＪＩＳ Ｋ ７１１７−２）を用いて測定した場合である。
この場合、接合剤の粘度は、溶質である樹脂の量と溶媒の量とにより制御することができる。
例えば、溶質をエポキシ樹脂、溶媒をγ−ブチロラクトン（ＧＢＬ）とした場合に、接合剤におけるエポキシ樹脂の割合を２５重量％程度とすれば、２５℃における粘度が０．０１５Ｐａ・ｓ以下となるような接合剤とすることができる。なお、この粘度は、Ｂ型粘度計（ＪＩＳ Ｋ ７１１７−２）を用いて測定した場合である。
接合剤を膜状に付着させた際の厚みには特に限定はないが、Ｂステージ状態とする際の溶媒の蒸散を考慮すると１０μｍ（マイクロメートル）以下となるようにすることが好ましい。また、接合剤を膜状に付着させた際の厚みを１０μｍ（マイクロメートル）以下とすれば、素子接合層１０４の表面に凹凸が発生することを抑制することもできる。
この様にして膜状に付着させた接合剤をＢステージ状態とすることで素子接合層１０４が形成される。接合剤をＢステージ状態とする際には、膜状に付着させた接合剤を加熱して溶媒を蒸散させるようにする。
膜状に付着させた接合剤の加熱には、ヒータなどの加熱手段を用いることができる。例えば、接合剤が膜状に付着した複数の半導体素子１を表面保護テープ１０３ごとヒータなどが内蔵された載置部に載置し、半導体素子１を介して接合剤を加熱するようにすることができる。
例えば、加熱温度（載置部の温度）は、４０℃以上、１２０℃以下とすることができる。
この場合、接合剤の組成、接合剤を膜状に付着させた際の厚みなどにより適正な加熱温度を適宜決定するようにする。
例えば、接合剤の溶質をエポキシ樹脂、溶媒をγ−ブチロラクトン（ＧＢＬ）とし、接合剤におけるエポキシ樹脂の割合を２５重量％、接合剤を膜状に付着させた際の厚みを１０μｍ（マイクロメートル）程度とした場合、加熱温度（載置部の温度）を７０℃程度とすることができる。
以上のようにして、半導体素子１の裏面側に素子接合層１０４を形成することができる。なお、素子接合層１０４の厚みを厚くする場合には、前述した手順を繰り返すことで積層するようにして素子接合層１０４を形成するようにすればよい。
次に、図１（ｅ）に示すように、素子接合層１０４が形成された複数の半導体素子１の回路パターンが形成された面と対向する側（半導体素子１の裏面側）に、ダイシングテープ１０５を貼り付ける。ダイシングテープ１０５は、後述する活性エネルギー線硬化性樹脂（第２の活性エネルギー線硬化性樹脂）を含む接合層１０５ｂ（第２の接合層）を介して、表面保護テープ１０３上に所定の間隔で整列した複数の半導体素子１の裏面側全体を覆うように貼り付けられる。
例えば、ラミネート加工法を用いて、半導体素子１の裏面側全体を覆うようにダイシングテープ１０５を貼り付けるようにすることができる。そして、表面保護テープ１０３を剥がしやすいように、表面保護テープ１０３が貼り付けられた側を上方に向ける。なお、ラミネート加工法に用いられるラミネート装置やラミネートの条件などについては既知の技術を適用させることができるのでその説明は省略する。
ダイシングテープ１０５には、基材１０５ａと、基材１０５ａ上に設けられた接合層１０５ｂと、が設けられている。
基材１０５ａの材料としては、後述する接合層１０５ｂの接合力の制御方法により適宜選択することができる。例えば、後述するように接合層１０５ｂが可視光線硬化性樹脂から形成される場合には、基材１０５ａの材料は可視光線（例えば、波長が４００ｎｍ（ナノメートル）〜８００ｎｍ（ナノメートル））を透過させることができる樹脂などとすることができる。この場合、可視光線は前述した紫外線と比べて波長が長いため散乱しにくい性質がある。そのため、基材１０５ａを透過させやすく、基材１０５ａの材料を前述した紫外線透過性樹脂とすることもできる。例えば、基材１０５ａの材料をポリエチレンテレフタレート（ＰＥＴ）などのポリエステル系樹脂、ポリスチレン系樹脂、フッ素系樹脂、ポリエチレン系樹脂、ビニール系樹脂などとすることもできる。
接合層１０５ｂは、活性エネルギー線硬化性樹脂から形成されるものとすることができる。活性エネルギー線硬化性樹脂から形成された接合層１０５ｂは、所定の波長を有する活性エネルギー線が照射される前は所定の接合力を有し、所定の波長を有する活性エネルギー線が照射されると照射量に応じて接合力が低下するという性質を有する。
ここで、接合層１０５ｂと、前述した接合層１０３ｂとでは照射される活性エネルギー線の波長が異なるものとされている。そのため、ここでは一例として、接合層１０５ｂが可視光線硬化性樹脂から形成されるものとする。
可視光線硬化性樹脂は、可視光線硬化組成物を含み、可視光線が照射されると重合反応により硬化するものとすることができる。
この場合、可視光線硬化性樹脂は、可視光線が照射される前は所定の接合力を有し、可視光線が照射されると照射量に応じて接合力が低下する。すなわち、硬化が進むほど接合力が低下する。そのため、可視光線の照射量により接合力を制御することができる。
可視光線硬化性樹脂は、例えば、熱可塑性アクリル樹脂などの熱可塑性樹脂を主成分として含むものとすることができる。
次に、図１（ｆ）に示すように、表面保護テープ１０３に向けて紫外線を照射する。すなわち、接合層１０３ｂに向けて紫外線を照射する。
前述したように基材１０３ａは紫外線透過性樹脂から形成されるものとしているので、照射された紫外線は基材１０３ａを透過し、接合層１０３ｂに到達する。
そして、接合層１０３ｂは紫外線硬化性樹脂から形成されるものとしているので、紫外線が照射されると重合反応により硬化する。
この場合、紫外線硬化性樹脂は、紫外線が照射される前は所定の接合力を有し、紫外線が照射されると照射量に応じて接合力が低下する。すなわち、硬化が進むほど接合層１０３ｂの接合力が低下する。
そのため、接合層１０３ｂと半導体素子１との接合力が、接合層１０５ｂと素子接合層１０４との接合力よりも弱くなるように制御する。この場合、接合層１０３ｂと半導体素子１との接合力を弱めて表面保護テープ１０３を剥離させやすくするとともに、接合層１０３ｂと素子接合層１０４ａとの接合力が所定の範囲内となるように接合力を制御する。
この様な接合力の制御は紫外線の照射量により行うことができるので、紫外線の強度、照射時間などにより接合力を制御するようにすることができる。
なお、接合層１０５ｂは可視光線硬化性樹脂から形成されるものとしているので、紫外線が照射されたとしても接合力が低下することはない。
紫外線の照射は、例えば、紫外線ランプなどを備えた紫外線照射装置２００などにより行うことができる。なお、紫外線照射装置２００は既知の技術を適用することができるのでその説明は省略する。
ここで、紫外線の照射量を例示する。
例えば、接合層１０３ｂが紫外線硬化性樹脂から形成されている場合、接合層１０３ｂの厚みを１０μｍ（マイクロメートル）、照射される紫外線の波長を３６５ｎｍ（ナノメートル）、必要紫外線光量を２００〜４００ｍＪ／ｃｍ２とすることができる。
次に、図１（ｇ）に示すように、表面保護テープ１０３を剥離する。
表面保護テープ１０３の剥離は、ダイシングテープ１０５を保持部２０１で保持し、表面保護テープ１０３の端部を真空チャックなどで保持して図中の矢印の方向に引っぱるようにして行うようにすることができる。
また、表面保護テープ１０３を剥離した際に、表面保護テープ１０３上に形成された素子接合層１０４ａが素子接合層１０４ｂから分離される。すなわち、表面保護テープ１０３上に形成された素子接合層１０４ａが取り除かれる。そのため、素子接合層１０４ａを介して連結されていた半導体素子１が分離されることになる。なお、表面保護テープ１０３の剥離に用いられる剥離装置や剥離の条件などについては既知の技術を適用させることができるのでその説明は省略する。
前述したように、本実施の形態においては、紫外線を照射することで表面保護テープ１０３に設けられた接合層１０３ｂと半導体素子１との接合力を弱めて表面保護テープ１０３を剥離させやすくしている。この場合、接合層１０５ｂは可視光線硬化性樹脂から形成されるものとしているので、紫外線が照射されたとしても接合力が低下することはない。
そのため、表面保護テープ１０３の剥離が容易となるとともに、表面保護テープ１０３の剥離時にダイシングテープ１０５から半導体素子１が剥がれたり、半導体素子１の位置がずれたりすることを抑制することができる。
また、紫外線を照射する際に、表面保護テープ１０３に設けられた接合層１０３ｂと素子接合層１０４ａとの接合力が所定の範囲内となるように接合力を制御している。
そのため、表面保護テープ１０３の剥離時に、表面保護テープ１０３上に形成された素子接合層１０４ａが素子接合層１０４ｂ側に残り、取り除かれなくなることを抑制することができる。
次に、図１（ｈ）に示すように、ダイシングテープ１０５に向けて可視光線を照射する。すなわち、接合層１０５ｂに向けて図１（ｆ）において例示をした活性エネルギー線（紫外線）とは異なる波長を有する活性エネルギー線（可視光線）を照射する。
前述したように基材１０５ａは可視光線を透過させることができる樹脂から形成されるものとしているので、照射された可視光線は基材１０５ａを透過し、接合層１０５ｂに到達する。
そして、接合層１０５ｂは可視光線硬化性樹脂から形成されるものとしているので、可視光線が照射されると重合反応により硬化する。
この場合、可視光線硬化性樹脂は、可視光線が照射される前は所定の接合力を有し、可視光線が照射されると照射量に応じて接合力が低下する。すなわち、硬化が進むほど接合層１０５ｂの接合力が低下する。
そのため、ダイシングテープ１０５に設けられた接合層１０５ｂと半導体素子１の裏面に形成された素子接合層１０４との接合力を制御して、ダイボンディング工程において半導体素子１をピックアップしやすいようにする。すなわち、ダイシングテープ１０５に設けられた接合層１０５ｂと半導体素子１の裏面に形成された素子接合層１０４との接合力を弱めてダイシングテープ１０５から半導体素子１を分離しやすくする。
可視光線の照射は、例えば、可視光線ランプなどを備えた可視光線照射装置２０２などにより行うことができる。この場合、可視光線照射装置２０２は、可視光線を透過させる可視光線フィルタを備えたものとすることもできる。なお、可視光線照射装置２０２は既知の技術を適用することができるのでその説明は省略する。
ここで、可視光線の照射量を例示する。
例えば、接合層１０５ｂが可視光線硬化性樹脂から形成されている場合、接合層１０５ｂの厚みを１０μｍ（マイクロメートル）、照射される可視光線の波長を４３５ｎｍ（ナノメートル）、硬化の必要光量を２５０〜１５００ｍＪ／ｃｍ２とすることができる。
なお、図１（ｆ）〜図１（ｈ）において例示をした手順は、ダイシング工程またはダイボンディング工程、あるいはダイシング工程とダイボンディング工程との間において行うようにすることができる。
また、接合層１０３ｂが紫外線硬化性樹脂から形成されるとともに紫外線が照射され、接合層１０５ｂが可視光線硬化性樹脂から形成されるとともに可視光線が照射される場合を例示したがこれに限定されるわけではない。例えば、接合層１０３ｂが可視光線硬化性樹脂から形成されるとともに可視光線が照射され、接合層１０５ｂが紫外線硬化性樹脂から形成されるとともに紫外線が照射されるようにすることもできる。
また、活性エネルギー線として紫外線（例えば、波長が４００ｎｍ（ナノメートル）以下）と可視光線（例えば、波長が４００ｎｍ（ナノメートル）〜８００ｎｍ（ナノメートル））とを用いる場合を例示したが、電子線（例えば、波長が０．００３７ｎｍ（ナノメートル）以下）や赤外線（波長が８００ｎｍ（ナノメートル）以上）を用いることもできる。なお、電子線や赤外線を用いる場合には、電子線や赤外線が照射されることで硬化する活性エネルギー線硬化性樹脂を適宜用いるようにすることができる。
また、表面保護テープ１０３に設けられた接合層１０３ｂの接合力を制御した後、ダイシングテープ１０５に設けられた接合層１０５ｂの接合力を制御する場合を例示したがこれに限定されるわけではない。制御後の接合層１０５ｂの接合力が制御後の接合層１０３ｂの接合力に比べて充分強いような場合には、接合層１０５ｂの接合力を制御した後に接合層１０３ｂの接合力を制御することもできるし、接合層１０３ｂの接合力と接合層１０５ｂの接合力とをほぼ同時に制御することもできる。
以上、実施の形態について例示をした。しかし、本発明はこれらの記述に限定されるものではない。
前述の実施の形態に関して、当業者が適宜、工程の追加、省略若しくは条件変更を行ったものも、本発明の特徴を備えている限り、本発明の範囲に包含される。
また、前述した各実施の形態が備える各要素は、可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
１ 半導体素子、１００ ウェーハ、１０１ 溝、１０３ 表面保護テープ、１０３ａ 基材、１０３ｂ 接合層、１０４ 素子接合層、１０４ａ 素子接合層、１０４ｂ 素子接合層、１０５ ダイシングテープ、１０５ａ 基材、１０５ｂ 接合層、２００ 紫外線照射装置、２０２ 可視光線照射装置

Claims (6)

  1. ウェーハの回路パターンが形成された面側からウェーハの厚みよりも浅い深さの溝を形成する工程と、
    前記ウェーハの回路パターンが形成された面側に、表面保護テープに設けられた第１の活性エネルギー線硬化性樹脂を含む第１の接合層を介して前記表面保護テープを貼り付ける工程と、
    前記ウェーハの回路パターンが形成された面と対向する側の面を研削加工することで、前記ウェーハを複数の半導体素子に分割する工程と、
    前記分割された複数の半導体素子に接合剤を付着させ、前記付着させた接合剤をＢステージ状態とすることで素子接合層を形成する工程と、
    前記素子接合層が形成された複数の半導体素子の回路パターンが形成された面と対向する側に、ダイシングテープに設けられた第２の活性エネルギー線硬化性樹脂を含む第２の接合層を介して前記ダイシングテープを貼り付ける工程と、
    前記第１の接合層に向けて第１の活性エネルギー線を照射する工程と、
    前記表面保護テープを剥離する工程と、
    前記第２の接合層に向けて前記第１の活性エネルギー線とは異なる波長を有する第２の活性エネルギー線を照射する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 前記第１の活性エネルギー線を照射する工程において、前記第１の接合層と前記半導体素子との接合力が、前記第２の接合層と前記素子接合層との接合力よりも弱くなるように制御することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記第１の活性エネルギー線は、電子線、紫外線、可視光線、赤外線よりなる群から選ばれた１種であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記第２の活性エネルギー線は、電子線、紫外線、可視光線、赤外線よりなる群から選ばれた１種であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  5. 前記第１の活性エネルギー線硬化性樹脂は、紫外線硬化性樹脂であり、
    前記第１の活性エネルギー線は、紫外線であり、
    前記第２の活性エネルギー線硬化性樹脂は、可視光線硬化性樹脂であり、
    前記第２の活性エネルギー線は、可視光線であることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
  6. 前記第１の活性エネルギー線硬化性樹脂は、可視光線硬化性樹脂であり、
    前記第１の活性エネルギー線は、可視光線であり、
    前記第２の活性エネルギー線硬化性樹脂は、紫外線硬化性樹脂であり、
    前記第２の活性エネルギー線は、紫外線であることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
JP2010102616A 2010-04-27 2010-04-27 半導体装置の製造方法 Pending JP2011233711A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010102616A JP2011233711A (ja) 2010-04-27 2010-04-27 半導体装置の製造方法
TW100106729A TW201203336A (en) 2010-04-27 2011-03-01 Method for manufacturing semiconductor device
US13/053,959 US20110263097A1 (en) 2010-04-27 2011-03-22 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010102616A JP2011233711A (ja) 2010-04-27 2010-04-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011233711A true JP2011233711A (ja) 2011-11-17

Family

ID=44816153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010102616A Pending JP2011233711A (ja) 2010-04-27 2010-04-27 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20110263097A1 (ja)
JP (1) JP2011233711A (ja)
TW (1) TW201203336A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014152294A (ja) * 2013-02-12 2014-08-25 Mitsubishi Plastics Inc 画像表示装置構成用積層体の製造方法、及びこの積層体を用いてなる画像表示装置
JP2017519360A (ja) * 2014-05-28 2017-07-13 アーエムエス アクチエンゲゼルシャフトａｍｓ ＡＧ ウェーハレベルパッケージングのためのダイシング方法、およびウェーハレベルパッケージングに適応したダイシング構造を有する半導体チップ
JP2017168736A (ja) * 2016-03-17 2017-09-21 株式会社ディスコ ウエーハの加工方法
JP2018206795A (ja) * 2017-05-30 2018-12-27 株式会社ディスコ ウェーハの加工方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5680330B2 (ja) * 2010-04-23 2015-03-04 株式会社東芝 半導体装置の製造方法
TWI540644B (zh) * 2011-07-01 2016-07-01 漢高智慧財產控股公司 斥性材料於半導體總成中保護製造區域之用途
EP3125284A1 (en) * 2015-07-27 2017-02-01 Nexperia B.V. A method of making a plurality of semiconductor devices
JP2017041574A (ja) * 2015-08-21 2017-02-23 株式会社ディスコ ウエーハの加工方法
WO2017082926A1 (en) * 2015-11-13 2017-05-18 Intel Corporation Apparatus and method for mitigating surface imperfections on die backside film
CN105551945B (zh) * 2015-12-16 2018-07-06 华进半导体封装先导技术研发中心有限公司 晶圆键合工艺中减小界面应力的方法
JP2018125479A (ja) * 2017-02-03 2018-08-09 株式会社ディスコ ウェーハの加工方法
CN107180891A (zh) * 2017-04-11 2017-09-19 中国电子科技集团公司第十研究所 一种红外探测器的划片方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140520A (ja) * 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JP3719921B2 (ja) * 2000-09-29 2005-11-24 株式会社東芝 半導体装置及びその製造方法
WO2007105611A1 (ja) * 2006-03-15 2007-09-20 Shin-Etsu Polymer Co., Ltd. 保持治具、半導体ウエハの研削方法、半導体ウエハの保護構造及びこれを用いた半導体ウエハの研削方法、並びに半導体チップの製造方法
JP2010206044A (ja) * 2009-03-05 2010-09-16 Toshiba Corp 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014152294A (ja) * 2013-02-12 2014-08-25 Mitsubishi Plastics Inc 画像表示装置構成用積層体の製造方法、及びこの積層体を用いてなる画像表示装置
JP2017519360A (ja) * 2014-05-28 2017-07-13 アーエムエス アクチエンゲゼルシャフトａｍｓ ＡＧ ウェーハレベルパッケージングのためのダイシング方法、およびウェーハレベルパッケージングに適応したダイシング構造を有する半導体チップ
JP2017168736A (ja) * 2016-03-17 2017-09-21 株式会社ディスコ ウエーハの加工方法
JP2018206795A (ja) * 2017-05-30 2018-12-27 株式会社ディスコ ウェーハの加工方法

Also Published As

Publication number Publication date
US20110263097A1 (en) 2011-10-27
TW201203336A (en) 2012-01-16

Similar Documents

Publication Publication Date Title
JP2011233711A (ja) 半導体装置の製造方法
US10418267B2 (en) Method of processing a semiconductor wafer, semiconductor chip, and surface protective tape
JP5618522B2 (ja) 半導体装置を形成する方法
JP5659033B2 (ja) 半導体装置の製造方法
EP2904636B1 (en) Method and system for providing a releasable substrate on a carrier
JP4447280B2 (ja) 表面保護用シートおよび半導体ウエハの研削方法
JP4805311B2 (ja) 半導体ウェハの処理方法
JP6522998B2 (ja) 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。
JP6845135B2 (ja) マスク一体型表面保護フィルム
JP5902114B2 (ja) 半導体装置及びその製造方法
JP6220644B2 (ja) チップの製造方法
US11374149B2 (en) Method of manufacturing display device and source substrate structure
JP2009152493A (ja) 半導体装置の製造方法
JP2009164476A (ja) 半導体ウエハのダイシング方法
JP6429982B1 (ja) マスク一体型表面保護テープ
JP2014003156A (ja) ウェーハの加工方法
JP5651051B2 (ja) ダイシング−ダイボンディングテープ及び粘接着剤層付き半導体チップの製造方法
JP5056073B2 (ja) テープの使用方法及び半導体装置の製造方法
JP2009238782A (ja) 半導体装置及びその製造方法
WO2015046069A1 (ja) ダイシング－ダイボンディングテープ及び粘接着剤層付き半導体チップの製造方法
JP2022125390A (ja) 樹脂組成物、表面の保護方法、及び、被加工物の加工方法
JP2016210084A (ja) インクジェット記録ヘッドの製造方法
WO2013133231A1 (ja) 光学用積層構造体の製造方法および製造装置
JP2016036968A (ja) 液体吐出ヘッドの製造方法