WO2022009547A1 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
WO2022009547A1
WO2022009547A1 PCT/JP2021/019892 JP2021019892W WO2022009547A1 WO 2022009547 A1 WO2022009547 A1 WO 2022009547A1 JP 2021019892 W JP2021019892 W JP 2021019892W WO 2022009547 A1 WO2022009547 A1 WO 2022009547A1
Authority
WO
WIPO (PCT)
Prior art keywords
single crystal
silicon single
crystal substrate
semiconductor device
electrode
Prior art date
Application number
PCT/JP2021/019892
Other languages
English (en)
French (fr)
Inventor
剛 大槻
博 竹野
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to KR1020227045864A priority Critical patent/KR20230035533A/ko
Priority to EP21837842.0A priority patent/EP4181182A4/en
Priority to US17/928,818 priority patent/US20230230926A1/en
Priority to CN202180044129.0A priority patent/CN115803875A/zh
Publication of WO2022009547A1 publication Critical patent/WO2022009547A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other

Definitions

  • the CPW5 has a structure in which metal electrodes 50a are arranged in parallel with a gap as shown in FIGS. 6 and 7, and a linear central metal electrode 50b is formed in parallel with the metal electrodes 50a in the center of the gap.
  • the electromagnetic wave is transmitted from the central metal electrode 50b by the electric field 50c in the direction toward the metal electrodes 50a on both the left and right sides and the inside of the evaluation substrate 30 in FIG. 7 and the magnetic field 50d in the direction surrounding the central metal electrode 50b inside the evaluation substrate 30. Refers to the element 5 of the structure.
  • Non-Patent Document 1 describes that the transmission loss of a high-frequency signal can be improved when polysilicon is used as a substrate material and has a high resistivity, when used as a silicon interposer.
  • electron beams are generally used for controlling the lifetime of power devices, and have many advantages such as high transparency and uniform irradiation in the depth direction of semiconductor substrates.
  • Such a semiconductor device can exhibit better transmission loss characteristics.
  • FIG. 8 is a conceptual diagram showing the transmission loss due to the interposer board.
  • Patent Document 2 describes that high efficiency, high output, and high-speed modulation operation can be performed by insulating or increasing the resistance of the p-type InP by using a method such as electron beam irradiation. There is. However, Patent Document 2 does not disclose that a particle beam is irradiated around the forming portion of the through electrode of the interposer substrate to increase the resistivity.
  • the carrier existing around the forming portion of the through electrode connected to the semiconductor device becomes a semiconductor device that does not follow the high frequency, and such a semiconductor device can suppress the transmission loss other than the forming portion of the through electrode, and in some cases, it may be. It is considered that the transmission loss other than the forming portion of the through electrode can be eliminated.
  • the silicon single crystal substrate is not particularly limited as long as it contains a dopant.
  • the dopant is not particularly limited as long as it can be contained in the silicon single crystal substrate. Examples of the dopant include B, Ga, P, Sb, As and the like.
  • connection board 20 may be, for example, a glass epoxy board.
  • the connection board 20 includes a plurality of internal wirings 21.
  • the internal wiring 21 includes one internal wiring 21a located near the main surface of the connection board 20 facing the interposer board 10.
  • the semiconductor element and the through electrode can be formed after irradiating at least the periphery of the through silicon via forming portion of the silicon single crystal substrate with the particle beam.
  • a silicon single crystal substrate having a high resistivity not only a silicon interposer substrate having better transmission loss characteristics than the conventional one can be produced, but also a relatively low resistivity can be produced. It is possible to increase the resistivity even with a substrate having a high resistivity. Furthermore, when there are variations in the in-plane transmission loss characteristics of the silicon single crystal substrate (in the case of the silicon single crystal substrate, the difference in resistance between the center and the outer periphery of the substrate due to the solid-liquid interface shape during crystal growth). It is also possible to reduce in-plane variation by irradiating a particle beam such as an electron beam.
  • the transmission loss (frequency: 1 GHz, input: -10 dBm, the power on the output side was measured and the difference) was measured.
  • each substrate 1 was irradiated with the electron beam 4 (acceleration: 2MeV, dose amount: 1 ⁇ 10 14 to 1 ⁇ 10 16 / cm 2 ).
  • an evaluation substrate was produced by the following procedure as shown in FIG. A through port for a through electrode is not formed on this evaluation substrate.
  • a boron-doped high resistivity silicon single crystal substrate (5000, 8000, 13000 ⁇ ⁇ cm) 1 produced by the CZ method and having a diameter of 200 mm was prepared, and a silicon single crystal substrate was used on these substrates 1 for evaluation of transmission loss characteristics.
  • a thermal oxide film 6 having a thickness of 400 nm was formed on the surface of No. 1.
  • a CPW5 (line length: 2200 ⁇ m) having the same structure as described with reference to FIGS. 6 and 7 is applied to the aluminum electrode in the region 1c including the portion forming the through electrode on each substrate 1 and its periphery.
  • the element formed in 1 was manufactured.
  • an evaluation substrate of a comparative example was obtained. That is, the evaluation substrate of the comparative example was produced without irradiating with an electron beam.
  • the transmission loss (frequency: 1 GHz, input: -10 dBm, the power on the output side was measured and the difference) was measured.
  • the transmission loss characteristic depends on the resistivity of the silicon single crystal substrate 1 and the particle beam (electron beam) irradiation amount, but the silicon single crystal substrate 1 has the same resistivity.
  • the particle beam electron beam
  • the dopant may be formed by irradiating the periphery of the penetrating electrode forming portion of the silicon single crystal substrate containing the dopant with a particle beam and then forming the penetrating electrode and the semiconductor element, or after forming the penetrating electrode and the semiconductor element. It can be seen that a semiconductor device having excellent transmission loss characteristics can be similarly manufactured by irradiating the periphery of the forming portion of the through electrode of the silicon single crystal substrate containing the above with a particle beam.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本発明は、シリコン単結晶基板に形成された半導体素子間を貫通電極で接続するインターポーザ基板を用いた半導体装置の製造方法であって、ドーパントを含む前記シリコン単結晶基板を準備する工程と、前記シリコン単結晶基板に前記半導体素子及び前記貫通電極を形成して前記インターポーザ基板を得る工程と、前記シリコン単結晶基板のうち少なくとも前記貫通電極の形成部周辺に粒子線を照射することにより、前記貫通電極の形成部周辺領域の前記ドーパントを不活性化する工程と、を含むことを特徴とする半導体装置の製造方法である。これにより、伝送損失特性が改善された半導体装置を製造できる半導体装置の製造方法が提供される。

Description

半導体装置の製造方法及び半導体装置
　本発明は、半導体装置の製造方法及び半導体装置に関する。
　５Ｇを迎え、端末は幅広い周波数帯域に対応することが必要となりフィルター等、数多くの高周波部品が必要となってきている。特に高周波数領域で使用する半導体装置は、その高性能化とともに、モバイル情報端末として小型化、薄型化、高密度化が要求されている。
　また、ＣＰＵの高クロック化によりＧＨｚ帯での動作が要求されている。また、メモリにおいても、高密度化を目的として例えばＤＲＡＭを何層にもスタックした、ＨＢＭ（Ｈｉｇｈ　Ｂａｎｄｗｉｄｔｈ　Ｍｅｍｏｒｙ）が製品化されており、この場合は層ごとのメモリの接続にはＴＳＶ（貫通配線）が採用されている。
　このようなことを背景として、ウエーハレベルパッケージとしてシリコン基板を使用したシリコンインターポーザが使用されている。従来のガラスエポキシ基板を用いた実装と比較してシリコン基板を使用することで、微細化が可能となり、近年様々な用途に利用されている（例えば特許文献１）。
　ここで、このようなＣＰＵや、メモリ、高周波素子では金属配線内に広帯域で信号を通過させる必要があるが、高周波になるに従い、また微細化の進展によって配線間での出力ロス（伝送損失）が問題となってくる。
　従来のシリコンインターポーザは、絶縁膜が形成されていれば、特に問題にはならなかったが、このようにデバイス間で高周波・広帯域での通信が必要となる用途に用いられるシリコンインターポーザは、信号の広帯域化に伴って絶縁膜だけでは対応できなくなってきている。
　このような基板の高周波伝送特性として、絶縁層を形成した基板にＡｌ電極で図６及び図７に示すようなＣｏ－Ｐｌａｎａｒ　Ｗａｖｅｇｕｉｄｅ（ＣＰＷ）５を形成して、このＣＰＷ５により入力パワーと出力パワーの差として測定される、伝送損失特性がある。
　ＣＰＷ５は、図６及び図７に示す一例のように、金属電極５０ａを隙間を開けて並列に並べて、その隙間の中央にこれら金属電極５０ａと並列に線状の中央金属電極５０ｂを形成した構造を持ち、中央金属電極５０ｂから図７における左右両側の金属電極５０ａ及び評価基板３０内部に向かう方向の電界５０ｃと、評価基板３０内部において中央金属電極５０ｂを囲む方向の磁界５０ｄによって電磁波を伝送する構造の素子５をいう。
　実際に、例えば非特許文献１には、ポリシリコンを基板材料としてかつ、高抵抗率とすることで、シリコンインターポーザとして使用したときに、高周波信号の伝送損失を改善できることが記載されている。
特開２００４－７９７０１号公報 特開平０１－１６９９８４号公報
M. Bartek et al., "Characterization of high-resistivity polycrystalline silicon substrates for wafer-level packaging and integration of RF passives", The Fifth International Conference on Advanced Semiconductor Devices and Microsystems, 2004. ASDAM 2004.
　前記のように高抵抗率化は伝送損失改善に効果的であるが、シリコン基板の高抵抗率化は非常に難しく、例えば１０００Ω・ｃｍよりも高い電気抵抗率を得ようとすると、Ｐ型のボロンの場合、１×１０１３ａｔｏｍｓ／ｃｍ３という極めて低いドーパント濃度とすることが必要であり、原料中の不純物の影響によりさらに高抵抗率化することは困難であった。
　本発明は、上記問題を解決するためになされたものであり、伝送損失特性が改善された半導体装置を製造できる半導体装置の製造方法、及び改善された伝送損失特性を示すことができる半導体装置を提供することを目的とする。
　上記課題を解決するために、本発明では、シリコン単結晶基板に形成された半導体素子間を貫通電極で接続するインターポーザ基板を用いた半導体装置の製造方法であって、ドーパントを含む前記シリコン単結晶基板を準備する工程と、前記シリコン単結晶基板に前記半導体素子及び前記貫通電極を形成して前記インターポーザ基板を得る工程と、前記シリコン単結晶基板のうち少なくとも前記貫通電極の形成部周辺に粒子線を照射することにより、前記貫通電極の形成部周辺領域の前記ドーパントを不活性化する工程と、を含むことを特徴とする半導体装置の製造方法を提供する。
　このような製造方法では、ドーパントを含むシリコン単結晶基板のうちの少なくとも貫通電極の形成部周辺に粒子線を照射することにより、シリコン単結晶基板の貫通電極の形成部周辺において点欠陥を導入してキャリアをトラップすることができ、それによりこの部分のドーパントを不活性化することができる。それにより、シリコン単結晶基板のうち少なくとも貫通電極の形成部周辺の高抵抗率化を達成でき、その結果、伝送損失特性が改善された半導体装置を製造できる。
　また、本発明の製造方法で製造した半導体装置は、少なくとも貫通電極の形成部周辺においてキャリアがトラップされているため、たとえ伝送信号が高周波であったとしても、高周波に追随するキャリアが少なく、それにより伝送損失を抑えることができる。よって、本発明の製造方法で製造した半導体装置は、優れた高周波特性を示すことができる。
　このとき、前記シリコン単結晶基板として、抵抗率が５００Ω・ｃｍ以上のシリコン単結晶基板を用いることが好ましい。
　このようにすることで、より優れた伝送損失特性を示すことができる半導体装置を製造できる。
　例えば、前記シリコン単結晶基板の少なくとも前記貫通電極の形成部周辺に前記粒子線を照射した後に、前記半導体素子及び前記貫通電極を形成することができる。
　或いは、前記半導体素子及び前記貫通電極を形成した後に、前記シリコン単結晶基板の少なくとも前記貫通電極の形成部周辺に前記粒子線を照射してもよい。
　このように、粒子線を照射する工程は、半導体素子及び貫通電極の形成前及び後のいずれに行っても構わない。
　前記粒子線として電子線を照射することが好ましい。
　電子線は他の粒子線と比較して、パワーデバイスのライフタイム制御に一般的に使用されており、また透過性が高く半導体基板の深さ方向に均一に照射できるなど利点が多い。
　また、本発明では、シリコン単結晶基板に形成された半導体素子間を貫通電極で接続したインターポーザ基板を具備する半導体装置であって、前記シリコン単結晶基板がドーパントを含み、前記シリコン単結晶基板の少なくとも前記貫通電極の形成部周辺において、粒子線の照射により前記ドーパントが不活性化されているものであることを特徴とする半導体装置を提供する。
　このような半導体装置は、シリコン単結晶基板のうち少なくとも貫通電極の形成部周辺においてドーパントが不活性化されたものであるため、シリコン単結晶基板の貫通電極の形成部周辺が高い抵抗率を示すことができる。したがって、本発明の半導体装置は、改善された伝送損失特性を示すことができる。
　また、このような半導体装置は、少なくとも貫通電極の形成部周辺においてキャリアがトラップされているため、たとえ伝送信号が高周波であったとしても、高周波に追随するキャリアが少なく、それにより伝送損失を抑えることができる。よって、本発明の半導体装置は、優れた高周波特性を示すことができる。
　このとき、前記シリコン単結晶基板が、抵抗率が５００Ω・ｃｍ以上のものであることが好ましい。
　このような半導体装置は、より優れた伝送損失特性を示すことができる。
　以上のように、本発明の半導体装置の製造方法であれば、シリコン単結晶基板のうち少なくとも貫通電極の形成部周辺の高抵抗率化を達成できるので、伝送損失特性が改善された半導体装置を製造できる。また、本発明の半導体装置の製造方法であれば、シリコン単結晶基板のうち少なくとも貫通電極の形成部周辺において、高周波に追随し得るキャリアを減らすことができるので、高周波特性が改善された半導体装置を製造できる。
　また、本発明の半導体装置であれば、シリコン単結晶基板の貫通電極の形成部周辺が高い抵抗率を示すことができるので、改善された伝送損失特性を示すことができる。また、本発明の半導体装置であれば、シリコン単結晶基板のうち少なくとも貫通電極の形成部周辺において、高周波に追随し得るキャリアが減らされているので、改善された高周波特性を示すことができる。
本発明の半導体装置の一例を示す概略図である。 実施例１のフロー図である。 実施例２のフロー図である。 比較例を示した図である。 実施例１及び比較例のそれぞれで得られた各評価用基板の伝送損失を示すグラフである。 伝送損失特性を評価するために用いる一例のＣｏ－Ｐｌａｎａｒ　Ｗａｖｅｇｕｉｄｅ（ＣＰＷ）の概略平面図である。 図６のＣＰＷの線分Ｘ－Ｘに沿った断面図である。 インターポーザ基板による伝送損失を示す概念図である。
　本発明は、半導体装置の製造方法及び半導体装置に関し、特にパッケージ技術に関するものであり、より詳細には、シリコンに貫通配線を行い３次元実装やＳｉＰ（Ｓｙｓｔｅｍ　ｉｎ　Ｐａｃｋａｇｅ）に用いるシリコンインターポーザ基板を具備する半導体装置及びその製造方法に関するものである。
　まず、先に述べた伝送損失を、インターポーザ基板による伝送損失を示す概念図である図８を参照しながらより詳細に説明する。
　図８は、ウエーハレベルパッケージ等に使用されるシリコンインターポーザ基板１０を用いた第１半導体素子２Ａと第２半導体素子２Ｂとの接続概念を示している。第１半導体素子２Ａから出た信号は、シリコンインターポーザ基板１０を介して第２半導体素子２Ｂに伝送されるが、第１半導体素子２Ａからシリコンインターポーザ基板１０への入力パワーよりも、シリコンインターポーザ基板１０から第２半導体素子２Ｂへの出力パワーが小さくなり得る。すなわち、このシリコンインターポーザ基板１０を介することで、伝送損失が生じ得る。
　本発明者らは、上記課題について鋭意検討を重ねた結果、ドーパントを含むシリコン単結晶基板のうち少なくとも貫通電極の形成部周辺に粒子線を照射することにより、シリコン単結晶基板の貫通電極の形成部周辺においてドーパントを不活性化して、貫通電極の形成部周辺を高抵抗率化でき、その結果シリコンインターポーザ基板での伝送損失を改善できることを見出し、本発明を完成させた。
　即ち、本発明は、シリコン単結晶基板に形成された半導体素子間を貫通電極で接続するインターポーザ基板を用いた半導体装置の製造方法であって、ドーパントを含む前記シリコン単結晶基板を準備する工程と、前記シリコン単結晶基板に前記半導体素子及び前記貫通電極を形成して前記インターポーザ基板を得る工程と、前記シリコン単結晶基板のうち少なくとも前記貫通電極の形成部周辺に粒子線を照射することにより、前記貫通電極の形成部周辺領域の前記ドーパントを不活性化する工程と、を含むことを特徴とする半導体装置の製造方法である。
　また、本発明は、シリコン単結晶基板に形成された半導体素子間を貫通電極で接続したインターポーザ基板を具備する半導体装置であって、前記シリコン単結晶基板がドーパントを含み、前記シリコン単結晶基板の少なくとも前記貫通電極の形成部周辺において、粒子線の照射により前記ドーパントが不活性化されているものであることを特徴とする半導体装置である。
　なお、特許文献２には、電子線照射等の手法を用いて、ｐ形ＩｎＰを絶縁化あるいは高抵抗化することにより、高効率・高出力・高速変調動作が可能となることが記載されている。しかしながら、特許文献２には、インターポーザ基板の貫通電極の形成部周辺に粒子線を照射して高抵抗率化することは開示されていない。
　以下、本発明について図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
　［半導体装置］
　本発明の半導体装置は、シリコン単結晶基板に形成された半導体素子間を貫通電極で接続したインターポーザ基板を具備する半導体装置であって、前記シリコン単結晶基板がドーパントを含み、前記シリコン単結晶基板の少なくとも前記貫通電極の形成部周辺において、粒子線の照射により前記ドーパントが不活性化されているものであることを特徴とする。
　ここでの不活性化は、粒子線を照射することで、ドーパントが不活性化されたものである。理論により縛られることは望まないが、このように不活性化された貫通電極の形成部周辺では、シリコン単結晶基板中に点欠陥が形成されており、これらがキャリアトラップとして働くことで、シリコン単結晶基板中のキャリアがトラップされ、ドーパントが不活性化されていると考えられる。このように粒子線の照射によりドーパントが不活性化されている部分は、キャリアがトラップされて減少しているために、高い抵抗率を示すことができると考えられる。本発明の半導体装置は、このようにキャリアが減少されている（高抵抗率化されている）ことで、たとえ伝送信号が高周波であっても、シリコン単結晶基板のうち伝送部（半導体素子間を接続した貫通電極の形成部）周辺に存在するキャリアが高周波に追従しなくなる半導体装置となり、このような半導体装置は、貫通電極の形成部以外での伝送損失を抑えることができ、場合によっては貫通電極の形成部以外での伝送損失をなくすることができると考えられる。
　すなわち、本発明の半導体装置は、シリコン単結晶基板のうち少なくとも貫通電極の形成部周辺においてドーパントが不活性化されたものであるため、シリコン単結晶基板の貫通電極の形成部周辺が高い抵抗率を示すことができ、その結果、改善された伝送損失特性を示すことができる。
　また、本発明の半導体装置は、シリコン単結晶基板のうち少なくとも貫通電極の形成部周辺において、高周波に追随し得るキャリアが減らされているので、改善された高周波特性を示すことができる。
　以下、本発明の半導体装置をより詳細に説明する。
　本発明の半導体装置は、インターポーザ基板を具備する。インターポーザ基板では、シリコン単結晶基板に形成された半導体素子間を貫通電極で接続されている。そのため、インターポーザ基板は、シリコン単結晶基板と、シリコン単結晶基板に形成された半導体素子と、半導体素子間を接続した貫通電極とを具備することができる。
　シリコン単結晶基板は、ドーパントを含むものであれば、特に限定されない。ドーパントは、シリコン単結晶基板が含有できるものであれば特に限定されない。ドーパントとしては、例えば、Ｂ、Ｇａ、Ｐ、Ｓｂ、Ａｓ等を挙げることができる。
　シリコン単結晶基板は、抵抗率が５００Ω・ｃｍ以上のものであると好ましい。
　このような抵抗率を示すシリコン単結晶基板を具備することにより、より優れた伝送損失特性を示すことができる。
　シリコン単結晶基板の抵抗率は高ければ高い方がよいので、その上限は特に限定されないが、例えば、１００，０００Ω・ｃｍ以下とすることができる。
　半導体素子は、シリコン単結晶基板に形成されている。半導体素子は、受動素子であっても良いし、能動素子であっても良いし、又は受動素子及び能動素子の組み合わせであっても良い。
　貫通電極は、シリコン単結晶基板に形成されている。貫通電極の材料は、特に限定されず、例えばＳｉ貫通電極（ＴＳＶ）として一般に用いられる電極の材料から構成されたものとすることができる。
　本発明の半導体装置は、シリコン単結晶基板、貫通電極及び半導体素子以外の部材を具備することもできる。
　次に、図１を参照しながら、本発明の半導体装置の一例を具体的に説明する。
　図１に示した半導体装置１００は、インターポーザ基板１０と、接続基板２０と、バンプ２２とを具備する。バンプ２２は、インターポーザ基板１０と接続基板２０との間に設けられている。
　インターポーザ基板１０は、シリコン単結晶基板１を含む。シリコン単結晶基板１は、ドーパントを含んでいる。
　シリコン単結晶基板１には、この基板１を厚さ方向に貫く貫通電極３が形成されている。図１では、シリコン単結晶基板１に形成された、６つの貫通電極３１、３２、３３、３４、３５及び３６を図示している。
　また、シリコン単結晶基板１の一方の主面には、第１半導体素子２Ａ及び第２半導体素子２Ｂを含む半導体素子２が形成されている。第１半導体素子２Ａには、貫通電極３１、３２及び３３のそれぞれの一端が接続されている。同様に、第２半導体素子２Ｂには、貫通電極３４、３５及び３６のそれぞれの一端が接続されている。
　接続基板２０は、例えば、ガラスエポキシ基板などであり得る。接続基板２０は、複数の内部配線２１を含んでいる。内部配線２１は、接続基板２０のインターポーザ基板１０に対向する主面上付近に位置する１つの内部配線２１ａを含んでいる。
　貫通電極３１、３２及び３３の第１半導体素子２Ａに接続されていない方の端部は、シリコン単結晶基板１から突出し、接続基板２０に達している。同様に、貫通電極３４、３５及び３６の第２半導体素子２Ｂに接続されていない方の端部は、シリコン単結晶基板１から突出し、接続基板２０に達している。
　図１に示すように、貫通電極３１、３２、３３の一方の端部は、接続基板２０の１つの内部配線２１ａに接している。また、貫通電極３４、３５、３６の一方の端部も、内部配線２１ａに接している。したがって、第１半導体素子２Ａ及び第２半導体素子２Ｂは、少なくとも、貫通電極３１、３２、３３及び３４、３５、３６、並びに内部配線２１ａを介して接続されている。
　シリコン単結晶基板１のうち、貫通電極３１、３２、３３及び３４、３５、３６の形成部１ａの周辺１ｂは、粒子線の照射によりドーパントが不活性化されている。
　［半導体装置の製造方法］
　本発明の半導体装置の製造方法は、シリコン単結晶基板に形成された半導体素子間を貫通電極で接続するインターポーザ基板を用いた半導体装置の製造方法であって、ドーパントを含む前記シリコン単結晶基板を準備する工程と、前記シリコン単結晶基板に前記半導体素子及び前記貫通電極を形成して前記インターポーザ基板を得る工程と、前記シリコン単結晶基板のうち少なくとも前記貫通電極の形成部周辺に粒子線を照射することにより、前記貫通電極の形成部周辺領域の前記ドーパントを不活性化する工程と、を含むことを特徴とする。
　本発明の半導体装置の製造方法によれば、例えば、先に説明した、本発明の半導体装置を製造することができる。
　本発明の半導体装置の製造方法における不活性化の工程は、粒子線を照射することで、シリコン単結晶基板のうち少なくとも貫通電極の形成部周辺のドーパントを不活性化することである。理論により縛られることは望まないが、シリコン単結晶基板のうち少なくとも貫通電極の形成部周辺に粒子線を照射することにより、シリコン単結晶基板中に点欠陥が形成され、これらが、キャリアトラップとして働くことで、シリコン単結晶基板中のキャリアをトラップし、ドーパントを不活性化すると考えられる。このように粒子線の照射によってドーパントが不活性化された部分は、キャリアがトラップされて減少しているために、高い抵抗率を示すことができると考えられる。本発明の半導体装置の製造方法では、少なくとも貫通電極の形成部付近においてこのようにキャリアを減少させる（高抵抗率化する）ことで、たとえ伝送信号が高周波であっても、シリコン単結晶基板のうち伝送部（半導体素子間を接続する貫通電極の形成部）周辺に存在するキャリアが高周波に追従しなくなる半導体装置を製造することができ、このような半導体装置は、貫通電極の形成部以外（周辺部）での伝送損失を抑えることができ、場合によっては貫通電極の形成部以外での伝送損失をなくすることができると考えられる。
　すなわち、本発明の半導体装置の製造方法は、シリコン単結晶基板のうち少なくとも貫通電極の形成部周辺においてドーパントを不活性化するので、シリコン単結晶基板の貫通電極の形成部周辺が高い抵抗率を示すことができ、その結果、特には改善された伝送損失特性を示すことができる半導体装置を製造できる。
　また、本発明の半導体装置の製造方法は、シリコン単結晶基板のうち少なくとも貫通電極の形成部周辺において、高周波に追随し得るキャリアを減らすことができるので、高周波特性が改善された半導体装置を製造できる。
　電子線は他の粒子線と比較して、パワーデバイスのライフタイム制御に一般的に使用されており、また透過性が高く半導体基板の深さ方向に均一に照射できるなど利点が多い。そのため、粒子線として電子線を照射することが好ましい。
　粒子線は素子を形成する基板表面の全面に照射してもよく、この場合は半導体素子の形成位置を考慮せずに粒子線を照射することができるので、より簡便である。
　また、シリコン単結晶基板の少なくとも貫通電極の形成部周辺に粒子線を照射した後に、半導体素子及び貫通電極を形成することができる。
　或いは、半導体素子及び貫通電極を形成した後に、シリコン単結晶基板の少なくとも貫通電極の形成部周辺に粒子線を照射してもよい。
　すなわち、半導体素子及び貫通電極を形成する前に粒子線の照射を行なっても良いし、半導体素子及び貫通電極を形成した後に粒子線の照射を行っても良い。
　このとき、シリコン単結晶基板として抵抗率が５００Ω・ｃｍ以上のシリコン単結晶基板を用いれば、より優れた伝送損失特性示すことができるシリコンインターポーザ基板を得ることができる。
　なお、本発明の半導体装置の製造方法によって、高抵抗率シリコン単結晶基板を使用すれば従来よりも伝送損失特性の良好なシリコンインターポーザ基板を作製することが可能なだけでなく、比較的低抵抗率の基板であっても高抵抗率化することが可能になる。さらに、シリコン単結晶基板の面内の伝送損失特性にばらつきが存在する場合（シリコン単結晶基板の場合、結晶成長時の固液界面形状に起因した、基板の中心と外周部で抵抗率の違いが生じてしまう）も電子線のような粒子線の照射によって面内のばらつきを低減することも可能になる。
　以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
　（実施例１）
　実施例１では、以下の手順で、図２に示すフローに従い、評価用基板を作製した。この評価用基板には貫通電極用の貫通口の形成は行なわれていない。
　まず、ＣＺ法で作製した直径２００ｍｍのボロンドープの高抵抗率シリコン単結晶基板（５０００、８０００、１３０００Ω・ｃｍ）１を準備し、これらの基板１の伝送損失特性評価のために、シリコン単結晶基板１の表面に厚さ４００ｎｍの熱酸化膜６を形成した。
　次いで、各基板１上の貫通電極を形成する部分及びその周辺を含む領域１ｃに、図６及び図７を参照しながら説明したのと同様の構造を有するＣＰＷ５（路線長：２２００μｍ）をアルミニウム電極で形成した素子を作製した。
　その後、電子線４を基板１全面に照射（加速：２ＭｅＶ、ドーズ量：１×１０１４～１×１０１６／ｃｍ２）を行った。これにより、実施例１の評価用基板を得た。
　実施例１の各評価用基板について、伝送損失（周波数：１ＧＨｚ、入力：－１０ｄＢｍとしたときの、出力側の電力を測定しその差分）を測定した。
　（実施例２）
　実施例２では、以下の手順で、図３に示すフローに従い、評価用基板を作製した。この評価用基板には貫通電極用の貫通口の形成は行なわれていない。
　まず、ＣＺ法で作製した直径２００ｍｍのボロンドープの高抵抗率シリコン単結晶基板（５０００、８０００、１３０００Ω・ｃｍ）１を準備し、これらの基板１の伝送損失特性評価のために、シリコン単結晶基板１の表面に厚さ４００ｎｍの熱酸化膜６を形成した。
　その後、電子線４を各基板１全面に照射（加速：２ＭｅＶ、ドーズ量：１×１０１４～１×１０１６／ｃｍ２）を行った。
　次いで、各基板１上の貫通電極を形成する部分及びその周辺を含む領域１ｃに、図６及び図７を参照しながら説明したのと同様の構造を有するＣＰＷ５（路線長：２２００μｍ）をアルミニウム電極で形成した素子を作製した。これにより、実施例２の評価用基板を得た。
　実施例２の各評価用基板について、伝送損失（周波数：１ＧＨｚ、入力：－１０ｄＢｍとしたときの、出力側の電力を測定しその差分）を測定した。
　（比較例）
　比較例では、以下の手順で、図４に示すように、評価用基板を作製した。この評価用基板には貫通電極用の貫通口の形成は行なわれていない。
　まず、ＣＺ法で作製した直径２００ｍｍのボロンドープの高抵抗率シリコン単結晶基板（５０００、８０００、１３０００Ω・ｃｍ）１を準備し、これらの基板１に伝送損失特性評価のために、シリコン単結晶基板１の表面に厚さ４００ｎｍの熱酸化膜６を形成した。
　次いで、各基板１上の貫通電極を形成する部分及びその周辺を含む領域１ｃに、図６及び図７を参照しながら説明したのと同様の構造を有するＣＰＷ５（路線長：２２００μｍ）をアルミニウム電極で形成した素子を作製した。これにより、比較例の評価用基板を得た。すなわち、比較例の評価用基板は、電子線を照射せずに作製した。
　比較例の各評価用基板について、伝送損失（周波数：１ＧＨｚ、入力：－１０ｄＢｍとしたときの、出力側の電力を測定しその差分）を測定した。
　（結果）
　実施例１及び比較例１の各評価用基板の伝送損失（Ｔｏｔａｌ　Ｌｏｓｓ（ｄＢ／ｍｍ））を図５に示す。図５に示す伝送損失は周波数：１ＧＨｚでの伝送損失なので、伝送損失の低い値を示す基板ほど、特に高周波を伝送した際の伝送損失特性に優れていることを示している。
　図５に示した実施例１の結果から、伝送損失特性はシリコン単結晶基板１の抵抗率と粒子線（電子線）照射量に依存するが、同じ抵抗率のシリコン単結晶基板１であっても、粒子線照射をすることによって、粒子線を照射しない比較例（従来）の方法よりも低い伝送損失特性を示した評価用基板を作製することができる、すなわち従来の方法に対して伝送損失特性を改善することができることが分かる。
　また、実施例２は、実施例１と同様の結果となった。すなわち、実施例２の結果からも、伝送損失特性はシリコン単結晶基板１の抵抗率と粒子線（電子線）照射量に依存するが、同じ抵抗率のシリコン単結晶基板１であっても、粒子線照射をすることによって、粒子線を照射しない比較例（従来）の方法よりも低い伝送損失特性を示した評価用基板を作製することができる、すなわち従来の方法に対して伝送損失特性を改善することができることが分かる。
　一方、粒子線を照射しなかった比較例の各評価用基板は、同じ抵抗率のシリコン単結晶基板１を用いた実施例１及び２の各評価用基板よりも、伝送損失が大きかった、すなわち伝送損失特性が劣っていたことが分かる。
　これらの結果は、本発明のように、ドーパントを含むシリコン単結晶基板のうち、少なくとも貫通電極の形成部周辺に粒子線を照射することで、貫通電極の形成部周辺領域のドーパントを不活性化でき、それにより、シリコン単結晶基板のうち少なくとも貫通電極の形成部周辺の抵抗率を高めることができたことによると考えられる。
　また、実施例１及び２のように、配線を行った後でも、配線前でも電子線照射の効果は同じであった。これらの結果から、ドーパントを含むシリコン単結晶基板の貫通電極の形成部周辺に粒子線を照射してから貫通電極及び半導体素子を形成しても、或いは貫通電極及び半導体素子を形成してからドーパントを含むシリコン単結晶基板の貫通電極の形成部周辺に粒子線を照射しても、同様に、伝送損失特性に優れた半導体装置を製造することができることが分かる。
　そして、上記実施例１及び２では、ＣＰＷ５及び熱酸化膜６を形成した評価用基板１の伝送損失特性を評価しているが、上記実施例１及び２の結果は、ＣＰＷ５及び熱酸化膜６の形成に代えて、領域１ｃに貫通電極を形成し且つ貫通電極で接続した半導体素子を形成すること以外は実施例１又は２と同様の手順で製造した半導体装置が、改善された伝送損失特性を示すことができることを実証するものである。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (7)

  1. 　シリコン単結晶基板に形成された半導体素子間を貫通電極で接続するインターポーザ基板を用いた半導体装置の製造方法であって、
    　ドーパントを含む前記シリコン単結晶基板を準備する工程と、
    　前記シリコン単結晶基板に前記半導体素子及び前記貫通電極を形成して前記インターポーザ基板を得る工程と、
    　前記シリコン単結晶基板のうち少なくとも前記貫通電極の形成部周辺に粒子線を照射することにより、前記貫通電極の形成部周辺領域の前記ドーパントを不活性化する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 　前記シリコン単結晶基板として、抵抗率が５００Ω・ｃｍ以上のシリコン単結晶基板を用いることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 　前記シリコン単結晶基板の少なくとも前記貫通電極の形成部周辺に前記粒子線を照射した後に、前記半導体素子及び前記貫通電極を形成することを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
  4. 　前記半導体素子及び前記貫通電極を形成した後に、前記シリコン単結晶基板の少なくとも前記貫通電極の形成部周辺に前記粒子線を照射することを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
  5. 　前記粒子線として電子線を照射することを特徴とする請求項１～請求項４のいずれか一項に記載の半導体装置の製造方法。
  6. 　シリコン単結晶基板に形成された半導体素子間を貫通電極で接続したインターポーザ基板を具備する半導体装置であって、前記シリコン単結晶基板がドーパントを含み、前記シリコン単結晶基板の少なくとも前記貫通電極の形成部周辺において、粒子線の照射により前記ドーパントが不活性化されているものであることを特徴とする半導体装置。
  7. 　前記シリコン単結晶基板が、抵抗率が５００Ω・ｃｍ以上のものであることを特徴とする請求項６に記載の半導体装置。
PCT/JP2021/019892 2020-07-07 2021-05-26 半導体装置の製造方法及び半導体装置 WO2022009547A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020227045864A KR20230035533A (ko) 2020-07-07 2021-05-26 반도체 장치의 제조 방법 및 반도체 장치
EP21837842.0A EP4181182A4 (en) 2020-07-07 2021-05-26 METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE
US17/928,818 US20230230926A1 (en) 2020-07-07 2021-05-26 Method for producing semiconductor apparatus and semiconductor apparatus
CN202180044129.0A CN115803875A (zh) 2020-07-07 2021-05-26 半导体装置的制造方法以及半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020117118A JP7351266B2 (ja) 2020-07-07 2020-07-07 半導体装置の製造方法
JP2020-117118 2020-07-07

Publications (1)

Publication Number Publication Date
WO2022009547A1 true WO2022009547A1 (ja) 2022-01-13

Family

ID=79552351

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/019892 WO2022009547A1 (ja) 2020-07-07 2021-05-26 半導体装置の製造方法及び半導体装置

Country Status (6)

Country Link
US (1) US20230230926A1 (ja)
EP (1) EP4181182A4 (ja)
JP (1) JP7351266B2 (ja)
KR (1) KR20230035533A (ja)
CN (1) CN115803875A (ja)
WO (1) WO2022009547A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01169984A (ja) 1987-12-24 1989-07-05 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザ
JP2004079701A (ja) 2002-08-14 2004-03-11 Sony Corp 半導体装置及びその製造方法
JP2007067335A (ja) * 2005-09-02 2007-03-15 Dainippon Printing Co Ltd 導電材充填スルーホール基板
JP2011192662A (ja) * 2010-03-03 2011-09-29 Napura:Kk 電子デバイス用基板及び電子デバイス
JP2012174884A (ja) * 2011-02-22 2012-09-10 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2014093504A (ja) * 2012-11-07 2014-05-19 Sony Corp 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール
JP2019096736A (ja) * 2017-11-22 2019-06-20 信越半導体株式会社 シリコン単結晶基板の選別方法及びシリコン単結晶基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101140B2 (en) * 2017-11-10 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01169984A (ja) 1987-12-24 1989-07-05 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザ
JP2004079701A (ja) 2002-08-14 2004-03-11 Sony Corp 半導体装置及びその製造方法
JP2007067335A (ja) * 2005-09-02 2007-03-15 Dainippon Printing Co Ltd 導電材充填スルーホール基板
JP2011192662A (ja) * 2010-03-03 2011-09-29 Napura:Kk 電子デバイス用基板及び電子デバイス
JP2012174884A (ja) * 2011-02-22 2012-09-10 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2014093504A (ja) * 2012-11-07 2014-05-19 Sony Corp 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール
JP2019096736A (ja) * 2017-11-22 2019-06-20 信越半導体株式会社 シリコン単結晶基板の選別方法及びシリコン単結晶基板

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
M. BARTEK ET AL.: "Characterization of high-resistivity polycrystalline silicon substrates for wafer-level packaging and integration of RF passives", THE FIFTH INTERNATIONAL CONFERENCE ON ADVANCED SEMICONDUCTOR DEVICES AND MICROSYSTEMS, 2004
See also references of EP4181182A4

Also Published As

Publication number Publication date
CN115803875A (zh) 2023-03-14
EP4181182A1 (en) 2023-05-17
JP7351266B2 (ja) 2023-09-27
KR20230035533A (ko) 2023-03-14
JP2022014656A (ja) 2022-01-20
US20230230926A1 (en) 2023-07-20
EP4181182A4 (en) 2024-07-10

Similar Documents

Publication Publication Date Title
TWI605564B (zh) 封裝結構及其製法
TWI680550B (zh) 堆疊式封裝結構及其製法
JP5684654B2 (ja) 半導体チップ、半導体チップの製造方法、および半導体装置
JP2017531307A (ja) 高周波数層転写デバイスのためのｅｍｉシールド
JP2023529129A (ja) シールドされた伝送線路構造を有するｒｆ増幅器
CN109273837A (zh) 一种实现天线与电路嵌套连接的结构
TWI708365B (zh) 半導體結構
KR101281486B1 (ko) 마이크로전자 어셈블리 및 그 형성 방법
WO2022009547A1 (ja) 半導体装置の製造方法及び半導体装置
WO2022059488A1 (ja) 窒化物半導体ウェーハの製造方法
US12081268B2 (en) Resistivity engineered substrate for RF common-mode suppression
JP7392578B2 (ja) 高周波半導体装置の製造方法及び高周波半導体装置
CN108630559A (zh) 晶圆键合方法以及晶圆键合结构
JP2015103619A (ja) 素子収納用パッケージおよび実装構造体
JP7322832B2 (ja) 量子コンピュータ用半導体装置の製造方法
JP2021193721A (ja) Ｓｏｉ基板及びｓｏｉ基板の製造方法
WO2018081092A1 (en) Saw device with improved thermal conductivity
CN113270700B (zh) 一种滤波器
WO2024195321A1 (ja) エピタキシャルウェーハ及びｓｏｉウェーハ並びにそれらの製造方法
JP2020522135A (ja) 半導体装置
US20220254717A1 (en) Semiconductor Device And Manufacturing Method Therefor
CN113271078A (zh) 一种滤波器的制造方法
US20240096853A1 (en) Semiconductor structure and method for manufacturing same
JP2024014599A (ja) 高周波用ｓｏｉウエーハの製造方法
JPS59123250A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21837842

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021837842

Country of ref document: EP

Effective date: 20230207