JPWO2018083961A1 - デバイス層を転写基板に転写する方法および高熱伝導性基板 - Google Patents

デバイス層を転写基板に転写する方法および高熱伝導性基板 Download PDF

Info

Publication number
JPWO2018083961A1
JPWO2018083961A1 JP2018548604A JP2018548604A JPWO2018083961A1 JP WO2018083961 A1 JPWO2018083961 A1 JP WO2018083961A1 JP 2018548604 A JP2018548604 A JP 2018548604A JP 2018548604 A JP2018548604 A JP 2018548604A JP WO2018083961 A1 JPWO2018083961 A1 JP WO2018083961A1
Authority
JP
Japan
Prior art keywords
substrate
layer
adhesive
transfer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018548604A
Other languages
English (en)
Other versions
JP6715345B2 (ja
Inventor
小西 繁
繁 小西
芳宏 久保田
芳宏 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of JPWO2018083961A1 publication Critical patent/JPWO2018083961A1/ja
Application granted granted Critical
Publication of JP6715345B2 publication Critical patent/JP6715345B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02021Edge treatment, chamfering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386Separation by peeling
    • H01L2221/6839Separation by peeling using peeling wedge or knife or bar
    • H01L27/1203
    • H01L29/66772

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

金属不純物の拡散が生じる高温プロセスを必要とせず、放熱性に優れ、且つ高周波に対する損失の小さい基板の製造方法および高熱伝導性基板を提供する。本発明のデバイス層を転写基板に転写する方法は、Si層、絶縁体層、及びデバイス層が積層されたSOIウェハにおけるデバイス層を転写基板に転写する方法であって、SOIウェハのデバイス層が形成された面を、仮接合用接着剤を用いて支持基板に仮接合する工程と、絶縁体層が露出するまでSOIウェハのSi層を除去して薄化デバイスウェハを得る工程と、転写基板にのみ転写用接着剤を塗布した後に、薄化デバイスウェハにおける絶縁体層を、転写用接着剤を介して接合する工程と、接合と同時または接合後に荷重下で転写用接着剤を熱硬化させる工程と、支持基板を剥離する工程と、剥離後にデバイス層の表面に残存する仮接合用接着剤を除去する工程とを備える。

Description

本発明は、熱伝導性の高い絶縁体基板、例えば窒化珪素のような焼結体表面に半導体デバイス層が形成された、放熱性が高く且つ高周波における損失の小さい基板の製造方法およびその基板構造に関する。
近年、シリコン系半導体デバイスでは、デザインルールの微細化に伴い、益々その性能が向上している。しかしながら個々のトランジスタや、トランジスタ間を接続する金属配線からの放熱が問題となっている。この問題に対応するために、デバイスの作製後にシリコンの裏面を百〜数百μm程度まで薄化し、巨大なファンをチップ上に取り付けて放熱を促すものや、水冷チューブをめぐらせて冷却するものも出現している。
しかし、シリコンを薄化しても、デバイスが作られる領域は表面から数μm程度であり、これ以外の領域は熱溜まりとして作用するので、放熱の観点からは効率がよいとはいえない。また近年、高性能プロセッサーなどに用いられるSOI(Silicon on Insulator)ウェハなどはデバイス層の直下にSiO2からなる絶縁層を介した構造を有しているが、SiO2の熱伝導率は1.38W/m・Kと低く、放熱の観点で問題があった。さらに、シリコン基板は誘電特性の関係から高周波領域での損失が大きく、高周波領域での使用には限界があった。
サファイア基板を使用したシリコン・オン・サファイアは、熱伝導性が良好で、且つ、高周波領域での損失が小さいという特性があり、注目されているが、以下の問題がある。すなわち、サファイア基板は可視光領域で透明なので、デバイス製造プロセスにおいてカセット中の基板有無確認やウェハの位置決めに使用する光センサーに反応しない問題がある。また口径150mmや200mmのサファイア基板はコストが高いという問題がある。
上記問題に鑑み、可視光に不透明で熱伝導性が良好であり、且つ安価な基板として、窒化珪素や窒化アルミニウムなどのセラミックス焼結体が挙げられる。これらのセラミックス焼結体の基板に単結晶シリコン膜を形成した基板が開発された(例えば、特許文献1および特許文献2を参照)。これらセラミックス焼結体は、窒化珪素や窒化アルミニウムの粉体を焼結助剤で固めたものである。このため、セラミックス焼結体には、不純物として、粉体中に含まれる鉄(Fe)やアルミニウム(Al)などの金属や、アルミナなどの焼結助剤が含まれている。
これら不純物がデバイス製造プロセス中に拡散することを防ぐため、拡散防止層が設けられている。しかしながら、デバイス製造のプロセスによっては、拡散防止層があるにも関わらず、その処理温度やサイクルにより金属不純物が拡散し、デバイス特性への影響および製造装置の汚染の懸念があるという問題があった。
また、デバイスが作られた基板と透明支持基板とを接合する技術としては、例えば裏面照射型CMOSウェハを、SOIデバイスウェハと透明支持基板とを接着剤を介して接合し、SOI裏面を薄化する技術が開示されている(例えば特許文献3を参照)。この接合方法では、デバイス層の表面側と透明基板とを接合している。すなわち元のSOIウェハに形成したデバイス層を反転させて接合している。この場合、デバイス層を転写後に、電気的接続をとるための配線加工が必要となる。
また、極薄のデバイスウェハを積層化する際にウェハの厚さは、デバイス層を除き約10μmまで薄くする検討がなされており、研削とCMPにより薄化することが想定されている(例えば非特許文献1を参照)。しかし、高周波領域での損失をより提言するには、埋め込み酸化膜より下方のSiウェハ部分を完全に除去することが望ましく、加工痕が残存する研削やCMP(Chemical Mechanical Polishing;化学機械研磨)による薄化は好ましいとはいえない。
特許5928481号公報 WO2016/052597号公報 特許第4389626号公報
北田他、「3次元LSI集積化技術」、FUJITSU.62(5)、p.601-607(2011)
本発明は、上記事情に鑑みなされたもので、金属不純物の拡散が生じる高温プロセスを必要とせず、放熱性に優れ、且つ高周波に対する損失の小さい基板の製造方法および高熱伝導性基板を提供することを目的とする。
本発明者らは、上記課題を解決するために鋭意検討した結果、Si(シリコン)層、絶縁体層である埋め込み酸化膜、及びデバイス層が積層されたSOIウェハにおけるデバイス層を、熱伝導性の高い絶縁性基板である転写基板に転写する下記(a)〜(g)の工程を備える転写方法において、仮接合用接着剤として耐酸性に優れたシリコーン樹脂を用いることにより、SOIウェハを薄化して薄化デバイスウェハを得る時に、支持基板からの剥がれが発生しないことを見出した。
すなわち本発明のデバイス層を転写基板に転写する方法は、Si(シリコン)層、絶縁体層、及びデバイス層が積層されたSOIウェハ(Silicon on Insulator)におけるデバイス層を転写基板に転写する方法であって、SOIウェハのデバイス層が形成された面を、仮接合用接着剤を用いて支持基板に仮接合する工程と、絶縁体層が露出するまでSOIウェハのSi層を除去して薄化デバイスウェハを得る工程と、転写基板にのみ転写用接着剤を塗布した後に、薄化デバイスウェハにおける絶縁体層を、転写用接着剤を介して転写基板と接合する工程と、接合と同時または接合後に荷重下で転写用接着剤を熱硬化させる工程と、支持基板を剥離する工程と、剥離後にデバイス層の表面に残存する仮接合用接着剤を除去する工程と、を備えることを特徴とする。
絶縁体層(例えば埋め込み酸化膜)が露出するまで薄化すると、デバイス配線パターンに起因する高さ1〜10nmの段差が発生する。本発明では、この段差がある面を、転写用接着剤を介して絶縁体である転写基板と接合する際、転写基板側に転写用接着剤を塗布・ベーキングをし、荷重下で熱硬化させることで接合界面にボイドを生じず均一にデバイス層を転写できる。なお、薄化デバイス側に転写用接着剤を塗布しベーキングをすると仮接合用接着剤の樹脂成分の変形が生じる場合がある点で好ましくない。
Si層を除去する工程は、Si層を研削薄化する工程と、支持基板に仮接合したSOIウェハ及び仮接合用接着剤をエッジトリミングする工程と、残存するSi層を酸によるエッチングで除去する工程とを含むとよい。
仮接合用接着剤は強酸に対し耐性があるシリコーンを主成分とするとよい。また、エッジトリミングは、テープ研磨にてなされるようにするとよい。
ウェハ端部(外周部)で厚くなっている仮接合用接着剤を除去するために実施するエッジトリミングを、テープ研磨にてトリミングすることにより、薄いデバイス層が支持基板からの剥がれ及び割れが生じずトリミングできることができる。
転写基板側に塗布する転写用接着剤としてYoung率が10MPa〜2GPaである低応力の接着剤を用い、その厚さが0.1〜10μm以下とするとよい。また、転写用接着剤として、熱硬化性エポキシ変性シリコーンを用いるとよい。このような転写用接着剤を用いることで、応力が小さく耐熱に優れた転写が可能となる。また、転写用接着剤の厚さを0.1〜10μmとすることで高い熱伝導性を保持できる。
転写基板として、例えば、サファイア、アルミナ、AIN焼結体、Si3N4焼結体、SiC焼結体、poly-SiC、多結晶ダイヤモンドから選ばれる基板を用いるとよい。
SOIウエハに含まれる絶縁体層には、例えば埋め込み酸化膜が用いられる。
剥離する工程においては、例えば機械的手段で支持基板を剥離するとよい。
また、本発明に係る高熱伝導性基板は、SOI(Silicon on Insulator)ウェハ上に形成したデバイス層と埋め込み酸化膜を低応力の接着剤を介して熱伝導率が40W/m・K以上の絶縁体基板に接合した基板であって、埋め込み酸化膜の厚さが50〜500nm、接着剤の厚さが0.1〜10μmであることを特徴とする。
本発明に係る高熱伝導性基板では、接着剤は熱硬化性エポキシ変性シリコーンとするとよい。また、本発明に係る高熱伝導性基板では、絶縁体基板は、サファイア、アルミナ、AIN焼結体、Si3N4焼結体、SiC焼結体、poly-SiC、多結晶ダイヤモンドから選ばれるとよい。
デバイス層を転写基板に転写する方法のプロセスを示す図である。
本発明に係るデバイス層を転写基板に転写する方法では、Si(シリコン)層、絶縁体層である埋め込み酸化膜、及びデバイス層が積層されたSOIウェハにおけるデバイス層を、Si層を除去し、接着剤を介して転写基板に転写する。本発明は、デバイス層を反転しないで転写する方法であるため、SOIウェハのデバイス層に半田バンプまで形成した状態で転写することが可能であり、転写後に電気配線形成等の能動部を形成するプロセスは不要である。
本発明では、SOIウェハを薄化して薄化デバイスウェハを得るために、極薄チップを形成し三次元積層する際に用いられるウェハ仮接合技術を利用する。本発明においては、高周波ロスを無くすことを目的としており、埋め込み酸化膜より下方のSi層を完全に除去する必要があるが、従来用いられている研削やCMPによる薄化は、加工痕が残存するため好ましくない。本発明では、ある程度の厚さまで従来の方法で薄化を進めた後、埋め込み酸化膜が露出するまでSi層を除去する工程には、酸によるウェットエッチングが好適に用いられる。ウェットエッチングはエッチングレートの速さの点で好ましい。基板厚が薄くなった状態でエッチングを実施した場合、仮接合用接着剤の耐酸性が悪いと、仮接合用接着剤の剥がれ・浸食が発生し、薄化したデバイスが外周部分から雛が入り剥離するなどの問題が発生することが判明した。本発明では、埋め込み酸化膜露出まで薄くする加工をした場合に、使用する仮接合用接着剤により薄化したウェハの保持状態が大きく変わること、それに付随し、基板の外周部の比較的厚い仮接合用接着剤を除去するエッジトリミングの方法によって剥離が発生すること、薄化デバイスウェハを転写基板と転写用接着剤を用いて接合する際どちらの面に転写用接着剤を塗布するかが接合に影響を及ぼすことを見出し、適切なデバイス層を転写基板に転写する方法を明らかにするものである。
本発明のデバイス層を転写基板に転写する方法のプロセスを、図1に示したフローを参照して説明する。
はじめに、デバイスを形成したSOIウェハ14と支持基板15とを仮接合用接着剤16を用いて接合する(図1(a))。SOIウェハ14は、Si層11と埋め込み酸化膜12とデバイス層13とを有する。デバイス層13の厚さは配線数にもよるが通常4〜6μmである。デバイス層13の表面には半田バンプが形成されていてもよい。使用する支持基板15としては、使用する仮接合用接着剤16の硬化方法にもよるが、Siと同程度の線膨張係数の基板を用いることが望ましく、Siウェハ、テンパックス、EAGLE-XGなどを用いることができる。仮接合用接着剤16としては、3M製WSS(UV硬化アクリル系接着剤)や信越化学製TA1070T/TA2570V3/TA4070など熱硬化性変性シリコーンを主成分とする接着剤を用いることができるが、裏面エッチング時の酸/アルカリ耐性が優れた後者の変性シリコーンを主成分とする接着剤を仮接合用接着剤として用いることが好ましい。
続いて、仮接合後にSOIウェハ14の裏面のSi層11を薄くする(図1(b))。スループットの観点から研削によって薄化することが好ましく、例えば、#600〜#2000の砥石を組み合わせて加工することにより薄化するとよい。研削後に例えばCMPやドライポリッシュなどを行い平滑化してもよい。加工歪みをデバイス層13まで及ぼさないように、本工程では、Si層11を10〜100μm、好ましくは20〜50μm残すことが好ましい。残存するSi層11が10μmより薄いと、加工歪みがデバイス層13に及ぶ懸念があり、100μmより厚いと、ウェットエッチングで残りのSi層11を除去するエッチング時間が長くなるので、上記範囲が好適である。
Si層11を十分に薄化した後、エッジトリミングを行う(図1(C))。SOIウェハ外周部は面内中央部に比べ仮接合用接着剤16が厚くなる傾向がある。そこで、この工程では、仮接合用接着剤16の厚さが均一な部分を残すべく、SOIウェハ14の外周部を除去する。トリミング量は、仮接合用接着剤16の残渣を十分に除去でき、且つ、デバイス部分の面積を減らさないように決定するとよい。具体的には、SOIウェハ14の縁(エッジ)から2〜5mmの部分までを、仮接合用接着剤16とともに除去する。なお、支持基板15には仮接合用接着剤が塗布されていないため、エッジトリミングを行わなくてよい。エッジトリミングの方法としてグラインダーによる研削、研磨フイルムを用いたテープ研磨がある。グラインダーによる研削を行うと、使用する仮接合用接着剤16に変性シリコーンを用いる場合、樹脂が柔らかいため砥石が目詰まりを起こし、焼きつきや基板の剥がれが発生する。このためテープ研磨にてエッジトリミングを実施することが好ましい。
エッジトリミングに続いて、残存する裏面のSi層11を完全除去するためのエッチングを行う(図1(d))。エッチングは酸またはアルカリによって実施可能である。KOHやNH40Hのアルカリによるエッチングでは20μmのSiをエッチングするのに70℃で1時間以上かかるのに対し、HF、HNO3、CH3COOH,H2SO4、H3PO4などの強酸より任意に選択・混合した酸によるエッチングでは室温において数分でエッチングすることが可能である。エッチング速度の観点で酸によるエッチングが好ましい。エッチングは浸漬や片面のスピンエッチングによって実施されるが、支持基板15のエッチングを抑制する観点で、片面のスピンエッチングが好ましい。SOIウェハ14の端部ではエッジトリミングを行ったことにより仮接合用接着剤16の層が露出されている。使用する仮接合用接着剤16が酸に対する耐性が無いと、仮接合用接着剤16がSOIウェハ14の端部からエッチング液で侵食されることによりデバイス層13の剥がれが発生する。例えば、酸に対する耐性がない3M製WSSを仮接合用接着剤16として用いた場合、酸により浸食があり、SOIウェハ14の端部から剥がれが発生し、本発明への使用には適さない。これに対し、酸に対する耐性がある変性シリコーン系の接着剤を仮接合用接着剤16として用いた場合には剥がれは生じず、埋め込み酸化膜12が露出するまでエッチングすることが可能である。この工程で得られるSi層11が完全に除去されたウェハを薄化デバイスウェハという。
続いて、絶縁体である転写基板17側に転写用接着剤18を塗布し、薄化デバイスウェハと接合する(図1(e))。Si層11が除去された薄化デバイスウェハの表面には、埋め込み酸化膜12が露出している。埋め込み酸化膜12は、通常、50〜500nmであるが、Si層11が完全に除去されると、デバイス層13のパターン配線による局所的な応力により上記厚さの埋め込み酸化膜12が変形し、配線パターンに対応して高さ1〜10nmの段差が発生する。こうした段差があると、直接接合やプラズマ接合では転写基板17と接合することができない。そこで、段差のある面を転写基板17に接合すべく、転写用接着剤18を介して接合を行う。通常、転写用接着剤18を塗布すると、溶媒除去のため100〜200℃でベーキングをする。Si層11が除去された薄化デバイスウェハを上記温度範囲で加温すると仮接合用接着剤基板16の成分が変形しラメラ状の凹凸が発生する場合がある。したがって、転写用接着剤18は塗布、転写基板17側に塗布することが好ましい。使用する転写基板17としては、熱伝導率が高く、200〜300mmφのウェハサイズが得られるものが好ましく、サファイア、アルミナ、AlN焼結体、Si3N4焼結体、SiC焼結体、poly-SiC、多結晶ダイヤモンドなどを用いることが好ましい。塗布する転写用接着剤18としては、デバイス層13形成後の最高プロセス温度250〜300℃の温度に耐性があり、且つ接合時にデバイス層13への応力を小さくするため、硬化後のYoung率が10MPa〜2GPaである接着剤が好ましい。Young率が10MPaより小さいと接着剤のTgが低く耐熱性がとれなくなる。また2GPaより大きいと、接着剤が硬くなり接合しにくくなる問題がある。これらの要求を満たす接着剤として、シリコーン樹脂、エポキシ変性ゴム、エポキシ変性シリコーンなどを用いることが好ましく、特にエポキシ変性シリコーンは接着剤を薄く形成することができ、且つ接着力を保持する点から最も好ましい。接着剤自体の熱伝導率は1W/m・K程度と小さいため、熱伝導率の高い基板を作製するためには、なるべく薄く且つ均一に転写用接着剤18の層を形成することが好ましい。転写用接着剤18の層の厚さが10μmを超えると、放熱性は転写用接着剤18無しの場合に比べ1/2以下になるため、10μm以下で設けることが好ましい。また転写用接着剤18の層の厚さが0.1μm以下では面内均一に塗布し接合することが難しい。このため、転写用接着剤18の層の厚さは0.1〜10μmとするのがよく、好ましくは0.1〜2μm、より好ましくは0.1〜1μmとすることが好ましい。転写用接着剤18を塗布する方法としては、ダイコート、スリットコート、デイップコート、スピンコート等の方法を用いることができるが、接合面側にのみ均一に塗布できる点でスピンコートが好ましい。
続いて、薄化デバイスウェハにおけるデバイス層13と転写用接着剤18を塗布した転写基板17とを接合する(図1(f))。接合前に、転写基板17に塗布した転写用接着剤18を加温し、溶媒除去およびハーフキュアしておくことが、接合時の加温による脱ガスを防ぐために好ましい。接合前に加温する際の温度範囲は、100〜200℃、好ましくは120〜180℃である。接合前の加温に続いて、Si層11が除去された薄化デバイスウェハと転写用接着剤18を塗布した転写基板17とを接合面を対向させ接合させる。左記接合と同時、または接合後に荷重をかけ、その荷重を保持しつつ加温し、転写用接着剤18をフルキュアすることによって接合強度を高くする。印加する荷重の上限は、デバイス層13、特に半田バンプの変形が生じない荷重であればよく、例えば20kgf/cm2未満、好ましくは10kgf/cm2以下、より好ましくは5kgf/cm2以下である。基板自体が有する5〜50μmの反りを矯正しつつ重ね合わせられるよう、1kgf/cm2以上の荷重をかけることが好ましい。なお、基板の反りは、薄化デバイスウェハ及び転写基板17の双方が有しうるが、接合時に荷重を印加することでこの反りを矯正することができる。接合時に加温する温度は、半田バンプの融点を超えない範囲でできるだけ高い方が好ましい。例えば半田バンプの融点が250℃の場合、150〜245℃、好ましくは190〜240℃の温度範囲に昇温することが好ましい。この温度範囲を保持する時間は、短い方がスループットの面で好ましい。1〜60分、好ましくは2〜30分、より好ましくは5〜10分とするとよい。上記接合は大気または真空いずれの雰囲気においても実施可能であるが、接合界面の気泡が残存させないように、1E-1〜1E-5Torr、好ましくは1E-2〜1E-4Torrの真空下で接合を行うことが好ましい。
接合に続いて、仮接合していた支持基板15を外し、デバイス層13を絶縁体である転写基板17に転写する(図1(g))。信越化学製TA1070T/TA2570V3/TA4070の仮接合用接着剤16では、機械的な力を接合面に加えることで剥離が容易に行える層が設けられている。このため、接合面の一端に楔を挿入することで支持基板15を外し、デバイス層13の転写を行うことができる。
続いて、デバイス層13の表面に残った仮接合用接着剤16の残渣を洗浄する(図1(h))。仮接合用接着剤16は有機溶媒、例えばp-メンタンにより膨潤するため、デバイス層13を転写した転写基板17をp−メンタンに浸漬させることで容易に仮接合用接着剤16の残渣を除去することができる。浸漬する時間は1〜10分、好ましくは3〜5分浸漬するとよい。
以上の工程により、デバイス層13、埋め込み酸化膜12層、転写用接着剤18、絶縁体の転写基板17が積層された基板を得ることができる。埋め込み酸化膜12は、デバイスを形成したSOIウェハ14の埋め込み酸化膜厚によって規定され、その厚さは50〜500nmである。転写用接着剤18の厚さは0.1〜5μm、好ましくは0.1〜2μm、より好ましくは0.1〜1μmである。転写基板17はシリコン・オン・サファイアに用いられるサファイア基板の熱伝導率40W/m・Kより熱伝導率が高い基板、すなわちサファイア、アルミナ、AlN焼結体、Si3N4焼結体、SiC焼結体、poly・SiC、多結晶ダイヤモンドなどを用いることができる。この構造の基板は図1(a)〜(h)を参照しつつ上記で説明した製造方法のプロセスによって得られるものである。
[実施例1]
デバイスを形成したデバイスウェハ(SOIウェハ)14として、外形200mmφ、デバイス層13の厚さ4μm、埋め込み酸化膜12の厚さ250nm、基板(Si層11)の厚さ725μmのウェハを用いた。デバイス最表面には、直径80μmの半田バンプを、最小ピッチ150μmで形成した。
このSOIウェハ14の表面(すなわちデバイス層13が設けられた面)に仮接合用接着剤16として信越化学製の接着剤であるTA1070T/TA2570V3/TA4070をスピンコートにより積層塗布した。まずデバイス保護層としてTA1070Tを10μm、加工後に支持基板15の剥離面となる層としてTA2570V3を7μm、支持基板15との接着層としてTA4070を90μm積層した。支持基板15としてSiウェハを用い、仮接合用接着剤16とSi基板とをEV Group製の半自動ウェハボンダEVG520ISを用い、10-4Torrの真空下、1kgf/cm2の荷重をかけ140℃で保持し接合し、その後190℃で2時間オーブンで処理し仮接合用接着剤16を硬化させた。
次に東京精密製のポリッシュ・グラインダPG300を用い、#2000の砥石で、SOIウェハ14の裏面のSi層11を厚さ30μmまで薄化した。研削後の表面にはソーマークは観察されるものの、ウェハの剥がれや割れ、エッジチップは見られなかった。
続いて、MIPOX製ウェハエッジ研磨装置NME-123Nを用いテープ研磨にてエッジトリミングを実施した。トリミング幅はウェハ最外周から2mm内側までとし、割れや剥がれを生じずトリミングすることができた。
続いて、三益半導体製スピンエッチャーMSE2000を用い、酸によるスピンエッチングによって裏面側に残存する30μm厚のSi層11を除去した。使用した酸はHF/HNO3/H3PO4/H2SO4の混酸であり、2分のエッチング時間でSi層11を完全に除去して薄化デバイスウェハを得た。
次に、絶縁体である転写基板17として、外径200mmφ、厚さ725μm、熱伝導率100W/m・K、抵抗率5E+15Ω・cmのSi3N4焼結体基板を用いた。転写用接着剤18として、硬化後のYoung率が240MPa(JIS K 7244-1に準拠、SII製DMS6100を用い、引張振動により測定)、エポキシ変性シリコーン接着剤であるTA4070をシクロペンタノンで希釈し、接着剤濃度が0.5wt%の塗布液を調製した。これを転写基板17として準備したSi3N4ウェハにスピンコートすることで厚さ1μmの転写用接着剤18の層を面内ばらつき±5%で形成した。転写用接着剤18を塗布した転写基板17を、150℃で5分ベークし、溶媒除去とハーフキュアを行った。
続いて、Suss MicroTec製ウェハボンダーSB8を用いて薄化デバイスウェハと転写基板17とを接合した。転写用接着剤18を塗布したSi3N4基板と薄化デバイスウェハを室温下で重ね合わせ、3kgf/cm2の荷重をかけ、1E-4Torrの真空下240℃で10分保持することにより接合した。その後、60℃以下の温度で荷重を外し、接合済みのウェハを取り出した。
接合済みのウェハの仮接合界面に楔を入れて機械的に支持基板15であるSiウェハを剥がすことにより、Si3N4基板にデバイス層を転写することができた。外観上、転写後したデバイス層13の剥がれは無かった。また、光学顕微鏡で面内のデバイスパターンを観察したところ、パターンの割れは無く、半田バンプの剥がれも認められなかった。
表面に残存した仮接合用接着剤16を、デバイス層を転写したSi3N4基板をp-メンタンに5分間浸漬することにより除去した。転写したデバイス層とSi3N4基板との界面に剥がれは見られず、転写用接着剤18がp-メンタンにより溶出することは無かった。洗浄後のデバイス表面を光学顕微鏡にて観察したところ、パターンの割れや半田バンプの変形は認められなかった。このように、元のデバイスパターン形状を保った状態でデバイス層をSi3N4基板に転写することができた。
[実施例2]
実施例1に記載のデバイス層13を形成したデバイスウェハ(SOIウェハ)を準備し、実施例1と同様の手順で、ウェハ裏面のSi層11を完全に除去した仮接合ウェハを作製した。Si3N4基板への転写用接着剤18の塗布も同様の手順にて実施し、接合時の荷重を1kgf/cm2に下げて実施した。
ウェハは接合されていた。支持基板15を剥離したところ、デバイス層13をSi3N4基板に転写することができた。洗浄後のデバイス層13を光学顕微鏡で観察したが、剥がれやバンプの変形は見られなかった。
[実施例3]
実施例1に記載のデバイス層13を形成したデバイスウェハを準備し、実施例1と同様の手順で、ウェハ裏面のSi層11を完全に除去した仮接合ウェハを作製した。Si3N4基板への転写用接着剤18の塗布も同様の手順にて実施し、接合時の荷重を10kgf/cm2に上げて実施した。
ウェハは接合されていた。支持基板15を剥離したところ、デバイス層13をSi3N4基板に転写することができた。洗浄後のデバイス層13を光学顕微鏡で観察したが、剥がれやバンプの変形は見られなかった。
[実施例4]
実施例1に記載のデバイス層13を形成したデバイスウェハを準備し、実施例1と同様の手順で、ウェハ裏面のSi層11を完全に除去した仮接合ウェハを作製した。Si3N4基板への転写用接着剤18の塗布も同様の手順にて実施し、接合時の温度を220℃に下げて実施した。
ウェハは接合されていた。支持基板15を剥離したところ、デバイス層13をSi3N4基板に転写することができた。洗浄後のデバイス層13を光学顕微鏡で観察したが、剥がれやバンプの変形は見られなかった。
[実施例5]
実施例1に記載のデバイス層13を形成したデバイスウェハを準備し、実施例1と同様の手順で、ウェハ裏面のSi層11を完全に除去した仮接合ウェハを作製した。Si3N4基板への転写用接着剤18の塗布では、接着剤濃度が0.05wt%の塗布液を調製し、塗布後の転写用接着剤18の層厚を0.1μmとした。続いて実施例1と同様の手順で接合を実施した。
ウェハは接合されていた。支持基板15を剥離したところ、外周から10mmの領域を除きデバイス層13は転写されていた。大部分の転写はできていたことから、少なくとも0.1μm以上の厚さで転写用接着剤18の層を設けることが面全体の転写に必要であることがわかった。
[実施例6]
実施例1に記載のデバイス層13を形成したデバイスウェハを準備し、実施例1と同様の手順で、ウェハ裏面のSi層11を完全に除去した仮接合ウェハを作製した。Si3N4基板への転写用接着剤18の塗布では接着剤の厚さが6μmとなるよう塗布液の濃度を15wt%とし、その他は同様の手順にて実施した。接合時の温度は、実施例4に比べさらに低くし120℃として実施した。この段階では基板は重ね合わさっているが、フルキュアを3kgf/cm2の荷重をかけた状態で220℃に加温し実施した。
ウェハは接合されていた。支持基板15を剥離したところ、デバイス層13をSi3N4基板に転写することができた。洗浄後のデバイス層13を光学顕微鏡で観察したが、剥がれやバンプの変形は見られなかった。
[比較例1]
実施例1に記載のデバイス層13を形成したデバイスウェハを準備し、実施例1と同様の手順で、ウェハ裏面のSi層11を完全に除去した仮接合ウェハを作製した。
貼り合せるSi3N4基板は表面を平滑化するためLPCVD法によりSiN層を0.6μm形成し、CMPを行い、Rms0.2nmの平滑性を有する基板を作製した。
仮接合ウェハの表面とSi3N4基板とを転写用接着剤18を用いず接合することを試みたが、20kgf/cm2の荷重をかけても接合することができなかった。
デバイスウェハ側の表面をAFM(原子間力顕微鏡)で調べたところ、高さ10nmのストライプ状の段差が14μm周期で発生していた。同観察部位を光学顕微鏡で観察したところ、同じ周期でデバイス配線パターンが確認された。Si層11を完全に除去した状態では配線パターンに起因した段差が発生し、プラズマ接合や直接接合など介在物を用いない手段では接合が困難であることがわかった。
[比較例2]
実施例1に記載のデバイス層13を形成したデバイスウェハを準備し、実施例1と同様の手順で、ウェハ裏面のSi層11を完全に除去した仮接合ウェハを作製した。
実施例1と同様の手順で転写用接着剤18をSi3N4基板でなく、薄化したデバイスウェハ側に塗布した。転写用接着剤18をスピンコートし150℃でベークしたところ、薄化したデバイスウェハに雛が入り、支持基板15から剥がれていた。接合されておらずデバイスウェハの厚さが薄い状態では、仮接合用接着剤16の熱による変形を抑制することができず雛が入ったものと思われる。従って、転写用接着剤18をデバイスウェハ側に設けることはできず、転写基板17側に設ける必要があることがわかった。
[比較例3]
仮接合用接着剤16として3M製WSSを用い、支持基板15との仮接合を行った。WSSはアクリル系のUV硬化接着剤であり、YAGレーザーを照射し剥離する層を設けた構成である。そのため支持基板15はUV〜近赤外で透明である必要があり、ここではテンパックス基板を支持基板に用いた。
実施例1と同様の手順で、裏面を研削し、エッジトリミングを行い、酸によるエッチングを行った。トリミング後のデバイスウェハ外周部分が剥がれ、基板の中心に向かって雛が発生した。これはWSSに用いられる紫外線吸収層が酸により浸食され、支持基板15から剥がれたためである。酸による浸食が確認されたため、アルカリである50%KOHを用い、70℃でスピンエッチングを試みたが、エッチング途中でデバイスウェハの外周部に剥がれが生じた。WSSではデバイスウェハと支持基板15との接合を保持した状態でウェハ裏面のSi層11を完全に除去することができなかった。
[比較例4]
実施例1に記載のデバイス層13を形成したデバイスウェハを準備し、実施例1と同様の手順でウェハ裏面の研削まで実施し、グラインダーによるエッジトリミングを試みた。
しかしながらエッジトリミングの途中から研削が進まなくなり、デバイスウェハの外周端が焼きつき、支持基板15からの剥がれが発生した。使用した仮接合用接着剤16は酸やアルカリに対する耐性は良好だが、研削の砥石に目詰まりを起こし、加工が進まなくなることがわかった。したがって、本仮接合用接着剤16を用いてエッジトリミングを行うには、テープ研磨にて実施することが適していることがわかった。
[比較例5]
実施例1に記載のデバイス層13を形成したデバイスウェハを準備し、実施例1と同様の手順で、ウェハ裏面のSi層11を完全に除去した仮接合ウェハを作製した。Si3N4基板への転写用接着剤18の塗布も同様の手順にて実施し、接合の雰囲気を真空ではなく大気下にて実施した。
得られたウェハは接合されていたが、支持基板15を剥離したところ、デバイス層13の一部がSi3N4基板から浮いている様子が観察された。最表面を洗浄したところ、最表面の仮接合用接着剤16の残澄が無くなったため、デバイス層13の浮いた領域が剥がれた。
大気下の接合では、接合界面に気泡が残り、その部分が接合されない、または接合力が不十分であると考えられる。したがって、面内に均一に転写するには、真空雰囲気にて接合することが好ましいことがわかった。
[比較例6]
実施例1に記載のデバイス層13を形成したデバイスウェハを準備し、実施例1と同様の手順で、ウェハ裏面のSi層11を完全に除去した仮接合ウェハを作製した。Si3N4基板への転写用接着剤18の塗布も同様の手順にて実施し、接合時の荷重を20kgf/cm2と上げて実施した。
ウェハは接合しており、支持基板15を剥離し、デバイス層をSi3N4基板に転写することができた。しかしながら洗浄後のデバイス層を光学顕微鏡で観察したところ、デバイス層の剥がれはなかったが、半田バンプが変形しており、隣接するバンプと繋がっている部分も認められた。したがって、半田バンプの変形を防ぐには、接合時の荷重に上限があることがわかった。
以上、実施例および比較例の結果を、以下の表1に示す。
使用する仮接合用接着剤として耐酸性のものを使用しないと、ウェハ裏面のSi層11の除去が困難であることがわかった。加工時および接合時にデバイスウェハの支持基板15からの剥がれを防ぐには、テープ研磨によりエッジトリミングを実施すること、及び絶縁体の転写基板17側に転写用接着剤18を塗布することが必須であることがわかった。また面全体に均一かつバンプ変形せず転写するには、転写用接着剤18の層の厚さ、接合雰囲気、接合時の荷重に最適な範囲があることがわかった。
得られる基板構成は、デバイス層/埋め込み酸化膜層/転写用接着剤/絶縁体であり、埋め込み酸化膜厚50〜500nm,転写用接着剤18の厚さ0.1〜10μm、好ましくは0.1〜2μm、より好ましくは0.1〜1μmの構成となり、放熱性の高いデバイス層を搭載した高熱伝導性絶縁体基板が実現できた。
なお、上記に本実施形態を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものや、各実施形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
11・・・シリコン層
12・・・埋め込み酸化膜
13・・・デバイス層
14・・・SOIウェハ
15・・・支持基板
16・・・仮接合用接着剤
17・・・転写基板
18・・・転写用接着剤

Claims (11)

  1. Si(シリコン)層、絶縁体層、及びデバイス層が積層されたSOIウェハ(Silicon on Insulator)における前記デバイス層を転写基板に転写する方法であって、
    前記SOIウェハのデバイス層が形成された面を、仮接合用接着剤を用いて支持基板に仮接合する工程と、
    前記絶縁体層が露出するまで前記SOIウェハの前記Si層を除去して薄化デバイスウェハを得る工程と、
    前記転写基板にのみ転写用接着剤を塗布した後に、前記薄化デバイスウェハにおける絶縁体層を、転写用接着剤を介して前記転写基板に接合する工程と、
    接合と同時または接合後に、荷重下で前記転写用接着剤を熱硬化させる工程と、
    前記支持基板を剥離する工程と、
    剥離後に前記デバイス層の表面に残存する前記仮接合用接着剤を除去する工程と、
    を備えることを特徴とする前記デバイス層を前記転写基板に転写する方法。
  2. 前記Si層を除去する工程は、
    前記Si層を研削薄化する工程と、
    前記支持基板に仮接合したSOIウェハ及び仮接合用接着剤をエッジトリミングする工程と、
    残存する前記Si層を酸によるエッチングで除去する工程とを含む
    ことを特徴とする請求項1に記載の方法。
  3. 前記仮接合用接着剤は強酸に対し耐性があるシリコーンを主成分とし、
    エッジトリミングがテープ研磨にてなされることを特徴とする請求項2に記載の方法。
  4. 前記転写基板側に塗布する転写用接着剤としてYoung率が10MPa〜2GPaである低応力の接着剤を用い、その厚さが0.1〜10μm以下であることを特徴とする請求項1から3のいずれか1項に記載の方法。
  5. 前記転写用接着剤が熱硬化性エポキシ変性シリコーンであることを特徴とする請求項1から4のいずれか1項に記載の方法。
  6. 前記転写基板がサファイア、アルミナ、AIN焼結体、Si3N4焼結体、SiC焼結体、poly-SiC、多結晶ダイヤモンドから選ばれることを特徴とする請求項1から5のいずれか1項記載の方法。
  7. 前記SOIウエハに含まれる前記絶縁体層は、埋め込み酸化膜であることを特徴とする請求項1から6のいずれか1項に記載の方法。
  8. 前記剥離する工程において、機械的手段で前記支持基板を剥離することを特徴とする請求項1から7のいずれか1項に記載の方法。
  9. SOI(Silicon on Insulator)ウェハ上に形成したデバイス層と埋め込み酸化膜を低応力の接着剤を介して熱伝導率が40W/m・K以上の絶縁体基板に接合した基板であって、埋め込み酸化膜の厚さが50〜500nm、接着剤の厚さが0.1〜10μmであることを特徴とする高熱伝導性基板。
  10. 前記接着剤が熱硬化性エポキシ変性シリコーンであることを特徴とする請求項9記載の高熱伝導性基板。
  11. 前記絶縁体基板がサファイア、アルミナ、AIN焼結体、Si3N4焼結体、SiC焼結体、poly-SiC、多結晶ダイヤモンドから選ばれることを特徴とする請求項9または10に記載の高熱伝導性基板。
JP2018548604A 2016-11-01 2017-10-13 デバイス層を転写基板に転写する方法 Active JP6715345B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016214492 2016-11-01
JP2016214492 2016-11-01
PCT/JP2017/037143 WO2018083961A1 (ja) 2016-11-01 2017-10-13 デバイス層を転写基板に転写する方法および高熱伝導性基板

Publications (2)

Publication Number Publication Date
JPWO2018083961A1 true JPWO2018083961A1 (ja) 2019-09-19
JP6715345B2 JP6715345B2 (ja) 2020-07-01

Family

ID=62076906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018548604A Active JP6715345B2 (ja) 2016-11-01 2017-10-13 デバイス層を転写基板に転写する方法

Country Status (5)

Country Link
US (2) US11069560B2 (ja)
EP (1) EP3537472B1 (ja)
JP (1) JP6715345B2 (ja)
TW (1) TWI749087B (ja)
WO (1) WO2018083961A1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
CN109844938B (zh) 2016-08-12 2023-07-18 Qorvo美国公司 具有增强性能的晶片级封装
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10490471B2 (en) 2017-07-06 2019-11-26 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
KR102558905B1 (ko) * 2017-07-14 2023-07-21 신에쓰 가가꾸 고교 가부시끼가이샤 고열전도성의 디바이스 기판 및 그 제조 방법
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
WO2019195428A1 (en) 2018-04-04 2019-10-10 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
WO2020009759A1 (en) 2018-07-02 2020-01-09 Qorvo Us, Inc. Rf semiconductor device and manufacturing method thereof
JP2020009859A (ja) * 2018-07-05 2020-01-16 信越化学工業株式会社 デバイス層転写基板の製造方法及びデバイス層転写基板
US11101617B2 (en) * 2018-07-16 2021-08-24 Ayar Labs, Inc. Wafer-level handle replacement
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
JP7201386B2 (ja) 2018-10-23 2023-01-10 株式会社ダイセル 半導体装置製造方法
JP7143182B2 (ja) * 2018-10-23 2022-09-28 株式会社ダイセル 半導体装置製造方法および半導体装置
JP7350006B2 (ja) 2018-10-23 2023-09-25 株式会社ダイセル 半導体装置製造方法
JP7224138B2 (ja) * 2018-10-23 2023-02-17 株式会社ダイセル 半導体装置製造方法
US20220002595A1 (en) * 2018-11-21 2022-01-06 Shin-Etsu Chemical Co., Ltd. Ultraviolet ray curable silicone adhesive composition and cured product thereof
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12125825B2 (en) 2019-01-23 2024-10-22 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12057374B2 (en) 2019-01-23 2024-08-06 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923313B2 (en) 2019-01-23 2024-03-05 Qorvo Us, Inc. RF device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same
WO2020174529A1 (ja) * 2019-02-25 2020-09-03 三菱電機株式会社 半導体素子の製造方法
US12074086B2 (en) 2019-11-01 2024-08-27 Qorvo Us, Inc. RF devices with nanotube particles for enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US12129168B2 (en) 2019-12-23 2024-10-29 Qorvo Us, Inc. Microelectronics package with vertically stacked MEMS device and controller device
US12062571B2 (en) 2021-03-05 2024-08-13 Qorvo Us, Inc. Selective etching process for SiGe and doped epitaxial silicon
US11631650B2 (en) * 2021-06-15 2023-04-18 International Business Machines Corporation Solder transfer integrated circuit packaging
CN114883186B (zh) * 2022-07-11 2022-10-18 成都功成半导体有限公司 基于临时键合的晶圆背面加工方法及晶圆

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0311666A (ja) * 1989-06-08 1991-01-18 Hitachi Ltd 半導体集積回路装置
JP2007088235A (ja) * 2005-09-22 2007-04-05 Seiko Epson Corp 薄膜素子の転写方法、製造方法、薄膜装置の製造方法及び電子機器
JP2012124473A (ja) * 2010-11-15 2012-06-28 Ngk Insulators Ltd 複合基板及び複合基板の製造方法
JP2013543276A (ja) * 2010-11-19 2013-11-28 ソイテック 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス
JP2013251430A (ja) * 2012-06-01 2013-12-12 Dow Corning Toray Co Ltd シリコーン系接着材層を有する半導体ウェハの製造方法
JP2014093504A (ja) * 2012-11-07 2014-05-19 Sony Corp 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール
JP2015032797A (ja) * 2013-08-06 2015-02-16 日本電信電話株式会社 窒化物半導体装置とその製造方法
JP2016103635A (ja) * 2014-11-18 2016-06-02 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
JP2016111182A (ja) * 2014-12-05 2016-06-20 Tdk株式会社 薄膜キャパシタ

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5126364A (ja) * 1974-08-29 1976-03-04 Japan Exlan Co Ltd
JPS5928481B2 (ja) 1975-10-07 1984-07-13 東レエンジニアリング株式会社 立体自動倉庫における入出庫方法
US7148119B1 (en) * 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US5804090A (en) * 1995-03-20 1998-09-08 Nissan Motor Co., Ltd. Process for etching semiconductors using a hydrazine and metal hydroxide-containing etching solution
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
KR100733112B1 (ko) * 1999-10-14 2007-06-27 신에쯔 한도타이 가부시키가이샤 접합웨이퍼의 제조방법
US6498073B2 (en) * 2001-01-02 2002-12-24 Honeywell International Inc. Back illuminated imager with enhanced UV to near IR sensitivity
TW558743B (en) * 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
US20040061232A1 (en) * 2002-09-27 2004-04-01 Medtronic Minimed, Inc. Multilayer substrate
KR100719993B1 (ko) * 2003-09-26 2007-05-21 히다치 가세고교 가부시끼가이샤 혼합 도전 분말 및 그의 이용
JP4389626B2 (ja) 2004-03-29 2009-12-24 ソニー株式会社 固体撮像素子の製造方法
TWI255491B (en) * 2004-03-31 2006-05-21 Sanyo Electric Co Substrate for mounting elements, manufacturing method therefor and semiconductor device using the same
US7312487B2 (en) * 2004-08-16 2007-12-25 International Business Machines Corporation Three dimensional integrated circuit
US20090298388A1 (en) * 2006-05-03 2009-12-03 Yuzhou Li Method and apparatus for chemical mechanical polishing of large size wafer with capability of polishing individual die
US7838324B2 (en) * 2008-12-19 2010-11-23 Honeywell International Inc. Neutron detection structure and method of fabricating
US9029201B2 (en) * 2009-07-15 2015-05-12 Silanna Semiconductor U.S.A., Inc. Semiconductor-on-insulator with back side heat dissipation
FR2954585B1 (fr) * 2009-12-23 2012-03-02 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
US8927318B2 (en) * 2011-06-14 2015-01-06 International Business Machines Corporation Spalling methods to form multi-junction photovoltaic structure
JP5928481B2 (ja) 2011-12-22 2016-06-01 信越化学工業株式会社 複合基板
US8921209B2 (en) * 2012-09-12 2014-12-30 International Business Machines Corporation Defect free strained silicon on insulator (SSOI) substrates
JP6208646B2 (ja) 2014-09-30 2017-10-04 信越化学工業株式会社 貼り合わせ基板とその製造方法、および貼り合わせ用支持基板
US20160141220A1 (en) 2014-11-18 2016-05-19 Sumitomo Electric Industries, Ltd. Hetero-bipolar transistor and method for producing the same
FR3057705B1 (fr) * 2016-10-13 2019-04-12 Soitec Procede de dissolution d'un oxyde enterre dans une plaquette de silicium sur isolant
US10831043B2 (en) * 2016-11-23 2020-11-10 Rockley Photonics Limited Electro-optically active device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0311666A (ja) * 1989-06-08 1991-01-18 Hitachi Ltd 半導体集積回路装置
JP2007088235A (ja) * 2005-09-22 2007-04-05 Seiko Epson Corp 薄膜素子の転写方法、製造方法、薄膜装置の製造方法及び電子機器
JP2012124473A (ja) * 2010-11-15 2012-06-28 Ngk Insulators Ltd 複合基板及び複合基板の製造方法
JP2013543276A (ja) * 2010-11-19 2013-11-28 ソイテック 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス
JP2013251430A (ja) * 2012-06-01 2013-12-12 Dow Corning Toray Co Ltd シリコーン系接着材層を有する半導体ウェハの製造方法
JP2014093504A (ja) * 2012-11-07 2014-05-19 Sony Corp 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール
JP2015032797A (ja) * 2013-08-06 2015-02-16 日本電信電話株式会社 窒化物半導体装置とその製造方法
JP2016103635A (ja) * 2014-11-18 2016-06-02 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
JP2016111182A (ja) * 2014-12-05 2016-06-20 Tdk株式会社 薄膜キャパシタ

Also Published As

Publication number Publication date
US11876014B2 (en) 2024-01-16
EP3537472A1 (en) 2019-09-11
US20200058541A1 (en) 2020-02-20
TW201826332A (zh) 2018-07-16
JP6715345B2 (ja) 2020-07-01
TWI749087B (zh) 2021-12-11
US20210335658A1 (en) 2021-10-28
EP3537472B1 (en) 2022-11-23
WO2018083961A1 (ja) 2018-05-11
EP3537472A4 (en) 2020-06-17
US11069560B2 (en) 2021-07-20

Similar Documents

Publication Publication Date Title
JP6715345B2 (ja) デバイス層を転写基板に転写する方法
TWI798236B (zh) 高熱傳導性之元件基板及其製造方法
KR102050541B1 (ko) 초박막 웨이퍼의 임시 본딩을 위한 방법 및 장치
JP5292642B2 (ja) 層の貼り合わせおよび転写プロセス
JP3502036B2 (ja) 半導体素子の製造方法および半導体素子
JP2002237515A (ja) 薄葉化半導体基板の剥離装置および剥離法
CN113454758B (zh) 半导体元件的制造方法
JP4525048B2 (ja) 半導体装置の製造方法
JP6550741B2 (ja) 半導体装置の製造方法
JP2010278340A (ja) 貼り合わせウェーハの製造方法
KR102718211B1 (ko) 반도체 소자의 제조 방법
WO2021251018A1 (ja) 仮接着方法、デバイスウエハ加工方法、仮接着用積層体及びデバイスウエハ加工用積層体
WO2020008882A1 (ja) デバイス層転写基板の製造方法及びデバイス層転写基板
CN114823466A (zh) 一种半导体器件的制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200608

R150 Certificate of patent or registration of utility model

Ref document number: 6715345

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150