JPWO2018083961A1 - デバイス層を転写基板に転写する方法および高熱伝導性基板 - Google Patents
デバイス層を転写基板に転写する方法および高熱伝導性基板 Download PDFInfo
- Publication number
- JPWO2018083961A1 JPWO2018083961A1 JP2018548604A JP2018548604A JPWO2018083961A1 JP WO2018083961 A1 JPWO2018083961 A1 JP WO2018083961A1 JP 2018548604 A JP2018548604 A JP 2018548604A JP 2018548604 A JP2018548604 A JP 2018548604A JP WO2018083961 A1 JPWO2018083961 A1 JP WO2018083961A1
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- adhesive
- transfer
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 158
- 238000012546 transfer Methods 0.000 title claims abstract description 116
- 238000000034 method Methods 0.000 title claims abstract description 57
- 239000000853 adhesive Substances 0.000 claims abstract description 134
- 230000001070 adhesive effect Effects 0.000 claims abstract description 134
- 239000012212 insulator Substances 0.000 claims abstract description 24
- 239000002253 acid Substances 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 23
- 238000009966 trimming Methods 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 238000005498 polishing Methods 0.000 claims description 12
- 229910052594 sapphire Inorganic materials 0.000 claims description 12
- 239000010980 sapphire Substances 0.000 claims description 12
- 229920001296 polysiloxane Polymers 0.000 claims description 11
- 238000000227 grinding Methods 0.000 claims description 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 7
- 229910003460 diamond Inorganic materials 0.000 claims description 6
- 239000010432 diamond Substances 0.000 claims description 6
- 229920001187 thermosetting polymer Polymers 0.000 claims description 6
- 150000007513 acids Chemical class 0.000 claims description 4
- 230000017525 heat dissipation Effects 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 239000012535 impurity Substances 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 239000002184 metal Substances 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 239000010409 thin film Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 138
- 235000012431 wafers Nutrition 0.000 description 118
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 9
- 238000005304 joining Methods 0.000 description 8
- CFJYNSNXFXLKNS-UHFFFAOYSA-N p-menthane Chemical compound CC(C)C1CCC(C)CC1 CFJYNSNXFXLKNS-UHFFFAOYSA-N 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 239000003513 alkali Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 229930004008 p-menthane Natural products 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 238000001723 curing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910017083 AlN Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- BGTOWKSIORTVQH-UHFFFAOYSA-N cyclopentanone Chemical compound O=C1CCCC1 BGTOWKSIORTVQH-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000013464 silicone adhesive Substances 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 241000255777 Lepidoptera Species 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000003522 acrylic cement Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000007607 die coating method Methods 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
- H01L2221/68386—Separation by peeling
- H01L2221/6839—Separation by peeling using peeling wedge or knife or bar
-
- H01L27/1203—
-
- H01L29/66772—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Adhesives Or Adhesive Processes (AREA)
Abstract
Description
デバイスを形成したデバイスウェハ(SOIウェハ)14として、外形200mmφ、デバイス層13の厚さ4μm、埋め込み酸化膜12の厚さ250nm、基板(Si層11)の厚さ725μmのウェハを用いた。デバイス最表面には、直径80μmの半田バンプを、最小ピッチ150μmで形成した。
実施例1に記載のデバイス層13を形成したデバイスウェハ(SOIウェハ)を準備し、実施例1と同様の手順で、ウェハ裏面のSi層11を完全に除去した仮接合ウェハを作製した。Si3N4基板への転写用接着剤18の塗布も同様の手順にて実施し、接合時の荷重を1kgf/cm2に下げて実施した。
ウェハは接合されていた。支持基板15を剥離したところ、デバイス層13をSi3N4基板に転写することができた。洗浄後のデバイス層13を光学顕微鏡で観察したが、剥がれやバンプの変形は見られなかった。
実施例1に記載のデバイス層13を形成したデバイスウェハを準備し、実施例1と同様の手順で、ウェハ裏面のSi層11を完全に除去した仮接合ウェハを作製した。Si3N4基板への転写用接着剤18の塗布も同様の手順にて実施し、接合時の荷重を10kgf/cm2に上げて実施した。
ウェハは接合されていた。支持基板15を剥離したところ、デバイス層13をSi3N4基板に転写することができた。洗浄後のデバイス層13を光学顕微鏡で観察したが、剥がれやバンプの変形は見られなかった。
実施例1に記載のデバイス層13を形成したデバイスウェハを準備し、実施例1と同様の手順で、ウェハ裏面のSi層11を完全に除去した仮接合ウェハを作製した。Si3N4基板への転写用接着剤18の塗布も同様の手順にて実施し、接合時の温度を220℃に下げて実施した。
ウェハは接合されていた。支持基板15を剥離したところ、デバイス層13をSi3N4基板に転写することができた。洗浄後のデバイス層13を光学顕微鏡で観察したが、剥がれやバンプの変形は見られなかった。
実施例1に記載のデバイス層13を形成したデバイスウェハを準備し、実施例1と同様の手順で、ウェハ裏面のSi層11を完全に除去した仮接合ウェハを作製した。Si3N4基板への転写用接着剤18の塗布では、接着剤濃度が0.05wt%の塗布液を調製し、塗布後の転写用接着剤18の層厚を0.1μmとした。続いて実施例1と同様の手順で接合を実施した。
ウェハは接合されていた。支持基板15を剥離したところ、外周から10mmの領域を除きデバイス層13は転写されていた。大部分の転写はできていたことから、少なくとも0.1μm以上の厚さで転写用接着剤18の層を設けることが面全体の転写に必要であることがわかった。
実施例1に記載のデバイス層13を形成したデバイスウェハを準備し、実施例1と同様の手順で、ウェハ裏面のSi層11を完全に除去した仮接合ウェハを作製した。Si3N4基板への転写用接着剤18の塗布では接着剤の厚さが6μmとなるよう塗布液の濃度を15wt%とし、その他は同様の手順にて実施した。接合時の温度は、実施例4に比べさらに低くし120℃として実施した。この段階では基板は重ね合わさっているが、フルキュアを3kgf/cm2の荷重をかけた状態で220℃に加温し実施した。
ウェハは接合されていた。支持基板15を剥離したところ、デバイス層13をSi3N4基板に転写することができた。洗浄後のデバイス層13を光学顕微鏡で観察したが、剥がれやバンプの変形は見られなかった。
実施例1に記載のデバイス層13を形成したデバイスウェハを準備し、実施例1と同様の手順で、ウェハ裏面のSi層11を完全に除去した仮接合ウェハを作製した。
貼り合せるSi3N4基板は表面を平滑化するためLPCVD法によりSiN層を0.6μm形成し、CMPを行い、Rms0.2nmの平滑性を有する基板を作製した。
仮接合ウェハの表面とSi3N4基板とを転写用接着剤18を用いず接合することを試みたが、20kgf/cm2の荷重をかけても接合することができなかった。
実施例1に記載のデバイス層13を形成したデバイスウェハを準備し、実施例1と同様の手順で、ウェハ裏面のSi層11を完全に除去した仮接合ウェハを作製した。
実施例1と同様の手順で転写用接着剤18をSi3N4基板でなく、薄化したデバイスウェハ側に塗布した。転写用接着剤18をスピンコートし150℃でベークしたところ、薄化したデバイスウェハに雛が入り、支持基板15から剥がれていた。接合されておらずデバイスウェハの厚さが薄い状態では、仮接合用接着剤16の熱による変形を抑制することができず雛が入ったものと思われる。従って、転写用接着剤18をデバイスウェハ側に設けることはできず、転写基板17側に設ける必要があることがわかった。
仮接合用接着剤16として3M製WSSを用い、支持基板15との仮接合を行った。WSSはアクリル系のUV硬化接着剤であり、YAGレーザーを照射し剥離する層を設けた構成である。そのため支持基板15はUV〜近赤外で透明である必要があり、ここではテンパックス基板を支持基板に用いた。
実施例1と同様の手順で、裏面を研削し、エッジトリミングを行い、酸によるエッチングを行った。トリミング後のデバイスウェハ外周部分が剥がれ、基板の中心に向かって雛が発生した。これはWSSに用いられる紫外線吸収層が酸により浸食され、支持基板15から剥がれたためである。酸による浸食が確認されたため、アルカリである50%KOHを用い、70℃でスピンエッチングを試みたが、エッチング途中でデバイスウェハの外周部に剥がれが生じた。WSSではデバイスウェハと支持基板15との接合を保持した状態でウェハ裏面のSi層11を完全に除去することができなかった。
実施例1に記載のデバイス層13を形成したデバイスウェハを準備し、実施例1と同様の手順でウェハ裏面の研削まで実施し、グラインダーによるエッジトリミングを試みた。
しかしながらエッジトリミングの途中から研削が進まなくなり、デバイスウェハの外周端が焼きつき、支持基板15からの剥がれが発生した。使用した仮接合用接着剤16は酸やアルカリに対する耐性は良好だが、研削の砥石に目詰まりを起こし、加工が進まなくなることがわかった。したがって、本仮接合用接着剤16を用いてエッジトリミングを行うには、テープ研磨にて実施することが適していることがわかった。
実施例1に記載のデバイス層13を形成したデバイスウェハを準備し、実施例1と同様の手順で、ウェハ裏面のSi層11を完全に除去した仮接合ウェハを作製した。Si3N4基板への転写用接着剤18の塗布も同様の手順にて実施し、接合の雰囲気を真空ではなく大気下にて実施した。
得られたウェハは接合されていたが、支持基板15を剥離したところ、デバイス層13の一部がSi3N4基板から浮いている様子が観察された。最表面を洗浄したところ、最表面の仮接合用接着剤16の残澄が無くなったため、デバイス層13の浮いた領域が剥がれた。
大気下の接合では、接合界面に気泡が残り、その部分が接合されない、または接合力が不十分であると考えられる。したがって、面内に均一に転写するには、真空雰囲気にて接合することが好ましいことがわかった。
実施例1に記載のデバイス層13を形成したデバイスウェハを準備し、実施例1と同様の手順で、ウェハ裏面のSi層11を完全に除去した仮接合ウェハを作製した。Si3N4基板への転写用接着剤18の塗布も同様の手順にて実施し、接合時の荷重を20kgf/cm2と上げて実施した。
ウェハは接合しており、支持基板15を剥離し、デバイス層をSi3N4基板に転写することができた。しかしながら洗浄後のデバイス層を光学顕微鏡で観察したところ、デバイス層の剥がれはなかったが、半田バンプが変形しており、隣接するバンプと繋がっている部分も認められた。したがって、半田バンプの変形を防ぐには、接合時の荷重に上限があることがわかった。
12・・・埋め込み酸化膜
13・・・デバイス層
14・・・SOIウェハ
15・・・支持基板
16・・・仮接合用接着剤
17・・・転写基板
18・・・転写用接着剤
Claims (11)
- Si(シリコン)層、絶縁体層、及びデバイス層が積層されたSOIウェハ(Silicon on Insulator)における前記デバイス層を転写基板に転写する方法であって、
前記SOIウェハのデバイス層が形成された面を、仮接合用接着剤を用いて支持基板に仮接合する工程と、
前記絶縁体層が露出するまで前記SOIウェハの前記Si層を除去して薄化デバイスウェハを得る工程と、
前記転写基板にのみ転写用接着剤を塗布した後に、前記薄化デバイスウェハにおける絶縁体層を、転写用接着剤を介して前記転写基板に接合する工程と、
接合と同時または接合後に、荷重下で前記転写用接着剤を熱硬化させる工程と、
前記支持基板を剥離する工程と、
剥離後に前記デバイス層の表面に残存する前記仮接合用接着剤を除去する工程と、
を備えることを特徴とする前記デバイス層を前記転写基板に転写する方法。 - 前記Si層を除去する工程は、
前記Si層を研削薄化する工程と、
前記支持基板に仮接合したSOIウェハ及び仮接合用接着剤をエッジトリミングする工程と、
残存する前記Si層を酸によるエッチングで除去する工程とを含む
ことを特徴とする請求項1に記載の方法。 - 前記仮接合用接着剤は強酸に対し耐性があるシリコーンを主成分とし、
エッジトリミングがテープ研磨にてなされることを特徴とする請求項2に記載の方法。 - 前記転写基板側に塗布する転写用接着剤としてYoung率が10MPa〜2GPaである低応力の接着剤を用い、その厚さが0.1〜10μm以下であることを特徴とする請求項1から3のいずれか1項に記載の方法。
- 前記転写用接着剤が熱硬化性エポキシ変性シリコーンであることを特徴とする請求項1から4のいずれか1項に記載の方法。
- 前記転写基板がサファイア、アルミナ、AIN焼結体、Si3N4焼結体、SiC焼結体、poly-SiC、多結晶ダイヤモンドから選ばれることを特徴とする請求項1から5のいずれか1項記載の方法。
- 前記SOIウエハに含まれる前記絶縁体層は、埋め込み酸化膜であることを特徴とする請求項1から6のいずれか1項に記載の方法。
- 前記剥離する工程において、機械的手段で前記支持基板を剥離することを特徴とする請求項1から7のいずれか1項に記載の方法。
- SOI(Silicon on Insulator)ウェハ上に形成したデバイス層と埋め込み酸化膜を低応力の接着剤を介して熱伝導率が40W/m・K以上の絶縁体基板に接合した基板であって、埋め込み酸化膜の厚さが50〜500nm、接着剤の厚さが0.1〜10μmであることを特徴とする高熱伝導性基板。
- 前記接着剤が熱硬化性エポキシ変性シリコーンであることを特徴とする請求項9記載の高熱伝導性基板。
- 前記絶縁体基板がサファイア、アルミナ、AIN焼結体、Si3N4焼結体、SiC焼結体、poly-SiC、多結晶ダイヤモンドから選ばれることを特徴とする請求項9または10に記載の高熱伝導性基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016214492 | 2016-11-01 | ||
JP2016214492 | 2016-11-01 | ||
PCT/JP2017/037143 WO2018083961A1 (ja) | 2016-11-01 | 2017-10-13 | デバイス層を転写基板に転写する方法および高熱伝導性基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018083961A1 true JPWO2018083961A1 (ja) | 2019-09-19 |
JP6715345B2 JP6715345B2 (ja) | 2020-07-01 |
Family
ID=62076906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018548604A Active JP6715345B2 (ja) | 2016-11-01 | 2017-10-13 | デバイス層を転写基板に転写する方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US11069560B2 (ja) |
EP (1) | EP3537472B1 (ja) |
JP (1) | JP6715345B2 (ja) |
TW (1) | TWI749087B (ja) |
WO (1) | WO2018083961A1 (ja) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10773952B2 (en) | 2016-05-20 | 2020-09-15 | Qorvo Us, Inc. | Wafer-level package with enhanced performance |
US10784149B2 (en) | 2016-05-20 | 2020-09-22 | Qorvo Us, Inc. | Air-cavity module with enhanced device isolation |
CN109844938B (zh) | 2016-08-12 | 2023-07-18 | Qorvo美国公司 | 具有增强性能的晶片级封装 |
US10109502B2 (en) | 2016-09-12 | 2018-10-23 | Qorvo Us, Inc. | Semiconductor package with reduced parasitic coupling effects and process for making the same |
US10749518B2 (en) | 2016-11-18 | 2020-08-18 | Qorvo Us, Inc. | Stacked field-effect transistor switch |
US10068831B2 (en) | 2016-12-09 | 2018-09-04 | Qorvo Us, Inc. | Thermally enhanced semiconductor package and process for making the same |
US10490471B2 (en) | 2017-07-06 | 2019-11-26 | Qorvo Us, Inc. | Wafer-level packaging for enhanced performance |
KR102558905B1 (ko) * | 2017-07-14 | 2023-07-21 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 고열전도성의 디바이스 기판 및 그 제조 방법 |
US10784233B2 (en) | 2017-09-05 | 2020-09-22 | Qorvo Us, Inc. | Microelectronics package with self-aligned stacked-die assembly |
US11152363B2 (en) | 2018-03-28 | 2021-10-19 | Qorvo Us, Inc. | Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process |
WO2019195428A1 (en) | 2018-04-04 | 2019-10-10 | Qorvo Us, Inc. | Gallium-nitride-based module with enhanced electrical performance and process for making the same |
US12046505B2 (en) | 2018-04-20 | 2024-07-23 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation |
US10804246B2 (en) | 2018-06-11 | 2020-10-13 | Qorvo Us, Inc. | Microelectronics package with vertically stacked dies |
WO2020009759A1 (en) | 2018-07-02 | 2020-01-09 | Qorvo Us, Inc. | Rf semiconductor device and manufacturing method thereof |
JP2020009859A (ja) * | 2018-07-05 | 2020-01-16 | 信越化学工業株式会社 | デバイス層転写基板の製造方法及びデバイス層転写基板 |
US11101617B2 (en) * | 2018-07-16 | 2021-08-24 | Ayar Labs, Inc. | Wafer-level handle replacement |
US10964554B2 (en) | 2018-10-10 | 2021-03-30 | Qorvo Us, Inc. | Wafer-level fan-out package with enhanced performance |
US11069590B2 (en) | 2018-10-10 | 2021-07-20 | Qorvo Us, Inc. | Wafer-level fan-out package with enhanced performance |
JP7201386B2 (ja) | 2018-10-23 | 2023-01-10 | 株式会社ダイセル | 半導体装置製造方法 |
JP7143182B2 (ja) * | 2018-10-23 | 2022-09-28 | 株式会社ダイセル | 半導体装置製造方法および半導体装置 |
JP7350006B2 (ja) | 2018-10-23 | 2023-09-25 | 株式会社ダイセル | 半導体装置製造方法 |
JP7224138B2 (ja) * | 2018-10-23 | 2023-02-17 | 株式会社ダイセル | 半導体装置製造方法 |
US20220002595A1 (en) * | 2018-11-21 | 2022-01-06 | Shin-Etsu Chemical Co., Ltd. | Ultraviolet ray curable silicone adhesive composition and cured product thereof |
US11646242B2 (en) | 2018-11-29 | 2023-05-09 | Qorvo Us, Inc. | Thermally enhanced semiconductor package with at least one heat extractor and process for making the same |
US11387157B2 (en) | 2019-01-23 | 2022-07-12 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
US12125825B2 (en) | 2019-01-23 | 2024-10-22 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
US12057374B2 (en) | 2019-01-23 | 2024-08-06 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
US12046483B2 (en) | 2019-01-23 | 2024-07-23 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
US12046570B2 (en) | 2019-01-23 | 2024-07-23 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
US11923313B2 (en) | 2019-01-23 | 2024-03-05 | Qorvo Us, Inc. | RF device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same |
WO2020174529A1 (ja) * | 2019-02-25 | 2020-09-03 | 三菱電機株式会社 | 半導体素子の製造方法 |
US12074086B2 (en) | 2019-11-01 | 2024-08-27 | Qorvo Us, Inc. | RF devices with nanotube particles for enhanced performance and methods of forming the same |
US11646289B2 (en) | 2019-12-02 | 2023-05-09 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
US11923238B2 (en) | 2019-12-12 | 2024-03-05 | Qorvo Us, Inc. | Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive |
US12129168B2 (en) | 2019-12-23 | 2024-10-29 | Qorvo Us, Inc. | Microelectronics package with vertically stacked MEMS device and controller device |
US12062571B2 (en) | 2021-03-05 | 2024-08-13 | Qorvo Us, Inc. | Selective etching process for SiGe and doped epitaxial silicon |
US11631650B2 (en) * | 2021-06-15 | 2023-04-18 | International Business Machines Corporation | Solder transfer integrated circuit packaging |
CN114883186B (zh) * | 2022-07-11 | 2022-10-18 | 成都功成半导体有限公司 | 基于临时键合的晶圆背面加工方法及晶圆 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0311666A (ja) * | 1989-06-08 | 1991-01-18 | Hitachi Ltd | 半導体集積回路装置 |
JP2007088235A (ja) * | 2005-09-22 | 2007-04-05 | Seiko Epson Corp | 薄膜素子の転写方法、製造方法、薄膜装置の製造方法及び電子機器 |
JP2012124473A (ja) * | 2010-11-15 | 2012-06-28 | Ngk Insulators Ltd | 複合基板及び複合基板の製造方法 |
JP2013543276A (ja) * | 2010-11-19 | 2013-11-28 | ソイテック | 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス |
JP2013251430A (ja) * | 2012-06-01 | 2013-12-12 | Dow Corning Toray Co Ltd | シリコーン系接着材層を有する半導体ウェハの製造方法 |
JP2014093504A (ja) * | 2012-11-07 | 2014-05-19 | Sony Corp | 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール |
JP2015032797A (ja) * | 2013-08-06 | 2015-02-16 | 日本電信電話株式会社 | 窒化物半導体装置とその製造方法 |
JP2016103635A (ja) * | 2014-11-18 | 2016-06-02 | 住友電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2016111182A (ja) * | 2014-12-05 | 2016-06-20 | Tdk株式会社 | 薄膜キャパシタ |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5126364A (ja) * | 1974-08-29 | 1976-03-04 | Japan Exlan Co Ltd | |
JPS5928481B2 (ja) | 1975-10-07 | 1984-07-13 | 東レエンジニアリング株式会社 | 立体自動倉庫における入出庫方法 |
US7148119B1 (en) * | 1994-03-10 | 2006-12-12 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
US5804090A (en) * | 1995-03-20 | 1998-09-08 | Nissan Motor Co., Ltd. | Process for etching semiconductors using a hydrazine and metal hydroxide-containing etching solution |
US5937312A (en) * | 1995-03-23 | 1999-08-10 | Sibond L.L.C. | Single-etch stop process for the manufacture of silicon-on-insulator wafers |
KR100733112B1 (ko) * | 1999-10-14 | 2007-06-27 | 신에쯔 한도타이 가부시키가이샤 | 접합웨이퍼의 제조방법 |
US6498073B2 (en) * | 2001-01-02 | 2002-12-24 | Honeywell International Inc. | Back illuminated imager with enhanced UV to near IR sensitivity |
TW558743B (en) * | 2001-08-22 | 2003-10-21 | Semiconductor Energy Lab | Peeling method and method of manufacturing semiconductor device |
US20040061232A1 (en) * | 2002-09-27 | 2004-04-01 | Medtronic Minimed, Inc. | Multilayer substrate |
KR100719993B1 (ko) * | 2003-09-26 | 2007-05-21 | 히다치 가세고교 가부시끼가이샤 | 혼합 도전 분말 및 그의 이용 |
JP4389626B2 (ja) | 2004-03-29 | 2009-12-24 | ソニー株式会社 | 固体撮像素子の製造方法 |
TWI255491B (en) * | 2004-03-31 | 2006-05-21 | Sanyo Electric Co | Substrate for mounting elements, manufacturing method therefor and semiconductor device using the same |
US7312487B2 (en) * | 2004-08-16 | 2007-12-25 | International Business Machines Corporation | Three dimensional integrated circuit |
US20090298388A1 (en) * | 2006-05-03 | 2009-12-03 | Yuzhou Li | Method and apparatus for chemical mechanical polishing of large size wafer with capability of polishing individual die |
US7838324B2 (en) * | 2008-12-19 | 2010-11-23 | Honeywell International Inc. | Neutron detection structure and method of fabricating |
US9029201B2 (en) * | 2009-07-15 | 2015-05-12 | Silanna Semiconductor U.S.A., Inc. | Semiconductor-on-insulator with back side heat dissipation |
FR2954585B1 (fr) * | 2009-12-23 | 2012-03-02 | Soitec Silicon Insulator Technologies | Procede de realisation d'une heterostructure avec minimisation de contrainte |
US8927318B2 (en) * | 2011-06-14 | 2015-01-06 | International Business Machines Corporation | Spalling methods to form multi-junction photovoltaic structure |
JP5928481B2 (ja) | 2011-12-22 | 2016-06-01 | 信越化学工業株式会社 | 複合基板 |
US8921209B2 (en) * | 2012-09-12 | 2014-12-30 | International Business Machines Corporation | Defect free strained silicon on insulator (SSOI) substrates |
JP6208646B2 (ja) | 2014-09-30 | 2017-10-04 | 信越化学工業株式会社 | 貼り合わせ基板とその製造方法、および貼り合わせ用支持基板 |
US20160141220A1 (en) | 2014-11-18 | 2016-05-19 | Sumitomo Electric Industries, Ltd. | Hetero-bipolar transistor and method for producing the same |
FR3057705B1 (fr) * | 2016-10-13 | 2019-04-12 | Soitec | Procede de dissolution d'un oxyde enterre dans une plaquette de silicium sur isolant |
US10831043B2 (en) * | 2016-11-23 | 2020-11-10 | Rockley Photonics Limited | Electro-optically active device |
-
2017
- 2017-10-13 JP JP2018548604A patent/JP6715345B2/ja active Active
- 2017-10-13 WO PCT/JP2017/037143 patent/WO2018083961A1/ja unknown
- 2017-10-13 US US16/346,176 patent/US11069560B2/en active Active
- 2017-10-13 EP EP17866501.4A patent/EP3537472B1/en active Active
- 2017-10-24 TW TW106136430A patent/TWI749087B/zh active
-
2021
- 2021-06-16 US US17/349,159 patent/US11876014B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0311666A (ja) * | 1989-06-08 | 1991-01-18 | Hitachi Ltd | 半導体集積回路装置 |
JP2007088235A (ja) * | 2005-09-22 | 2007-04-05 | Seiko Epson Corp | 薄膜素子の転写方法、製造方法、薄膜装置の製造方法及び電子機器 |
JP2012124473A (ja) * | 2010-11-15 | 2012-06-28 | Ngk Insulators Ltd | 複合基板及び複合基板の製造方法 |
JP2013543276A (ja) * | 2010-11-19 | 2013-11-28 | ソイテック | 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス |
JP2013251430A (ja) * | 2012-06-01 | 2013-12-12 | Dow Corning Toray Co Ltd | シリコーン系接着材層を有する半導体ウェハの製造方法 |
JP2014093504A (ja) * | 2012-11-07 | 2014-05-19 | Sony Corp | 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール |
JP2015032797A (ja) * | 2013-08-06 | 2015-02-16 | 日本電信電話株式会社 | 窒化物半導体装置とその製造方法 |
JP2016103635A (ja) * | 2014-11-18 | 2016-06-02 | 住友電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2016111182A (ja) * | 2014-12-05 | 2016-06-20 | Tdk株式会社 | 薄膜キャパシタ |
Also Published As
Publication number | Publication date |
---|---|
US11876014B2 (en) | 2024-01-16 |
EP3537472A1 (en) | 2019-09-11 |
US20200058541A1 (en) | 2020-02-20 |
TW201826332A (zh) | 2018-07-16 |
JP6715345B2 (ja) | 2020-07-01 |
TWI749087B (zh) | 2021-12-11 |
US20210335658A1 (en) | 2021-10-28 |
EP3537472B1 (en) | 2022-11-23 |
WO2018083961A1 (ja) | 2018-05-11 |
EP3537472A4 (en) | 2020-06-17 |
US11069560B2 (en) | 2021-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6715345B2 (ja) | デバイス層を転写基板に転写する方法 | |
TWI798236B (zh) | 高熱傳導性之元件基板及其製造方法 | |
KR102050541B1 (ko) | 초박막 웨이퍼의 임시 본딩을 위한 방법 및 장치 | |
JP5292642B2 (ja) | 層の貼り合わせおよび転写プロセス | |
JP3502036B2 (ja) | 半導体素子の製造方法および半導体素子 | |
JP2002237515A (ja) | 薄葉化半導体基板の剥離装置および剥離法 | |
CN113454758B (zh) | 半导体元件的制造方法 | |
JP4525048B2 (ja) | 半導体装置の製造方法 | |
JP6550741B2 (ja) | 半導体装置の製造方法 | |
JP2010278340A (ja) | 貼り合わせウェーハの製造方法 | |
KR102718211B1 (ko) | 반도체 소자의 제조 방법 | |
WO2021251018A1 (ja) | 仮接着方法、デバイスウエハ加工方法、仮接着用積層体及びデバイスウエハ加工用積層体 | |
WO2020008882A1 (ja) | デバイス層転写基板の製造方法及びデバイス層転写基板 | |
CN114823466A (zh) | 一种半导体器件的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200414 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200608 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6715345 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |