FR2850390A1 - Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite - Google Patents
Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite Download PDFInfo
- Publication number
- FR2850390A1 FR2850390A1 FR0300764A FR0300764A FR2850390A1 FR 2850390 A1 FR2850390 A1 FR 2850390A1 FR 0300764 A FR0300764 A FR 0300764A FR 0300764 A FR0300764 A FR 0300764A FR 2850390 A1 FR2850390 A1 FR 2850390A1
- Authority
- FR
- France
- Prior art keywords
- layer
- zone
- substrate
- adhesive
- source substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00349—Creating layers of material on a substrate
- B81C1/0038—Processes for creating layers of materials not provided for in groups B81C1/00357 - B81C1/00373
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Abstract
L'invention concerne un procédé d'élimination d'une zone périphérique de colle (62) lors de l'assemblage à l'aide d'une couche de colle (6) et du transfert d'une couche (41) de matériau issue d'un substrat source (4), sur un substrat support (5).Ce procédé est remarquable en ce qu'il consiste à coller les deux substrats (4) et (5) à l'aide d'une couche intermédiaire de colle (6) réticulable, à faire réticuler exclusivement la zone (61) de la couche de colle (6) s'étendant en regard de la face avant (43) de ladite couche (41) de matériau à transférer, à éliminer la zone (62) de colle non réticulée et à détacher ladite couche à transférer (41) du reste (42) du substrat source.Applications à la fabrication d'un substrat composite dans le domaine de l'électronique, optoélectronique ou l'optique.
Description
La présente invention concerne un procédé
d'élimination d'une zone périphérique de colle lors de l'assemblage à l'aide d'une couche de colle et du transfert d'une couche de matériau issue d'un substrat 5 source, sur un substrat support, pour la fabrication d'un substrat composite destiné à des applications dans les domaines de l'optique, l'opto-électronique ou l'électronique.
De nouvelles techniques ont récemment été 10 développées pour permettre le transfert d'une couche d'un matériau, notamment semi-conducteur, "processée" ou non, issue d'un premier substrat, dit substrat "source", sur un second substrat, dit substrat "support".
Le terme "couche processée" désigne une couche 15 de matériau ayant subi certaines étapes ou toutes les étapes d'un procédé technologique permettant de former des composants électroniques.
Ces techniques de transfert utilisent par exemple comme substrat source: un substrat fragilisé 20 par implantation d'espèces atomiques, un substrat présentant une zone poreuse enterrée, un substrat à deux couches collées l'une contre l'autre à l'aide d'une interface de collage dont l'énergie de collage est contrôlée de façon que ce collage ne soit pas définitif 25 ou n'importe quel substrat présentent une zone plus fragile que le substrat lui-même.
Ces techniques connues vont maintenant être décrites rapidement en faisant référence aux figures 1 à 3 jointes.
Le substrat source 1 est fragilisé par l'une des techniques mentionnées ci-dessus de façon à présenter une zone de détachement 13 préférentiel délimitant une couche 11 à transférer du reste 12 de ce substrat. Il est mis en contact avec un substrat support 2 (voir figure 1), puis l'on procède au détachement de la couche à transférer 11 du reste 12 du substrat source 1, le long de ladite zone de détachement 13, par exemple par l'application de contraintes d'origine mécanique.
Ces contraintes d'origine mécanique sont généralement des contraintes de traction et/ou de flexion et/ou de cisaillement.
Elles peuvent être appliquées, par exemple, 10 par un bâti de traction, par une lame telle qu'une guillotine ou par plusieurs lames introduite(s) sur le côté de l'empilement de couches, au niveau de la zone de détachement 13 ou par un jet de fluide (liquide ou gaz) appliqué latéralement au niveau de cette même zone de 15 détachement.
L'application de ces contraintes mécaniques permet de favoriser la propagation d'une fissure au niveau de la zone de détachement 13.
Lorsque les deux substrats 1 et 2 sont 20 appliqués l'un contre l'autre par adhésion moléculaire, c'est à dire sans l'utilisation de colle ou d'un film adhésif, le transfert de la couche à reporter 11 est possible si la tenue mécanique de cette couche 11 sur le substrat source 1 est inférieure à la tenue mécanique de 25 cette couche 11 sur le substrat support 2.
Par contre, cette condition n'est plus respectée si l'on utilise de la colle, car le volume de colle exactement déposé est difficile à contrôler.
Ainsi, comme on peut le voir sur la figure 2, il se 30 forme alors bien souvent des débordements 30 (bavures) de colle 3 sur les chants 10, 20 (ou bords latéraux) respectifs des substrats 1, 2, de sorte que la périphérie de la zone de détachement 13 débouchant au niveau du chant 10 du substrat source 1 se retrouve 35 masquée en totalité ou en partie.
De plus, cette colle étant généralement réticulable, la réticulation va conduire à durcir également ces bavures 30 de colle.
Il est alors très difficile de conduire 5 correctement le détachement de la couche il à transférer, par l'application de contraintes mécaniques.
L'effort mécanique à appliquer devient très important, ce qui peut conduire au clivage d'au moins l'un des substrats et notamment du substrat support 2, 10 selon des lignes de fracture qui ne s'étendent plus dans le plan de la zone de détachement 13, mais de façon aléatoire et donc imprévisible dans l'épaisseur d'au moins l'un des substrats et notamment de ce substrat support 2 (voir figure 3). A l'intérieur du substrat 2, 15 les lignes de fracture sont référencées 21.
La présente invention a pour but de remédier à ces inconvénients et notamment d'améliorer les procédés mécaniques de report de couches afin d'éviter qu'un excédent de la colle déposée au niveau de l'interface de 20 collage entre un substrat source et un substrat support ne masque le bord d'attaque de la zone de détachement.
Ce but est atteint à l'aide d'un procédé d'élimination d'une zone périphérique de colle lors de l'assemblage à l'aide d'une couche de colle et du 25 transfert d'une couche de matériau issue d'un substrat source, sur un substrat support, pour la fabrication d'un substrat composite destiné à des applications dans les domaines de l'électronique, l'optique ou l'optoélectronique, ledit substrat source présentant une 30 zone de détachement intercalée entre la couche de matériau à transférer et le reste du substrat source.
Conformément à l'invention, ce procédé comprend les étapes successives consistant à : - a) déposer une couche de colle sur la 35 surface libre dite "face avant" de la couche de matériau à transférer ou sur l'une des faces dite "face avant" du substrat support ou sur les deux, - b) appliquer ledit substrat source et ledit substrat support l'un contre l'autre, la face avant du 5 substrat support étant en regard de la face avant de la couche de matériau à transférer, - c) faire réagir exclusivement la zone de la couche de colle, dite "zone de liaison", s'étendant en regard de ladite face avant de la couche de matériau à 10 transférer, pour lui permettre d'augmenter ses propriétés de tenue mécanique, - d) détacher ladite couche à transférer, du reste du substrat source, le long de ladite zone de détachement, et à éliminer la zone de la couche de colle située à la périphérie de ladite zone de liaison, cette étape d'élimination pouvant être effectuée en une seule ou en plusieurs fois entre les étapes b) et c), entre les étapes c) et d) ou après l'étape d) et 20 éventuellement lorsqu'elle est effectuée en plusieurs fois pour partie entre les étapes a) et b).
Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou en combinaison: - la colle est photoréticulable sous l'action d'une exposition à un rayonnement lumineux, au moins l'un des substrats parmi le substrat support et le substrat source est transparent au rayonnement lumineux et l'étape c) consiste à faire réticuler exclusivement 30 la zone de liaison de la couche de colle depuis la face arrière du substrat source ou depuis la face arrière du substrat support, par insolation aux rayons lumineux, à travers un masque destiné à isoler de l'insolation la zone de la couche de colle s'étendant à la périphérie de 35 ladite zone de liaison; - la colle est thermoréticulable et l'étape c) consiste à effectuer la réticulation exclusive de la colle de ladite zone de liaison, par chauffage à l'aide de moyens de chauffage localisé puis retour à une 5 température inférieure, par exemple à l'aide d'un faisceau laser; - l'étape d) de détachement est effectuée par application d'une contrainte d'origine mécanique; - la couche de matériau à reporter contient au 10 moins une partie d'un composant électronique ou optoélectronique; - la zone de détachement est une zone de fragilisation formée par implantation d'espèces atomiques ou formée d'une couche poreuse; - la zone de détachement est formée d'une interface de collage démontable; - la zone de détachement est une couche d'arrêt formant barrière à une attaque mécanique et/ou chimique; - la couche de matériau à transférer et le reste du substrat source sont en silicium et l'interface de collage démontable est dans ou en surface d'une couche d'oxyde de silicium.
D'autres caractéristiques et avantages de 25 l'invention apparaîtront à la lecture de la description suivante d'un mode de réalisation préféré de l'invention. Cette description est rédigée en faisant référence aux dessins joints dans lesquels: - les figures 1 à 3 sont des schémas 30 illustrant les différentes étapes d'un procédé de transfert de couche selon l'état de la technique - les figures 4 à 9 sont des schémas illustrant les différentes étapes d'un premier mode de réalisation du procédé de transfert de couche conforme à 35 l'invention; - les figures 10 à 15 sont des schémas illustrant une variante de réalisation du procédé précité ; - les figures 16 à 19 sont des schémas 5 illustrant différentes étapes d'un second mode de réalisation du procédé de transfert de couche.
Les figures précitées sont des schémas sur lesquels les différentes couches et leurs épaisseurs ne sont pas représentées à l'échelle et ont pour certaines 10 été volontairement agrandies à des fins de clarification.
Dans la suite de la description, les
différents substrats décrits sont considérés comme ayant la forme d'un disque ou d'un cylindre, car c'est la 15 forme qu'ils présentent le plus couramment, toutefois cette caractéristique n'est pas limitative et ces substrats pourraient présenter d'autres formes.
L'invention s'inscrit dans le cadre d'un procédé de transfert d'une couche de matériau 41 issue 20 d'un substrat source 4, sur un substrat support 5, au cours de la fabrication d'un substrat composite pour des applications dans les domaines de l'électronique, de l'optique ou de l'optoélectronique, (voir figure 4). Le terme "composite" signifie que ce substrat présente 25 plusieurs couches.
Dans la suite de la description et des
revendications, les termes "substrat source" 4 et "substrat support" 5 doivent être interprétés comme englobant aussi bien un substrat unique en un matériau 30 donné qu'un empilement de couches de matériaux dont les natures sont éventuellement différentes.
Le substrat source 4 présente un chant latéral cylindrique 45, une face 43, dite "face avant" et une face opposée 44, dite "face arrière".
De plus, ce substrat source 4 présente intérieurement une zone 40, dite "zone de détachement", délimitant une couche de matériau 41 à transférer du reste 42 de ce substrat.
La couche 41 de matériau à transférer est située du côté de la face avant 43. Elle peut contenir 5 toute ou partie d'un composant électronique ou optoélectronique, par exemple un composant connu sous l'acronyme "MEMS", de l'expression anglo-saxonne "Micro Electronical Mechanical Systems" qui signifie systèmes mécaniques micro-électroniques ou un composant connu 10 sous l'acronyme "MOEMS" de l'expression anglo-saxonne "Micro Opto Electronical Mechanical Systèmes" qui signifie systèmes mécaniques micro-opto-électroniques.
Le terme "zone de détachement" désigne d'une manière générale une zone du substrat source 4, le long 15 de laquelle les deux couches situées de part et d'autre se détacheront plus facilement l'une de l'autre ultérieurement, notamment par application d'une contrainte.
La zone de détachement 40 peut être soit une 20 zone de fragilisation 401 obtenue par implantation d'espèces atomiques ou constituée d'une zone poreuse, soit une interface de collage démontable 402, soit une couche d'arrêt pour une attaque mécanique ou chimique comme cela sera décrit ultérieurement, soit encore la 25 couche d'oxyde d'un substrat du type SOI.
Lorsque la zone de fragilisation 401 est obtenue par implantation d'espèces atomiques à l'intérieur du substrat source 4, la couche 41 et le reste du substrat 42 sont réalisés dans le même matériau 30 ou dans des matériaux différents. La couche 41 peut par exemple être constituée d'une ou de plusieurs couches obtenues par épitaxie ou d'une couche à gradient d'adaptation, obtenue également par épitaxie et connue sous le terme de "buffer layer" en anglais.
L'implantation d'espèces atomiques s'effectue de préférence depuis la face avant 43 de la couche 41 à transférer qui est également la face avant du substrat source 4.
Par implantation d'espèces atomiques, on entend tout bombardement d'espèces atomiques, moléculaires ou ioniques, susceptible d'introduire ces espèces dans un matériau, à une certaine profondeur par rapport à la surface bombardée 43, avec un maximum de concentration de ces espèces aux environs d'une certaine profondeur, cette dernière étant déterminée par 10 l'énergie d'implantation de ces espèces.
L'implantation des espèces atomiques dans ledit substrat source 4 peut être réalisée par exemple grâce à un implanteur par faisceau d'ions ou un implanteur par immersion dans un plasma.
De préférence, cette implantation est réalisée par bombardement ionique et de façon avantageuse, l'espèce ionique implantée est de l'hydrogène. D'autres espèces ioniques peuvent avantageusement être utilisées seules ou en combinaison avec l'hydrogène, telles des 20 gaz rares (l'hélium par exemple).
On pourra par exemple se référer à la littérature concernant le procédé connu sous la marque déposée "Smart Cut".
La zone de fragilisation 401 peut également 25 être constituée par une couche poreuse, obtenue par exemple lors d'une des étapes du procédé connu sous la marque déposée "ELTRAN" de la société Canon, décrit notamment dans le document EP-0 849 788.
Dans ce cas, le substrat source 4 est 30 constitué d'un empilement de couches comprenant au moins une couche de matériau 41 obtenue par reprise d'épitaxie sur une couche poreuse 401, cette dernière reposant sur le reste 42 du substrat source.
Enfin, lorsque la zone de détachement 40 est 35 constituée d'une interface de collage dite "démontable" 402, celle-ci est intercalée entre la couche 41 à reporter et le reste 42 constitué d'une ou de plusieurs couches.
Le terme "démontable" signifie que le collage n'est pas définitif, de sorte que la couche 41 peut être 5 démontée ultérieurement du reste 42. A ce sujet, on pourra se référer par exemple au document FR-2 823 599 qui décrit un procédé de démontage.
De façon similaire à ce qui vient d'être décrit pour le substrat source 4, le substrat support 5 10 présente un chant latéral cylindrique 55, une face avant 53 et une face arrière 54.
Ce substrat support 5 a un rôle de tenue mécanique de l'ensemble.
Le substrat source 4 et le substrat support 5 15 sont destinés à être appliqués l'un sur l'autre dans les étapes ultérieures du procédé, leurs faces avant respectives 43 et 53 étant placées en regard l'une de l'autre.
Comme représenté sur la figure 5, on dépose 20 une couche de colle 6 sur la face avant 43 du substrat source 4, c'est-à-dire sur la face avant de la couche 41 de matériau à transférer. Ce dépôt de colle 6 pourrait également être effectué sur la face avant 53 du substrat support 5, ou sur les deux faces avant 43 et 53.
Comme représenté sur la figure 6, on applique ensuite les deux substrats 4 et 5 l'un sur l'autre, de façon que ladite couche de colle 6 soit intercalée entre leurs faces avant respectives 43 et 53 et l'on presse ces deux substrats 4 et 5 (flèche F) l'un contre 30 l'autre. L'excédent 60 de colle 6 déborde en direction des chants 45 et 55 desdits substrats 4 et 5.
Comme représenté sur la figure 7, on effectue ensuite un traitement consistant à faire réagir exclusivement la zone 61 de la couche de colle 6, dite 35 "zone de liaison" qui s'étend en regard de la face avant 43 de la couche de matériau à transférer, de sorte que dans cette zone les propriétés de tenue mécanique de la colle augmentent, c'est-à-dire que la tenue mécanique soit plus forte.
De préférence, la colle 6 est une colle 5 réticulable et le traitement précité consistera à la faire réticuler.
Dans le mode de réalisation représenté sur les figures 4 à 9, la colle 6 est une colle photoréticulable, c'est-à-dire une colle susceptible de 10 réticuler et de durcir sous l'action d'un rayonnement lumineux, par exemple un rayonnement ultra-violet (U.V.).
A titre d'exemple, on peut citer une colle U.V. telle que la colle connue sous la dénomination 15 VITRALIT 6127N et commercialisée par la société ELECO PRODUITS ou d'une résine dite "négative".
La réticulation est alors effectuée par insolation (flèches I) à travers un masque 7 de forme annulaire dont le diamètre intérieur correspond au 20 maximum au diamètre de la couche 41 de matériau à transférer. Ce diamètre intérieur pourrait également être très légèrement inférieur au diamètre de la couche 41. Ce masque 7 permet d'isoler de l'insolation, la zone 62 de la couche de colle 6 s'étendant à la périphérie 25 extérieure de la couche de matériau à transférer 41.
Ce masque 7 est disposé sensiblement dans le plan de la face arrière 54 du substrat support 5.
La largeur L de la section du masque annulaire 7 doit être au moins égale et de préférence supérieure à 30 l'épaisseur de l'excédent de colle 60 au niveau des chants 45, 55 des deux substrats.
La forme du masque 7 est bien évidemment adaptée à la forme du contour extérieur de la couche 41 à transférer.
L'insolation s'effectue depuis la face arrière 54 du substrat support 5, ce dernier étant transparent Il au rayonnement lumineux susceptible de faire réticuler la colle et notamment du rayonnement ultra-violet si la colle est réticulable aux U.V.
A l'issue de cette insolation, seule est 5 réticulée et durcie la zone 61 de la couche de colle 6 s'étendant en regard de la face avant 43 de la couche 41 de matériau à transférer.
On notera que l'insolation pourrait également être effectué à travers le substrat source 4, à 10 condition que celui-ci soit transparent aux rayons susceptibles de faire réagir la colle 6, le masque 7 étant alors placé sensiblement dans le plan de la face arrière 44.
On retire ensuite le masque 7 et on élimine 15 la zone annulaire périphérique 62 non réticulée de la couche de colle 6 (flèches E sur la figure 8), par exemple par un essuyage des chants 45 et 55 de l'empilement de substrats 4 et 5, à l'aide d'un chiffon ou par un nettoyage chimique à l'aide d'un solvant 20 approprié dissolvant spécifiquement la colle non réticulée.
Enfin, on détache la couche à transférer 41, du reste 42 du substrat source 4, le long de la zone de fragilisation 401, par exemple par application d'une 25 contrainte d'origine mécanique, (voir figure 8, flèche D et la figure 9) . Ceci est possible du fait qu'il n'y a plus aucune trace de colle au niveau de l'intersection entre la zone de fragilisation 401 et le chant 45 du substrat source 4.
La contrainte d'origine mécanique est par exemple une contrainte de traction et/ou de flexion et/ou de cisaillement qui peut être appliquée, par exemple, par un bâti de traction ou par une lame, telle qu'une guillotine, introduite depuis le chant 45 du 35 substrat source 4 au niveau de la zone de fragilisation 401, ou encore par un jet de fluide (liquide ou gaz) appliqué latéralement au niveau de cette même zone 401.
A titre d'exemple, on pourra se reporter aux documents FR 2 796 491 et EP 0 849 788 qui décrivent des 5 procédés de détachement de deux couches l'une de l'autre, respectivement à l'aide d'un jet de gaz (air) et d'un jet de liquide (eau).
Le détachement pourrait également être effectué par au moins l'une des techniques suivantes qui 10 peuvent être utilisées seules ou combinées entre elles ou avec le détachement mécanique, à savoir l'application de contraintes ayant pour origine une énergie électrique (application d'un champ électrostatique ou électromagnétique), ou l'apport d'énergie thermique 15 (radiation, convection, conduction, augmentation de la pression dans les microcavités) , etc. Par ailleurs notera que l'étape d'élimination de la zone 62 de colle non réticulée pourrait également être effectuée en une seule fois ou en plusieurs fois, 20 après avoir appliqué les substrats 4 et 5 l'un contre l'autre et avant l'étape d'insolation de la colle à travers le masque 7 ou au contraire après l'étape de détachement de la figure 9.
Dans ce dernier cas, le détachement est 25 possible puisque même s'il reste de la colle au niveau de l'intersection entre la zone de fragilisation 401 et le chant 45, il s'agit de colle 62 non réticulée et qui n'empêche donc pas l'accès d'une lame de guillotine, par exemple et qui ne joue pas de rôle dans la tenue 30 mécanique.
Enfin on notera qu'il serait également possible d'enlever une partie de la colle 6, par exemple une partie de celle qui s'est écoulée sur les côtés du substrat, avant d'appliquer les substrats 4 et 5 l'un 35 contre l'autre.
Le matériau constitutif de tout ou partie du substrat source 4 peut être n'importe quel matériau, notamment semi-conducteur, utilisé pour des applications dans le domaine de l'optique, l'électronique et l'opto5 électronique.
On citera à titre d'exemple purement illustratif, le silicium, le silicium germanium, le germanium, le carbure de silicium (SiC), ou des matériaux III-V, c'est-à-dire des composés dont l'un des 10 éléments appartient à la colonne IIIa de la classification périodique des éléments et l'autre à la colonne Va, par exemple l'arséniure de gallium (AsGa) ou le phosphure d'indium (InP).
Si l'insolation est effectuée à travers le 15 substrat source 4, ce dernier est alors transparent aux rayons utilisés. Dans le cas d'un rayonnement ultraviolet, il peut être constitué par exemple de verre, de silice fondue, de quartz ou d'une matière plastique.
Le substrat support 5 joue un rôle de support 20 mécanique. Lorsque l'insolation est effectuée à travers lui, il est réalisé dans des matériaux transparents aux rayons.
Les figures 10 à 15 illustrent une variante de réalisation des étapes du procédé décrit conjointement 25 avec les figures 4 à 9, dans laquelle le substrat support 4 est un substrat connu sous la terminologie de "SOI démontable", de l'expression anglo-saxonne "Silicon On Insulator". Dans un tel substrat, la couche 41 de matériau à transférer et le reste 42 du substrat sont 30 réalisés en silicium et la zone de fragilisation 40 est constituée d'une couche 402 d'oxyde de silicium dont une des surfaces ou le volume joue le rôle d'interface de
collage démontable.
Les figures 10 à 15 illustrent une variante de 35 réalisation du procédé précité présentant certaines étapes similaires à celles qui viennent d'être décrites pour les figures 4 à 9.
Les éléments identiques entre ces deux procédés portent les mêmes références numériques. Seules 5 les différences entre ces deux procédés vont maintenant être décrites.
Dans l'exemple illustré sur les figures 10 à 15, on a considéré que lors du collage de la couche 41 sur la couche 42, l'adhésion entre ces deux couches 10 n'avait pas été suffisamment forte à la périphérie, de sorte qu'il s'était formé sur la couche 42, une zone 46 de couronne périphérique sensiblement annulaire. La couche 41 présente donc un diamètre inférieur à celui de la couche 42. En outre, la zone de détachement 40 est 15 une interface de collage démontable qui porte la référence 402.
Lors de l'étape de dépôt de la couche de colle 6 ou de l'application du substrat support 5 sur le substrat 4 de type SOI, l'excédent 60 de colle 6 déborde 20 non seulement en direction des chants 45 et 55 des substrats 4 et 5 mais également au niveau de la couronne 46, (figure 12) . Lors de l'étape d'insolation illustrée sur la figure 13, on notera que le diamètre intérieur du masque 25 annulaire 7 est inférieur ou égal à celui de la couche 41, puisqu'il doit permettre d'éviter l'insolation de la colle se trouvant au niveau de la couronne périphérique 46, (zone 62).
Après insolation et élimination de la zone 62 30 de colle non réticulée (voir flèche E figure 14), on constate que la zone de liaison 61 de colle réticulée s'étend uniquement entre la face avant 43 de la couche 41 et le support 5, de sorte qu'il est possible de provoquer l'opération ultérieure de détachement au 35 niveau de la couche d'oxyde 402 (voir flèche D figure 14 et la figure 15).
Comme pour le procédé décrit conjointement avec les figures 4 à 9, il est possible d'éliminer la zone 62 de colle non réticulée avant l'insolation ou au contraire après l'étape de détachement de la figure 15.
Selon une variante de réalisation le retrait de la couche arrière 42 est effectué par rodage et/ou par une attaque chimique. La couche d'oxyde 402 joue alors le rôle de couche d'arrêt au rodage et/ou de barrière sélective à une attaque chimique ou mécanico10 chimique. A titre d'exemple, le TMAH (Tétraméthyl hydroxylamine) peut graver sélectivement une couche 42 de silicium et non une couche d'oxyde de 402.
D'une manière générale, le procédé conforme à l'invention peut s'appliquer à un substrat source 4 15 présentant une couche intermédiaire dont l'une des surfaces ou le volume joue le rôle d'interface de collage démontable ou de barrière d'arrêt à une attaque mécanique et/ou chimique.
Selon un second mode de réalisation de 20 l'invention, la colle 6 est thermoréticulable. Il s'agit par exemple d'une cire ou d'une colle époxy.
Dans ce cas, les étapes du procédé décrites conjointement avec les figures 4 à 6 sont identiques, seules les étapes ultérieures diffèrent et sont 25 représentées sur les figures 16 à 19.
On commence par exemple par essuyer les excédents de colle 60 (figure 16). Toutefois cette étape peut être effectuée ultérieurement.
La réticulation de la colle 6 est réalisée par 30 un chauffage localisé de la zone 61 de la couche de colle 6, située en regard de la face avant 43 de la couche 41 à reporter, suivi d'un refroidissement (retour à température ambiante).
Ce chauffage localisé s'effectue par exemple 35 par balayage à l'aide d'un faisceau laser 8, depuis la face arrière 54 du substrat support 5, (voir figures 17 et 18) ou depuis la face arrière 44 du substrat source 4, la température à laquelle est effectuée le chauffage (voisine de 200 à 3000C) n'ayant pas d'incidence sur la zone de fragilisation 401.
Le déplacement du faisceau peut également être réalisé en chauffant tout l'empilement de couches, tout en refroidissant simultanément les bords, de façon que ceux-ci ne subissent jamais d'élévation de température et que la zone 62 de la couche de colle ne soit pas 10 chauffée et ne puisse par réticuler.
Le chauffage peut également être réalisé par une lampe.
Le détachement (voir figure 18) s'effectue comme décrit pour les procédés précédents.
Claims (11)
1. Procédé d'élimination d'une zone périphérique (62) de colle lors de l'assemblage à l'aide d'une couche de colle (6) et du transfert d'une couche (41) de matériau issue d'un substrat source (4), sur un 5 substrat support (5), pour la fabrication d'un substrat composite destiné à des applications dans les domaines de l'électronique, l'optique ou l'optoélectronique, ledit substrat source (4) présentant une zone de détachement (40, 401, 402) intercalée entre la couche de 10 matériau à transférer (41) et le reste (42) du substrat source (4), ce procédé étant caractérisé en ce qu'il comprend les étapes successives consistant à : a) déposer une couche de colle (6) sur la surface libre (43) dite "face avant" de la couche de 15 matériau à transférer (41) ou sur l'une des faces (53) dite "face avant" du substrat support (5) ou sur les deux, - b) appliquer ledit substrat source (4) et ledit substrat support (5) l'un contre l'autre, la face 20 avant (53) du substrat support (5) étant en regard de la face avant (43) de la couche de matériau à transférer (41) , - c) faire réagir exclusivement la zone (61) de la couche de colle (6), dite "zone de liaison", 25 s'étendant en regard de ladite face avant (43) de la couche de matériau à transférer (41), pour lui permettre d'augmenter ses propriétés de tenue mécanique, - d) détacher ladite couche à transférer (41), du reste du substrat source (42), le long de 30 ladite zone de détachement (40, 401, 402), et à éliminer la zone (62) de la couche de colle (6) située à la périphérie de ladite zone de liaison (61), cette étape d'élimination pouvant être effectuée en une seule ou en plusieurs fois entre les étapes b) et c), entre les étapes c) et d) ou après l'étape d) et éventuellement lorsqu'elle est effectuée en plusieurs fois, pour partie entre les étapes a) et b).
2. Procédé selon la revendication 1, caractérisé en ce que la colle (6) est photoréticulable sous l'action d'une exposition à un rayonnement lumineux, en ce qu'au moins l'un des substrats parmi le 10 substrat support (5) et le substrat source (4) est transparent au rayonnement lumineux et en ce que l'étape c) consiste à faire réticuler exclusivement la zone de liaison (61) de la couche de colle (6) depuis la face arrière (44) du substrat source (4) ou depuis la face 15 arrière (54) du substrat support (5), par insolation aux rayons lumineux, à travers un masque (7) destiné à isoler de l'insolation la zone (62) de la couche de colle (6) s'étendant à la périphérie de ladite zone de liaison (61).
3. Procédé selon la revendication 1, caractérisé en ce que la colle (6) est thermoréticulable et en ce que l'étape c) consiste à effectuer la réticulation exclusive de la colle de ladite zone de liaison (61) par chauffage à l'aide de moyens de 25 chauffage localisé (8) puis retour à une température inférieure.
4. Procédé selon la revendication 3, caractérisé en ce que les moyens de chauffage localisé (8) sont un faisceau laser.
5. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que l'étape d) de détachement est effectuée par application d'une contrainte d'origine mécanique.
6. Procédé selon au moins l'une des 35 revendications précédentes, caractérisé en ce que la couche (41) de matériau à reporter contient au moins une partie d'un composant électronique ou opto-électronique.
7. Procédé selon au moins l'une des revendications précédentes, caractérisé en ce que la 5 zone de détachement est une zone de fragilisation (401) formée par implantation d'espèces atomiques.
8. Procédé selon au moins l'une des revendications 1 à 6, caractérisé en ce que la zone de détachement est une zone de fragilisation (401) formée 10 d'une couche poreuse.
9. Procédé selon au moins l'une des revendications 1 à 6, caractérisé en ce que la zone de détachement est formée d'une interface de collage
démontable (402).
10. Procédé selon au moins l'une des revendications 1 à 6, caractérisé en ce que la zone de détachement est une couche d'arrêt formant barrière à une attaque mécanique et/ou chimique.
11. Procédé selon la revendication 9, 20 caractérisé en ce que la couche de matériau à transférer (41) et le reste (42) du substrat source sont en silicium et en ce que l'interface de collage démontable (402) est dans ou en surface d'une couche d'oxyde de silicium.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0300764A FR2850390B1 (fr) | 2003-01-24 | 2003-01-24 | Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite |
US10/753,172 US7060590B2 (en) | 2003-01-24 | 2004-01-06 | Layer transfer method |
EP04704241A EP1586115B1 (fr) | 2003-01-24 | 2004-01-22 | Procede de transfert de couche |
AT04704241T ATE397289T1 (de) | 2003-01-24 | 2004-01-22 | Schichtübertragungsverfahren |
DE602004014099T DE602004014099D1 (de) | 2003-01-24 | 2004-01-22 | Schichtübertragungsverfahren |
PCT/EP2004/000646 WO2004066380A1 (fr) | 2003-01-24 | 2004-01-22 | Procede de transfert de couche |
JP2006500014A JP4586156B2 (ja) | 2003-01-24 | 2004-01-22 | 層移載方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0300764A FR2850390B1 (fr) | 2003-01-24 | 2003-01-24 | Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2850390A1 true FR2850390A1 (fr) | 2004-07-30 |
FR2850390B1 FR2850390B1 (fr) | 2006-07-14 |
Family
ID=32669187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR0300764A Expired - Fee Related FR2850390B1 (fr) | 2003-01-24 | 2003-01-24 | Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite |
Country Status (2)
Country | Link |
---|---|
US (1) | US7060590B2 (fr) |
FR (1) | FR2850390B1 (fr) |
Families Citing this family (214)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2856192B1 (fr) * | 2003-06-11 | 2005-07-29 | Soitec Silicon On Insulator | Procede de realisation de structure heterogene et structure obtenue par un tel procede |
US7205202B2 (en) * | 2005-04-21 | 2007-04-17 | Freescale Semiconductor, Inc. | Semiconductor device and method for regional stress control |
US7271069B2 (en) * | 2005-04-21 | 2007-09-18 | Freescale Semiconductor, Inc. | Semiconductor device having a plurality of different layers and method therefor |
GB0510873D0 (en) * | 2005-05-27 | 2005-07-06 | Univ Heriot Watt | Laser assisted bonding of surfaces |
US7531392B2 (en) * | 2006-02-27 | 2009-05-12 | International Business Machines Corporation | Multi-orientation semiconductor-on-insulator (SOI) substrate, and method of fabricating same |
US8119501B2 (en) * | 2007-05-17 | 2012-02-21 | Agere Systems Inc. | Method for separating a semiconductor wafer into individual semiconductor dies using an implanted impurity |
US8431966B2 (en) | 2008-05-21 | 2013-04-30 | Nxp B.V. | Method of manufacturing a bipolar transistor semiconductor device and semiconductor devices obtained thereby |
CN102099894B (zh) * | 2008-08-27 | 2014-04-16 | S.O.I.Tec绝缘体上硅技术公司 | 制造半导体结构或使用具有选择或受控晶格参数的半导体材料层的器件的方法 |
US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
US8395191B2 (en) | 2009-10-12 | 2013-03-12 | Monolithic 3D Inc. | Semiconductor device and structure |
US8427200B2 (en) | 2009-04-14 | 2013-04-23 | Monolithic 3D Inc. | 3D semiconductor device |
US8258810B2 (en) | 2010-09-30 | 2012-09-04 | Monolithic 3D Inc. | 3D semiconductor device |
US7986042B2 (en) | 2009-04-14 | 2011-07-26 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US9711407B2 (en) | 2009-04-14 | 2017-07-18 | Monolithic 3D Inc. | Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer |
US8373439B2 (en) | 2009-04-14 | 2013-02-12 | Monolithic 3D Inc. | 3D semiconductor device |
US9577642B2 (en) | 2009-04-14 | 2017-02-21 | Monolithic 3D Inc. | Method to form a 3D semiconductor device |
US8378715B2 (en) | 2009-04-14 | 2013-02-19 | Monolithic 3D Inc. | Method to construct systems |
US8754533B2 (en) | 2009-04-14 | 2014-06-17 | Monolithic 3D Inc. | Monolithic three-dimensional semiconductor device and structure |
US8362800B2 (en) | 2010-10-13 | 2013-01-29 | Monolithic 3D Inc. | 3D semiconductor device including field repairable logics |
US8362482B2 (en) | 2009-04-14 | 2013-01-29 | Monolithic 3D Inc. | Semiconductor device and structure |
US9509313B2 (en) | 2009-04-14 | 2016-11-29 | Monolithic 3D Inc. | 3D semiconductor device |
US8669778B1 (en) | 2009-04-14 | 2014-03-11 | Monolithic 3D Inc. | Method for design and manufacturing of a 3D semiconductor device |
US8384426B2 (en) | 2009-04-14 | 2013-02-26 | Monolithic 3D Inc. | Semiconductor device and structure |
US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8405420B2 (en) | 2009-04-14 | 2013-03-26 | Monolithic 3D Inc. | System comprising a semiconductor device and structure |
WO2010129459A2 (fr) * | 2009-05-06 | 2010-11-11 | Corning Incorporated | Support pour substrats en verre |
US9847243B2 (en) | 2009-08-27 | 2017-12-19 | Corning Incorporated | Debonding a glass substrate from carrier using ultrasonic wave |
US8742476B1 (en) | 2012-11-27 | 2014-06-03 | Monolithic 3D Inc. | Semiconductor device and structure |
US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11984445B2 (en) | 2009-10-12 | 2024-05-14 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
US9099424B1 (en) | 2012-08-10 | 2015-08-04 | Monolithic 3D Inc. | Semiconductor system, device and structure with heat removal |
US8450804B2 (en) | 2011-03-06 | 2013-05-28 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US8581349B1 (en) | 2011-05-02 | 2013-11-12 | Monolithic 3D Inc. | 3D memory semiconductor device and structure |
US8476145B2 (en) | 2010-10-13 | 2013-07-02 | Monolithic 3D Inc. | Method of fabricating a semiconductor device and structure |
US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
US8148728B2 (en) | 2009-10-12 | 2012-04-03 | Monolithic 3D, Inc. | Method for fabrication of a semiconductor device and structure |
US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
US8536023B2 (en) | 2010-11-22 | 2013-09-17 | Monolithic 3D Inc. | Method of manufacturing a semiconductor device and structure |
US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
WO2011061580A1 (fr) * | 2009-11-18 | 2011-05-26 | S.O.I.Tec Silicon On Insulator Technologies | Procédés de fabrication de structure semi-conductrices et dispositifs à semi-conducteurs au moyen des couches de liaison de verre, et structures semi-conductrices et dispositifs à semi-conducteurs formés par de tels procédés |
US8187901B2 (en) | 2009-12-07 | 2012-05-29 | Micron Technology, Inc. | Epitaxial formation support structures and associated methods |
US9099526B2 (en) | 2010-02-16 | 2015-08-04 | Monolithic 3D Inc. | Integrated circuit device and structure |
US8461035B1 (en) | 2010-09-30 | 2013-06-11 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8026521B1 (en) | 2010-10-11 | 2011-09-27 | Monolithic 3D Inc. | Semiconductor device and structure |
US8298875B1 (en) | 2011-03-06 | 2012-10-30 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8492886B2 (en) | 2010-02-16 | 2013-07-23 | Monolithic 3D Inc | 3D integrated circuit with logic |
US8373230B1 (en) | 2010-10-13 | 2013-02-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8541819B1 (en) | 2010-12-09 | 2013-09-24 | Monolithic 3D Inc. | Semiconductor device and structure |
US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
US8901613B2 (en) | 2011-03-06 | 2014-12-02 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US9953925B2 (en) | 2011-06-28 | 2018-04-24 | Monolithic 3D Inc. | Semiconductor system and device |
US8642416B2 (en) | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
US9219005B2 (en) | 2011-06-28 | 2015-12-22 | Monolithic 3D Inc. | Semiconductor system and device |
US8273610B2 (en) | 2010-11-18 | 2012-09-25 | Monolithic 3D Inc. | Method of constructing a semiconductor device and structure |
US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
US8163581B1 (en) | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US8114757B1 (en) | 2010-10-11 | 2012-02-14 | Monolithic 3D Inc. | Semiconductor device and structure |
US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11984438B2 (en) | 2010-10-13 | 2024-05-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US8379458B1 (en) | 2010-10-13 | 2013-02-19 | Monolithic 3D Inc. | Semiconductor device and structure |
US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US9197804B1 (en) | 2011-10-14 | 2015-11-24 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US8283215B2 (en) | 2010-10-13 | 2012-10-09 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
US8975670B2 (en) | 2011-03-06 | 2015-03-10 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
US8687399B2 (en) | 2011-10-02 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
US8524572B2 (en) | 2011-10-06 | 2013-09-03 | Micron Technology, Inc. | Methods of processing units comprising crystalline materials, and methods of forming semiconductor-on-insulator constructions |
US9029173B2 (en) | 2011-10-18 | 2015-05-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
FR2985601B1 (fr) * | 2012-01-06 | 2016-06-03 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat et structure semiconducteur |
US9000557B2 (en) | 2012-03-17 | 2015-04-07 | Zvi Or-Bach | Semiconductor device and structure |
US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US8557632B1 (en) | 2012-04-09 | 2013-10-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
US9481566B2 (en) | 2012-07-31 | 2016-11-01 | Soitec | Methods of forming semiconductor structures including MEMS devices and integrated circuits on opposing sides of substrates, and related structures and devices |
US8686428B1 (en) | 2012-11-16 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
US8574929B1 (en) | 2012-11-16 | 2013-11-05 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US8674470B1 (en) | 2012-12-22 | 2014-03-18 | Monolithic 3D Inc. | Semiconductor device and structure |
US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
US9871034B1 (en) | 2012-12-29 | 2018-01-16 | Monolithic 3D Inc. | Semiconductor device and structure |
US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9385058B1 (en) | 2012-12-29 | 2016-07-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US8994404B1 (en) | 2013-03-12 | 2015-03-31 | Monolithic 3D Inc. | Semiconductor device and structure |
US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US9117749B1 (en) | 2013-03-15 | 2015-08-25 | Monolithic 3D Inc. | Semiconductor device and structure |
US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
JP6297924B2 (ja) * | 2014-05-29 | 2018-03-20 | リンテック株式会社 | 接着剤層除去装置および接着剤層除去方法 |
US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
CN115942752A (zh) | 2015-09-21 | 2023-04-07 | 莫诺利特斯3D有限公司 | 3d半导体器件和结构 |
US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11991884B1 (en) | 2015-10-24 | 2024-05-21 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US12016181B2 (en) | 2015-10-24 | 2024-06-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
JP6991673B2 (ja) * | 2018-02-27 | 2022-01-12 | 株式会社ディスコ | 剥離方法 |
US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
CN111303781B (zh) * | 2020-04-03 | 2022-03-11 | 江西欧迈斯微电子有限公司 | 粘结模组及其制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62229849A (ja) * | 1986-03-28 | 1987-10-08 | Mitsubishi Electric Corp | 樹脂封止型半導体装置の製造方法 |
JPH03106052A (ja) * | 1989-09-20 | 1991-05-02 | Hitachi Ltd | 半導体チップの製造方法 |
JPH10320851A (ja) * | 1997-05-23 | 1998-12-04 | Toshiba Emi Ltd | 光学式貼り合わせディスクの製造方法及びその製造装置 |
FR2811807A1 (fr) * | 2000-07-12 | 2002-01-18 | Commissariat Energie Atomique | Procede de decoupage d'un bloc de materiau et de formation d'un film mince |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4532584A (en) | 1982-09-21 | 1985-07-30 | Xerox Corporation | Race control suspension |
FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
US5391257A (en) | 1993-12-10 | 1995-02-21 | Rockwell International Corporation | Method of transferring a thin film to an alternate substrate |
FR2725074B1 (fr) * | 1994-09-22 | 1996-12-20 | Commissariat Energie Atomique | Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat |
FR2748851B1 (fr) * | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
FR2755537B1 (fr) * | 1996-11-05 | 1999-03-05 | Commissariat Energie Atomique | Procede de fabrication d'un film mince sur un support et structure ainsi obtenue |
KR100304161B1 (ko) * | 1996-12-18 | 2001-11-30 | 미다라이 후지오 | 반도체부재의제조방법 |
FR2758907B1 (fr) * | 1997-01-27 | 1999-05-07 | Commissariat Energie Atomique | Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique |
US6534380B1 (en) * | 1997-07-18 | 2003-03-18 | Denso Corporation | Semiconductor substrate and method of manufacturing the same |
US6417108B1 (en) | 1998-02-04 | 2002-07-09 | Canon Kabushiki Kaisha | Semiconductor substrate and method of manufacturing the same |
JP3809733B2 (ja) | 1998-02-25 | 2006-08-16 | セイコーエプソン株式会社 | 薄膜トランジスタの剥離方法 |
US6054370A (en) | 1998-06-30 | 2000-04-25 | Intel Corporation | Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer |
FR2781925B1 (fr) | 1998-07-30 | 2001-11-23 | Commissariat Energie Atomique | Transfert selectif d'elements d'un support vers un autre support |
JP2000223683A (ja) | 1999-02-02 | 2000-08-11 | Canon Inc | 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにsoi基板の製造方法 |
US6236103B1 (en) | 1999-03-31 | 2001-05-22 | International Business Machines Corp. | Integrated high-performance decoupling capacitor and heat sink |
US6406636B1 (en) | 1999-06-02 | 2002-06-18 | Megasense, Inc. | Methods for wafer to wafer bonding using microstructures |
US6177359B1 (en) | 1999-06-07 | 2001-01-23 | Agilent Technologies, Inc. | Method for detaching an epitaxial layer from one substrate and transferring it to another substrate |
US6664169B1 (en) | 1999-06-08 | 2003-12-16 | Canon Kabushiki Kaisha | Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus |
JP2001007362A (ja) | 1999-06-17 | 2001-01-12 | Canon Inc | 半導体基材および太陽電池の製造方法 |
FR2795866B1 (fr) * | 1999-06-30 | 2001-08-17 | Commissariat Energie Atomique | Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue |
FR2796491B1 (fr) | 1999-07-12 | 2001-08-31 | Commissariat Energie Atomique | Procede de decollement de deux elements et dispositif pour sa mise en oeuvre |
JP3815149B2 (ja) * | 1999-11-04 | 2006-08-30 | セイコーエプソン株式会社 | 部品実装方法および電気光学装置の製造方法 |
JP2001284622A (ja) | 2000-03-31 | 2001-10-12 | Canon Inc | 半導体部材の製造方法及び太陽電池の製造方法 |
US6287891B1 (en) | 2000-04-05 | 2001-09-11 | Hrl Laboratories, Llc | Method for transferring semiconductor device layers to different substrates |
US6562648B1 (en) | 2000-08-23 | 2003-05-13 | Xerox Corporation | Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials |
JP4109823B2 (ja) | 2000-10-10 | 2008-07-02 | 株式会社東芝 | 半導体装置の製造方法 |
MXPA03005993A (es) | 2001-01-02 | 2004-05-04 | Draper Lab Charles S | Metodo para la microfabricacion de estructuras usando silicio sobre material aislador. |
US6774010B2 (en) | 2001-01-25 | 2004-08-10 | International Business Machines Corporation | Transferable device-containing layer for silicon-on-insulator applications |
FR2837620B1 (fr) | 2002-03-25 | 2005-04-29 | Commissariat Energie Atomique | Procede de transfert d'elements de substrat a substrat |
-
2003
- 2003-01-24 FR FR0300764A patent/FR2850390B1/fr not_active Expired - Fee Related
-
2004
- 2004-01-06 US US10/753,172 patent/US7060590B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62229849A (ja) * | 1986-03-28 | 1987-10-08 | Mitsubishi Electric Corp | 樹脂封止型半導体装置の製造方法 |
JPH03106052A (ja) * | 1989-09-20 | 1991-05-02 | Hitachi Ltd | 半導体チップの製造方法 |
JPH10320851A (ja) * | 1997-05-23 | 1998-12-04 | Toshiba Emi Ltd | 光学式貼り合わせディスクの製造方法及びその製造装置 |
FR2811807A1 (fr) * | 2000-07-12 | 2002-01-18 | Commissariat Energie Atomique | Procede de decoupage d'un bloc de materiau et de formation d'un film mince |
Non-Patent Citations (3)
Title |
---|
PATENT ABSTRACTS OF JAPAN vol. 0120, no. 99 (E - 594) 31 March 1988 (1988-03-31) * |
PATENT ABSTRACTS OF JAPAN vol. 0152, no. 99 (E - 1095) 30 July 1991 (1991-07-30) * |
PATENT ABSTRACTS OF JAPAN vol. 1999, no. 03 31 March 1999 (1999-03-31) * |
Also Published As
Publication number | Publication date |
---|---|
US7060590B2 (en) | 2006-06-13 |
US20040166649A1 (en) | 2004-08-26 |
FR2850390B1 (fr) | 2006-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2850390A1 (fr) | Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite | |
EP1299905B1 (fr) | Procede de decoupage d'un bloc de materiau et de formation d'un film mince | |
EP2073260B1 (fr) | Procédé de transfer d'une couche mince | |
FR2797347A1 (fr) | Procede de transfert d'une couche mince comportant une etape de surfragililisation | |
FR2860842A1 (fr) | Procede de preparation et d'assemblage de substrats | |
FR2856192A1 (fr) | Procede de realisation de structure heterogene et structure obtenue par un tel procede | |
EP2538438B1 (fr) | Procédé de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire | |
EP0898307A1 (fr) | Procédé de traitement pour le collage moléculaire et le décollage de deux structures | |
FR2931014A1 (fr) | Procede d'assemblage de plaques par adhesion moleculaire | |
EP1386346A2 (fr) | Procede de transfert selectif de puces semiconductrices d'un support initial sur un support final | |
EP2842155B1 (fr) | Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif | |
EP1493181A2 (fr) | Procede de transfert d'elements de substrat a substrat | |
FR2961515A1 (fr) | Procede de realisation d'une couche mince de silicium monocristallin sur une couche de polymere | |
EP4128324A1 (fr) | Structure demontable utilisee pour le transfert ou la manipulation de couches, et procede de transfert d'une couche mettant en ?uvre ladite structure demontable | |
EP2302666A2 (fr) | Procédé de planarisation par ultrasons d'un substrat dont une surface a été libérée par fracture d'une couche enterrée fragilisée | |
FR2842651A1 (fr) | Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support | |
FR2842647A1 (fr) | Procede de transfert de couche | |
EP1586115B1 (fr) | Procede de transfert de couche | |
EP2023380A1 (fr) | Procédé et installation pour la fracture d'un substrat composite selon un plan de fragilisation | |
WO2015145238A1 (fr) | Procédé de séparation et de transfert de couches | |
EP4309216A1 (fr) | Procédé de transfert d'une couche d'une hétérostructure | |
FR2842646A1 (fr) | Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support | |
EP4280261A1 (fr) | Procede de collage temporaire | |
FR3105570A1 (fr) | Poignee pour puces destinees a etre collees par collage direct a un substrat recepteur | |
FR3012257A1 (fr) | Procede de prehension d'un substrat |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |
Effective date: 20110930 |