FR2936904A1 - Procedes et structures pour alterer la contrainte dans des materiaux nitrure iii. - Google Patents
Procedes et structures pour alterer la contrainte dans des materiaux nitrure iii. Download PDFInfo
- Publication number
- FR2936904A1 FR2936904A1 FR0805478A FR0805478A FR2936904A1 FR 2936904 A1 FR2936904 A1 FR 2936904A1 FR 0805478 A FR0805478 A FR 0805478A FR 0805478 A FR0805478 A FR 0805478A FR 2936904 A1 FR2936904 A1 FR 2936904A1
- Authority
- FR
- France
- Prior art keywords
- semiconductor
- layer
- nitride
- iii
- support structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 title claims abstract description 199
- 238000000034 method Methods 0.000 title claims abstract description 121
- 150000004767 nitrides Chemical class 0.000 title claims description 86
- 239000004065 semiconductor Substances 0.000 claims abstract description 240
- 238000005530 etching Methods 0.000 claims description 74
- 238000000151 deposition Methods 0.000 claims description 32
- 238000005191 phase separation Methods 0.000 claims description 20
- 229910052738 indium Inorganic materials 0.000 claims description 19
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 17
- 230000000873 masking effect Effects 0.000 claims description 14
- 229910052733 gallium Inorganic materials 0.000 claims description 10
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 claims description 9
- 230000006911 nucleation Effects 0.000 claims description 9
- 238000010899 nucleation Methods 0.000 claims description 9
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 8
- 238000001020 plasma etching Methods 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 230000009467 reduction Effects 0.000 claims description 4
- 239000000758 substrate Substances 0.000 abstract description 42
- 230000001976 improved effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 203
- 230000008569 process Effects 0.000 description 56
- 239000002131 composite material Substances 0.000 description 24
- 230000008021 deposition Effects 0.000 description 23
- 230000015572 biosynthetic process Effects 0.000 description 22
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 21
- 239000000203 mixture Substances 0.000 description 20
- 229910002601 GaN Inorganic materials 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 239000013078 crystal Substances 0.000 description 14
- 239000012071 phase Substances 0.000 description 13
- 230000007547 defect Effects 0.000 description 10
- 229910052594 sapphire Inorganic materials 0.000 description 10
- 239000010980 sapphire Substances 0.000 description 10
- 208000012868 Overgrowth Diseases 0.000 description 9
- 239000005380 borophosphosilicate glass Substances 0.000 description 9
- 238000012546 transfer Methods 0.000 description 9
- -1 InN and GaN Chemical class 0.000 description 8
- 238000004581 coalescence Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000000926 separation method Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 7
- 239000003795 chemical substances by application Substances 0.000 description 7
- 230000001965 increasing effect Effects 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- ZQBFAOFFOQMSGJ-UHFFFAOYSA-N hexafluorobenzene Chemical compound FC1=C(F)C(F)=C(F)C(F)=C1F ZQBFAOFFOQMSGJ-UHFFFAOYSA-N 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000005693 optoelectronics Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 239000004094 surface-active agent Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 210000000009 suboesophageal ganglion Anatomy 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- LGPPATCNSOSOQH-UHFFFAOYSA-N 1,1,2,3,4,4-hexafluorobuta-1,3-diene Chemical compound FC(F)=C(F)C(F)=C(F)F LGPPATCNSOSOQH-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 101001129902 Homo sapiens Peptidyl-prolyl cis-trans isomerase NIMA-interacting 4 Proteins 0.000 description 1
- 102100031653 Peptidyl-prolyl cis-trans isomerase NIMA-interacting 4 Human genes 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910003910 SiCl4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010802 sludge Substances 0.000 description 1
- 230000008093 supporting effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Des procédés et des structures de production de matériaux, substrats et dispositifs semiconducteurs avec des caractéristiques améliorées sont divulgués. Des structures et des procédés de formation de structures aux contraintes réduites comprennent l'étape consistant à former une interface entre une surface de la structure de support et une couche à semiconducteurs contrainte. La structure de support est gravée de manière sélective pour former une pluralité d'îlots semiconducteurs avec des niveaux réduits de contrainte.
Description
/37 PROCEDES ET STRUCTURES POUR ALTERER LA CONTRAINTE DANS DES MATERIAUX NITRURE III DOMAINE DE L'INVENTION [001] Les divers modes de réalisation de la présente invention concernent en règle générale la fabrication de structures et de dispositifs à semiconducteurs. Les divers modes de réalisation fournissent un procédé et des structures pour produire des matériaux, substrats et dispositifs semiconducteurs avec des caractéristiques améliorées.
ARRIERE-PLAN DE L'INVENTION [002] Des couches contraintes de matériaux semiconducteurs peuvent être non souhaitables pour un nombre de raisons. Une contrainte dans les couches à semiconducteurs peut résulter en une densité augmentée de défauts, de formation de fissures et de séparation de phases, en termes généraux, une réduction possible de la qualité des matériaux. [3] Les effets de contrainte peuvent être désavantageux dans la fabrication de matériaux semiconducteurs III-V tels que les nitrures III. Par exemple, considérons des dispositifs électroluminescents à base de nitrure III contenant un nitrure de gallium et d'indium (In,,Gai_,N) avec une teneur en indium significative (par ex. x > 0,15). La teneur en indium augmentée préférée dans de tels dispositifs, pour étendre la gamme de longueurs d'ondes d'émission, introduit communément des niveaux désavantageux de contrainte en raison d'un décalage de réseau avec les couches adjacentes. Les couches contraintes présentent communément des épaisseurs restreintes et une teneur faible en indium afin d'essayer d'empêcher la séparation de phases de matériaux et une distribution suivante non uniforme d'indium. [4] De façon plus détaillée, les composants du composé binaire InGaN, nommément InN et GaN, ne sont pas totalement miscibles et par conséquent dans un ensemble de conditions de croissance et d'épaisseur de film donné, il existe une gamme fixe de compositions InGaN énergétiquement favorables. L'introduction de la contrainte de réseau et de défauts dans le système InGaN peut résulter en des couches InGaN plus épaisses dont la croissance à des compositions défavorables énergétiquement a tendance à mener à une séparation de phases, c'est-à-dire que le matériau n'est plus d'une composition unique et les atomes In et Ga ne seront pas distribués de manière homogène dans l'ensemble /37 de la couche. La non homogénéité dans le matériau InGaN peut résulter en une détérioration de l'efficacité des dispositifs à base de nitrure III. [5] Par conséquent, les approches précédemment soulignées peuvent ne pas être pratiques pour réaliser les objectifs des matériaux en ce qui concerne les matériaux à contrainte relaxée essentiellement à phase unique avec des compositions souhaitées. Par conséquent, des procédés et des structures sont souhaités pour produire des couches à semiconducteurs à contrainte relaxée à faible densité de défauts. [6] La demande de brevet américain portant le n° de série 10 /460 628, qui a été déposée le 13 juin 2003 par Moche et al. (demande de brevet américain n° 2004/0253792), divulgue la déposition épitaxique d'une couche de germanium et de silicium (SiGe) sur une base sous-jacente de silicium sur isolateur (SOI) et l'introduction de contrainte dans la portion de silicium supérieure de la base SOI via la relaxation de la couche SiGe. Le processus de relaxation est produit en gravant de manière sélective le composant isolant (SiO2) de la base SOI pour produire un socle et une structure à semiconducteurs autonome. [7] Mooney et al. dans " Elastic strain relaxation in free-standing SiGe/Si structures (Relaxation de la contrainte élastique dans des structures SiGe/Si autonomes)" (Applied Physics Letter, 84(7), p. 1093, 2004) divulgue la formation d'un socle SiO2 et d'une structure Si autonome en utilisant la gravure sélective d'un substrat SOI. La structure a été ensuite utilisée comme base pour une déposition épitaxique d'une couche de SiGe et la relaxation de la couche SiGe. [8] Des couches à semiconducteurs développées de manière héteroépitaxique sur un substrat sous-jacent peuvent être contraintes de manière indésirable en raison du décalage de réseau entre les couches dissimilaires. La composition de couches à semiconducteurs peut par conséquent être restreinte et la qualité perturbée. Des procédés et structures pour fournir des couches à semiconducteurs avec une contrainte réduite et des compositions préférées sont par conséquent souhaitables.
RESUME DE L'INVENTION [009] Les divers modes de réalisation de la présente invention fournissent en règle générale des procédés et des structures pour la fabrication de couches à /37 semiconducteurs avec des niveaux réduits de contrainte, essentiellement exemptes de séparation de phases. Les procédés sont maintenant brièvement décrits en termes de certains modes de réalisation de l'invention. Ce résumé est prévu pour introduire une sélection de concepts dans une forme simplifiée qui sont décrits davantage dans la description détaillée des modes de réalisation de l'invention. Ce résumé n'est pas prévu pour identifier les fonctionnalités principales ou les fonctionnalités essentielles du sujet revendiqué, et n'est pas non plus prévu pour être utilisé pour limiter le cadre du sujet revendiqué. [10] Les modes de réalisation de l'invention fournissent des procédés de formation d'une structure à semiconducteurs ; les procédés comprennent les étapes consistant à former une interface d'adhésion entre une surface d'adhésion d'une couche à semiconducteurs contrainte et une surface d'adhésion d'une structure de support. La couche à semiconducteurs et la surface d'adhésion de la structure de support sont gravées de manière sélective ce qui résulte en l'exposition des zones adjacentes de la surface d'adhésion de la couche à semiconducteurs. L'exposition de la surface d'adhésion de la couche à semiconducteurs produit une pluralité d'îlots semiconducteurs, les îlots semiconducteurs présentant un niveau réduit de contrainte comparé au matériau semiconducteur avant les processus des modes de réalisation. [11] Comme mentionné, les processus impliquent d'éliminer des zones sélectionnées de la surface d'adhésion de la structure de support qui comprend les étapes consistant à appliquer un matériau de masquage à la surface d'une face libre de la couche à semiconducteurs et graver de manière anisotrope les zones non masquées de la couche à semiconducteurs pour révéler des zones de la structure de support. Un processus de gravure isotrope est réalisé pour éliminer les portions de la structure de support. [12] Dans un mode de réalisation de l'invention, des structures de dispositifs peuvent être formées sur des îlots semiconducteurs avec des niveaux réduits de contrainte et essentiellement exempts de séparation de phases. Des structures de dispositifs peuvent comprendre des systèmes électroniques, optoélectroniques, photovoltaïques, optiques, microélectromécaniques, etc. [13] Des modes de réalisation supplémentaires de l'invention utilisent la pluralité d'îlots semiconducteurs avec des niveaux réduits de contrainte (essentiellement exempts de séparation de phases) pour former une couche essentiellement continue de /37 matériau semiconducteur, dans lesquels la couche continue de matériau semiconducteur hérite des propriétés des îlots semiconducteurs sous-jacents. Des procédés de formation de la couche essentiellement continue de matériau semiconducteur comprennent la réalisation d'une croissance latérale à partir des surfaces libres de la pluralité d'îlots semiconducteurs avec des niveaux réduits de contrainte. Des modes de réalisation supplémentaires comprennent également la déposition, la refusion et la planarisation de matériau vitreux pouvant être refondu. 1014] Dans certains modes de réalisation, le matériau semiconducteur dans les processus soulignés ci-dessus comprend un matériau nitrure III, y compris du nitrure de gallium, du nitrure d'indium, du nitrure d'aluminium et des mélanges de ceux-ci. 1015] Des procédés supplémentaires des modes de réalisation sont prévus pour réduire la quantité de contrainte dans des structures nitrure III, y compris en faisant adhérer une couche de nitrure III contrainte à une structure de support. Dans des modes de réalisation particuliers de l'invention, la structure de support peut comprendre une couche d'arrêt de gravure. La couche d'arrêt de gravure peut comprendre un matériau diélectrique qui est capable d'empêcher essentiellement la nucléation des matériaux nitrure III. 1016] Le matériau nitrure III est gravé de manière sélective pour exposer la structure de support et une gravure latérale sélective supplémentaire est réalisée dans la structure de support. La gravure sélective de la couche de nitrure III peut être réalisée en utilisant un processus de gravure à sec comprenant la gravure au plasma anisotrope, tandis que la gravure sélective de la structure de support peut être réalisée en utilisant un processus de gravure humide. 1017] Des procédés supplémentaires des modes de réalisation comprennent la formation d'une couche de nitrure III continue avec des niveaux réduits de contrainte et essentiellement exempte de séparation de phases en réalisant une croissance latérale à partir des portions non gravées de la couche de nitrure III. Dans certains modes de réalisation, des processus supplémentaires peuvent comprendre la déposition, la refusion et la planarisation d'un matériau vitreux pouvant être refondu. 1018] Des modes de réalisation supplémentaires de l'invention utilisent la couche au nitrure III continue avec des niveaux réduits de contrainte, essentiellement exempte de séparation de phases dans un certain nombre de façons. Dans certains modes de réalisation, /37 les structures de dispositif sont formées sur la couche continue de matériau nitrure III. Les catégories de structures de dispositifs qui peuvent être formées ont été précédemment soulignées. Dans d'autres modes de réalisation de l'invention, une portion de la couche continue de matériau nitrure III est détachée, un tel détachement peut être produit en utilisant une implantation ionique ou de manière alternative une pluralité de régions vidées formées pendant le processus de croissance latéral. [19] Les divers modes de réalisation de l'invention comprennent également des structures formées pendant les processus soulignés précédemment. Un certain mode de réalisation de l'invention comprend une structure à semiconducteurs comprenant ur îlot nitrure III avec des niveaux réduits de contrainte. L'îlot nitrure III peut également comprendre une surface libre avec une aire inférieure environ à 2,5 x 105 m2 et peut être composé de nitrure de gallium et d'indium essentiellement à phase unique avec un pourcentage d'indium inférieur environ à 25 %. [20] La structure peut également comprendre une structure de support comprenant un ou plusieurs éléments y compris un matériau de base, une couche d'arrêt de gravure et une couche sacrificielle, dans laquelle un élément peut présenter des fonctions multiples. Certains modes de réalisation de l'invention comprennent une interface d'adhésion entre une surface d'adhésion de l'îlot nitrure III et une surface d'adhésion de la structure de support, dans lesquels l'aire de la surface d'adhésion des îlots nitrure III est environ supérieure à l'aire de la surface d'adhésion de la structure de support. [21] Les modes de réalisation de l'invention comprennent des structures supplémentaires produites à partir de celles précédemment soulignées. Les structures supplémentaires comprennent une pluralité de structures à semiconducteurs précédemment soulignées dans lesquelles les surfaces libres des îlots nitrure III sont essentiellement dans le même plan horizontal et sont séparées au niveau de leur périphérie par une distance inférieure environ à 30 !lm. La structure à semiconducteurs supplémentaire comprend également un matériau nitrure III d'addition adjacent à la surface libre des îlots nitrure III formant ainsi une couche essentiellement continue de matériau nitrure III. Dans des modes de réalisation particuliers, la couche essentiellement continue de matériau nitrure III comprend du nitrure de gallium et d'indium essentiellement à phase unique avec un pourcentage d'indium supérieur environ à 25 %. /37 [22] Des aspects supplémentaires et des détails et des combinaisons alternatives des éléments de la présente invention seront apparents à la lecture de la description détaillée suivante et sont également dans le cadre de l'invention de l'inventeur.
BREVE DESCRIPTION DES DESSINS [23] La présente invention peut être comprise de manière plus complète en référence à la description détaillée suivante des modes de réalisation préférés de la présente invention, aux exemples illustratifs de modes de réalisation spécifiques de l'invention et aux figures jointes dans lesquelles : [024] Les figures 1 A - G illustrent schématiquement des modes de réalisation spécifiques de l'invention pour réduire le niveau de contrainte dans des structures à semiconducteurs. [025] La figure 2 illustre schématiquement une vue en plan d'une structure produite par des modes de réalisation de l'invention. [026] La figure 3 illustre schématiquement un mode de réalisation spécifique de l'invention utilisant les couches à contrainte réduite produites dans le cadre de la formation de couches continues de matériaux semiconducteurs. [27] La figure 4 illustre schématiquement un mode de réalisation alternatif de l'invention utilisant les couches à contrainte réduite produites dans le cadre de la formation de couches continues de matériaux semiconducteurs.
DESCRIPTION DETAILLEE DU MODE DE REALISATION PREFERE [28] Les modes de réalisation de l'invention comprennent des procédés et des structures pour réduire le niveau de contrainte et essentiellement empêcher une séparation de phases dans des couches à semiconducteurs à croissance hétéroépitaxique et la formation de structures, substrats et dispositifs à partir de telles couches. La description suivante commence avec un résumé bref des modes de réalisation de l'invention, suivi par une description plus détaillée. [29] Le terme "essentiellement" est utilisé dans la présente en référence à un résultat qui est complet sauf en ce qui concerne les déficiences normalement attendues dans l'art. Par exemple, on ne peut pas attendre automatiquement d'une couche épitaxique qu'elle /37 soit complètement continue (ou complètement monocristalline, ou complètement d'une polarité cristalline, ou complètement d'une phase de composition unique) sur des dimensions macroscopiques. Toutefois, on peut attendre automatiquement d'une couche épitaxique qu'elle soit essentiellement continue (ou essentiellement monocristalline , ou essentiellement d'une polarité cristalline , ou essentiellement d'une phase de composition unique ) sur des dimensions macroscopiques où les discontinuités (ou domaines cristallins, ou limites cristallines) présentes sont celles attendues dans l'art pour les conditions de traitement, la qualité de matériau recherchée, et ainsi de suite. [30] L'expression "épaisseur cristalline" fait référence à une épaisseur à laquelle une contrainte est suffisante dans une couche épitaxique pour provoquer une formation de défauts pour réduire le niveau de contrainte. [31] L'expression "niveaux réduits de contrainte" fait référence dans la présente à un niveau de contrainte, pour une composition donnée, qui est inférieur au niveau de contrainte présent au niveau de l'épaisseur critique pour la formation de défauts cristallins pendant la croissance hétéroépitaxique. [32] Les modes de réalisation présentent des applications pour faire grandir de manière épitaxique une large gamme de matériaux semiconducteurs et des combinaisons de ceux-ci, à la fois des semiconducteurs élémentaires et des semiconducteurs composés. Par exemple, il peut être appliqué à des combinaisons de Si (silicium) et/ou de Ge (germanium).
Il peut également être appliqué à des groupes II-VI et des groupes III-V de matériaux semiconducteurs composés. Des applications particulières sont de faire grandir des nitrures purs ou mélanges du groupe des métaux III (nitrures III) (par ex., GaN, InGaN, AIGaN, etc.) avec des niveaux réduits de contrainte. [33] Toutefois, afin que la description suivante soit concise et pratique et sans limitation prévue, l'invention est décrite dans la présente principalement dans des modes de réalisation visant à la croissance de nitrures III, et particulièrement dans des modes de réalisation visant à la formation de matériaux InGaN et GaN. Le point central de la description est uniquement en guise d'exemple, et il ne doit pas être considéré comme limitant l'invention. En effet, comme cela sera apparent à la lecture de la description suivante et dans les figures jointes, les procédés des modes de réalisation peuvent facilement être appliqués à la croissance de semiconducteurs composés de groupe III-V de manière /37 générale, à la croissance de semiconducteurs composés appartenant à d'autres groupes (par ex., groupe II-VI), et à la croissance de semiconducteurs en alliage et élémentaires. Par conséquent, c'est sans limitation que la description dans la présente se concentre principalement sur des modes de réalisation de l'invention concernant les nitrures III et GaN. [0341 Les titres utilisés dans la présente sont aux fins de clarté uniquement et sans aucune limitation prévue. Un nombre de références sont citées dans la présente, et leurs divulgations complètes sont incorporées à la présente, dans leur intégralité, par voie de référence à toutes fins. En outre, aucune des références citées, quelque soit la manière selon laquelle elles sont caractérisées ci-dessus, n'est admise comme antérieure à l'invention du sujet revendiqué dans la présente. Brièvement, des procédés des modes de réalisation de l'invention commencent avec la formation d'une couche à semiconducteurs contrainte sur une structure de support utilisant une liaison et une séparation de matériau contraint à partir d'une structure donneuse appropriée. La contrainte dans la couche à semiconducteurs est produite communément par la déposition hétéroépitaxique du semiconducteur sur un substrat au réseau décalé. Le semiconducteur contraint peut être déposé directement sur un substrat et ensuite adhéré à une structure de support ou de manière alternative on peut faire croître le semiconducteur contraint sur un substrat approprié et ensuite le transférer sur un support intermédiaire avant l'adhésion à la structure de support. La couche à semiconducteurs contrainte peut être déposée en dessous de l'épaisseur critique pour empêcher la formation de défauts supplémentaires dans le matériau et également pour essentiellement empêcher une séparation de phases. [0351 Une surface de la structure donneuse comprenant une couche à semiconducteurs contrainte (la surface d'adhésion du semiconducteur contraint) est amenée au contact et adhérée à une surface de la structure de support (la surface d'adhésion de la structure de support), formant une interface d'adhésion entre les deux articles. Suite à l'adhésion de la couche à semiconducteurs sur la structure de support, le substrat de croissance à réseau décalé (ou de manière alternative le support intermédiaire) peut être retiré en utilisant des techniques connues dans l'art. 1036] La surface de la couche à semiconducteurs contrainte opposée à la surface d'adhésion (à laquelle il est fait référence sous le terme de surface "libre") est structurée /37 avec un matériau de masquage de sorte que des zones de la surface libre sont soit exposées, soit couvertes par le matériau de masquage. Des portions exposées de la couche à semiconducteurs contrainte sont gravées de manière sélective et anisotrope, le processus de gravure exposant l'interface d'adhésion sous-jacente entre le semiconducteur et la structure de support, formant ainsi une pluralité de régions à semiconducteurs isolées. [37] Des processus de gravure supplémentaires sont utilisés pour retirer de manière sélective des portions de la structure de support non seulement dans les régions exposées mais également dans les régions masquées (c'est-à-dire les régions sous la couche à semiconducteurs), dégageant ainsi le matériau semiconducteur et produisant une pluralité d'îlots semiconducteurs élevés. Dans certains modes de réalisation exemplaires, les processus de gravure supplémentaires comprennent une gravure anisotrope suivie par une gravure isotrope (latérale) ou de manière alternative une gravure principalement isotrope (latérale). [38] Une portion de l'interface d'adhésion entre la pluralité d'îlots semiconducteurs et la structure de support est maintenue pour fournir une structure de support mécanique. Par conséquent, une pluralité de structures sont produites comprenant des îlots élevés de matériau semiconducteur supportée sur une colonne de fondation du matériau de la structure de support. L'élimination de la contrainte maintenant la structure de support des zones des îlots semiconducteurs résulte en des niveaux réduits de contrainte dans les îlots semiconducteurs. [39] Des modes de réalisation supplémentaires de l'invention comprennent d'utiliser les îlots élevés de matériau semiconducteur supportés sur une colonne de fondation du matériau de support pour la formation de couches continues de matériau semiconducteur avec des niveaux réduits de contrainte, essentiellement exemptes d'une séparation de phases. De tels procédés utilisent la surface libre des îlots semiconducteurs comme cristaux germes pour des processus de surcroissance latérale, avec ou sans processus de déposition supplémentaire et de planarisation. Une croissance latérale de matériau semiconducteur supplémentaire est poursuivie à partir des cristaux germes des îlots jusqu'à ce qu'une coalescence se produise, formant un film essentiellement continu de matériau semiconducteur supplémentaire. La croissance de matériau semiconducteur supplémentaire est ensuite poursuivie jusqu'à ce qu'une épaisseur souhaitée soit atteinte. Le film continu de /3 7 matériau essentiellement exempt de contrainte est également essentiellement une phase de composition unique (c'est-à-dire exempte de séparation de phases). Puisque le matériau semiconducteur supplémentaire est germé à partir des îlots avec des niveaux réduits de contrainte, le matériau semiconducteur supplémentaire peut présenter une épaisseur augmentée ou des compositions plus souhaitables avec une probabilité réduite de séparation de phases. Le matériau semiconducteur produit par les modes de réalisation de l'invention peut être utilisé dans sa condition actuelle, ou des portions peuvent être détachées et transférées pour la formation de structures à semiconducteurs alternatives, par exemple des substrats composites. [040] Des modes de réalisation de l'invention concernant la production de matériaux semiconducteurs avec des niveaux réduits de contrainte, essentiellement exempts d'une séparation de phases, sont maintenant décrits plus en détails avec référence supplémentaire aux figures 1A - G utilisant le système de matériaux nitrure III comme exemple non limitatif. Les modes de réalisation de l'invention commencent avec la structure intermédiaire 10 illustrée à la figure A. [041] La structure intermédiaire 10 comprend la structure de support 1 et la structure donneuse 3. La structure de support 1 est illustrée comme comprenant des éléments multiples comprenant une couche sacrificielle 11, une couche d'arrêt de gravure 9 et une couche de support de base 7. Il doit être remarqué que la couche d'arrêt de gravure et la couche de support de base sont des composants facultatifs de la structure de support et par conséquent un ou les deux éléments peuvent être omis. En outre, un élément unique de la structure de support peut être multifonctionnel (c'est-à-dire un élément unique peut comprendre une couche d'arrêt de gravure et une couche de support de base, etc.). Par exemple, une couche unique de matériau pourrait constituer à la fois la couche sacrificielle 11 et la couche de support de base 7 (par ex., la couche d'arrêt de gravure étant omise et un substrat à l'oxyde de silicium fournissant à la fois la couche sacrificielle et la couche de support de base). Egalement un matériau unique pourrait fonctionner à la fois comme la couche d'arrêt de gravure 9 et la couche de support de base 7 (par ex., une couche sacrificielle à l'oxyde de silicium et une couche d'arrêt de gravure / de support de base en saphir). En outre la structure de support peut comprendre des couches supplémentaires en fonction des propriétés souhaitées de la structure de support, des couches supplémentaires /37 pourraient comprendre des couches d'arrêt de gravure, des couches sacrificielles, des couches d'adhésion, etc., supplémentaires. 10421 Dans certains modes de réalisation de l'invention, la couche sacrificielle I 1 comprend un matériau capable d'être gravé sélectivement de manière isotrope (c'est-à-dire une gravure dans laquelle le taux de la réaction à la gravure est essentiellement non directionnel, c'est-à-dire une gravure dans toutes les directions simultanément), et peut comprendre des matériaux qui sont communément gravés avec des agents de gravure liquides, y compris des oxydes (SiO2, ZnO), des nitrures (Si,NX), des III-V (GaAs, InP), des métaux, des polymères, etc. La surface d'adhésion 19 de la structure de support 1 (c'est-à dire de la couche sacrificielle 11) présente de préférence des caractéristiques (c'est-à-dire une rugosité de surface et une chimie de surface pour fournir une interface d'adhésion de haute qualité avec la structure donneuse 3). Dans un certain mode de réalisation, la surface d'adhésion de la structure de support présente une rugosité de surface inférieure environ à 15 A. 1043] La couche d'arrêt de gravure 9 comprend un matériau qui présente une sélectivité à la gravure très faible par rapport à la couche sacrificielle, dans laquelle la sélectivité à la gravure est donnée comme le taux de gravure de la couche d'arrêt de gravure / le taux de gravure de la couche sacrificielle. Dans certains modes de réalisation, la couche d'arrêt de gravure peut comprendre des matériaux diélectriques, par exemple des oxydes de silicium et des nitrures de silicium. En outre, les propriétés de la couche d'arrêt de gravure peuvent également empêcher la nucléation d'un matériau semiconducteur supplémentaire dans les étapes du processus suivantes de l'invention. 1044] La structure de support de base peut comprendre une base homogène comprenant du saphir, du silicium, des oxydes de silicium, des nitrures de silicium, des III-V ou une base hétérogène comprenant du silicium sur isolateur (SOI), du SiC sur isolateur (SICOI), etc. 1045] La structure donneuse 3 comprend le substrat composite 5 et une couche à semiconducteurs contrainte 13, en guise d'exemple non limitatif, le semiconducteur contraint comprend le nitrure de gallium et d'indium (InGaN). Le substrat composite 5 comprend la base 17 et une couche intermédiaire facultative 15, en guise d'exemple non limitatif la base comprenant du saphir et la couche intermédiaire facultative comprenant du /37 nitrure de gallium (GaN). Il doit être apprécié que la base 17 peut comprendre un substrat homogène (par ex. GaN) ou un substrat hétérogène comprenant deux matériaux ou plus (par ex.. GaN sur saphir (GaNOS), GaN sur isolateur (GaNOI)). Une couche à semiconducteurs contrainte 13 peut être formée sur le substrat composite soit par déposition directe, soit via un transfert d'une structure de support intermédiaire (non illustrée). [46] Une déposition directe de la couche à semiconducteurs contrainte peut impliquer une couche intermédiaire 15, par exemple la couche intermédiaire peut comprendre un matériau pour aider à la déposition de la couche à semiconducteurs contrainte si une déposition directe sur la base 17 pose problème. Par exemple, la couche intermédiaire peut comprendre du nitrure de gallium sur la base 17 (par ex., saphir) pour aider à la déposition de la couche à semiconducteurs contrainte. Dans d'autres modes de réalisation, l'intermédiaire peut être omis si la base fournit une surface de haute qualité pour une déposition directe de la couche à semiconducteurs contrainte. Par exemple, une plaquette au nitrure de gallium autonome (FS) pourrait comprendre la base, auquel cas une couche d'InGaN contrainte pourrait être directement déposée sur la base sans avoir besoin d'une couche intermédiaire. [47] Dans des modes de réalisation alternatifs, la couche à semiconducteurs contrainte est déposée sur une structure de support intermédiaire (non illustrée) et ensuite transférée au substrat composite 5 en utilisant des procédés d'adhésion et de transfert de couches, tels que connus dans l'art. De tels processus de transfert maintiennent essentiellement la contrainte dans le matériau semiconducteur mais sont capables d'altérer la polarité. Par exemple, InGaN est grandi communément avec une polarité métal (c'est-à-dire Ga-polaire), toutefois, il peut être avantageux dans certains modes de réalisation d'adhérer et de transférer une portion du matériau Ga-polaire au substrat composite 5, auquel cas le matériau serait inversé sur la polarité azote (N-polaire) en raison de la nature du processus de transfert, comme connu dans l'art. Dans de tels exemples, la couche intermédiaire 15 peut comprendre une couche d'assistance d'adhésion pour aider à l'adhésion de la couche contrainte au substrat composite. Par exemple, la couche intermédiaire pourrait comprendre un oxyde de silicium ou un matériau de nitrure de silicium pour assister à l'adhésion d'une couche InGaN transférée d'une structure de support intermédiaire. /37 [48] Soit par déposition directe, soit par transfert d'une structure de support intermédiaire la contrainte dans la couche à semiconducteurs est communément produite en raison d'un décalage de réseau entre la couche à semiconducteurs et un substrat de croissance. La couche à semiconducteurs contrainte est communément déposée en dessous ou aux environs de l'épaisseur critique pour la formation de défauts en raison de la relaxation de contrainte, empêchant ainsi une augmentation significative de la densité des défauts dans le matériau semiconducteur et le démarrage de la séparation de phases. Par exemple, pour Ino,i;Gao,85N, l'épaisseur critique est d'environ 20 nm, tandis que pour Ino,25Gao,75N, la valeur attendue est dans la gamme de quelques nanomètres. La couche à semiconducteurs, par exemple un matériau nitrure III, peut être déposée par diverses techniques connues dans l'art, y compris une épitaxie en phase vapeur aux organométalliques (EPVOM), une épitaxie en phase vapeur haloïde (ou hydrure) (EPVH), une épitaxie par faisceaux moléculaires (MBE). Comme avec la surface d'adhésion 19 de la structure de support 1, la surface d'adhésion 21 de la couche à semiconducteurs contrainte présente une qualité suffisamment élevée (c'est-à-dire une rugosité atomique inférieure à environ 15 À). [49] La structure intermédiaire 20 (figure 1B) est formée en mettant en contact direct la structure de support 1 et la structure donneuse 3, de sorte que la surface d'adhésion de la structure de support 19 soit amenée au contact de la surface d'adhésion 21 de la couche à semiconducteurs contrainte, produisant ainsi une interface d'adhésion 25. Par exemple, la surface d'adhésion 25 peut être produite par une adhésion anodique, directe ou adhésive. La qualité de l'interface d'adhésion 25 peut être en outre améliorée via des procédés connus dans l'art tels qu'une température élevée, une adhésion haute pression ainsi que des techniques de nettoyage préadhésion telles que le nettoyage chimique par voie humique et le nettoyage au plasma réactif. [50] Lors de la formation de l'interface d'adhésion 25, la portion de substrat composite de la structure donneuse est éliminée de la structure intermédiaire 20 de la figure I B. Le substrat composite 5 est retiré pour permettre l'accès à la surface libre 23 du matériau semiconducteur contraint. La surface libre peut comprendre un matériau métal- polaire, azote-polaire, semi-polaire ou non-polaire et il doit être remarqué que la polarité de la surface libre peut être l'opposée de celle de la surface d'adhésion pour les nitrures III /37 polaires. L'élimination du substrat composite 5 (comme illustré à la figure 1C) élimine également l'élément de réseau décalé du matériau semiconducteur contraint ; toutefois la contrainte dans le matériau est essentiellement maintenue par l'interface d'adhésion 25. Le substrat composite 5 peut être éliminé par un nombre de techniques connues dans l'art telles que des techniques de décollement laser, de gravure, de meulage ou d'implantation ionique telles que celles connues comme SMART CUTTM 10511 Lors de l'élimination du substrat composite de la structure intermédiaire 20, la structure résultante, la structure intermédiaire 30, est sélectivement masquée avec le matériau de masquage 27, comme illustré à la figure 1 D pour former une structure intermédiaire 40. La formation du matériau de masquage 27 au niveau d'emplacements sélectionnés sur la surface libre de la couche à semiconducteurs peut être produite en utilisant des processus bien connus dans l'art tels que ceux utilisant des produits chimiques photosensibles et des techniques de photolithographie, ainsi que la déposition de matériau de masquage et la gravure structurée du matériau de masquage. Des matériaux de masquage peuvent comprendre des polymères photosensibles, et des matériaux diélectriques et métalliques. [052] Le matériau de masquage 27 est utilisé pour protéger des zones sélectionnées de la couche à semiconducteurs 13 pendant les processus de gravure suivants, tout en laissant les zones exposées ouvertes à la gravure (c'est-à-dire les zones d illustrées à la figure ID). Les processus de gravure sont initialement utilisés pour éliminer de manière essentiellement anisotrope (gravure dans laquelle le taux de gravure dans la direction normale par rapport à la surface est bien plus élevé que dans la direction parallèle à la surface) les régions non masquées de la couche à semiconducteurs 13 pour produire des régions à semiconducteurs isolées 13a comme illustrées à la figure 1E. Une gravure anisotrope du matériau semiconducteur est préférable dans certains modes de réalisation pour empêcher essentiellement le matériau semiconducteur contraint d'être gravé latéralement, augmentant ainsi la distance de croissance latérale suivante entre des cristaux germes requis pour la coalescence, cette distance d entre les fronts de croissance sera discutée plus loin plus en détails. [0531 Dans le mode de réalisation illustré à la figure 1E, le processus de gravure anisotrope est illustré comme ayant gravé au travers de la couche à semiconducteurs /37 contrainte pour exposer une couche sacrificielle 11 de la structure de support 1. La gravure anisotrope du matériau semiconducteur contraint (c'est-à-dire un matériau nitrure III) maintient l'interface d'adhésion 25 entre les régions à semiconducteurs isolées 13a et la structure de support 1 dans les régions masquées correspondant aux emplacements protégés par le matériau de masquage 27. En outre, la surface d'adhésion des régions à semiconducteurs 21 et la surface d'adhésion de la structure de support 19 sont maintenues dans les régions masquées. Dans les régions non masquées, l'interface d'adhésion 25 ainsi que les surfaces d'adhésion 19 et 21 sont éliminées par le processus de gravure. (054] Des techniques de réalisation du processus de gravure essentiellement anisotrope peuvent comprendre des techniques de gravure humide ou de gravure au plasma. Dans certains modes de réalisation de l'invention, les techniques de gravure au plasma sont utilisées pour réaliser le processus de gravure anisotrope y compris la gravure ionique réactive (RIE), la gravure au plasma couplée de manière inductive (ICP), la gravure par résonnance cyclotron électron (ECR), entre autres. Par exemple, les nitrures NI tels que InGaN sont connus dans l'art pour graver efficacement dans des plasmas à base de chlore. 1055] Une étape suivante du processus de gravure peut se poursuivre via divers modes de réalisation de la présente invention. Les processus de gravure suivants éliminent des zones de la surface d'adhésion de la structure de support, résultant en des îlots élevés de matériau semiconducteur avec des niveaux réduits de contrainte et essentiellement une phase de composition unique. Un mode de réalisation pour réaliser une élimination partielle de la surface d'adhésion de la structure de support est illustré dans les figures IF - G, tandis qu'un mode de réalisation alternatif est illustré à la figure IF. (056] Dans le mode de réalisation illustré aux figures 1 F - G, la couche sacrificielle 1 1 est tout d'abord gravée de manière anisotrope (figure 1 F) suivi par une gravure isotrope supplémentaire (figure 1G). 1057] Le processus de gravure anisotrope grave sélectivement via les régions non masquées de la couche sacrificielle I 1 (de la structure de support 1), le processus de gravure étant essentiellement stoppé par l'exposition de la couche d'arrêt de gravure 9. La gravure anisotrope de la couche sacrificielle 1 1 peut nécessiter une chimie de gravure différente de celle précédemment utilisée pour les régions à semiconducteurs contraintes 13a si la couche sacrificielle I l présente des caractéristiques de gravure différentes. Par exemple, des /37 couches sacrificielles au nitrure / oxyde de silicium peuvent être gravées au plasma en utilisant des chimies à base de fluor à l'opposé de chimies à base de chlore communément utilisées pour des matériaux nitrure III. [58] Si la couche d'arrêt de gravure 9 est utilisée, la chimie utilisée pour graver de manière anisotrope la couche sacrificielle ne doit pas graver de manière significative la couche d'arrêt de gravure. Par exemple, si la couche sacrificielle comprend du dioxyde de silicium et le substrat de base (agissant comme une couche d'arrêt de gravure) comprend du saphir, alors une chimie de gravure à base de fluor utilisée pour graver la couche de dioxyde de silicium ne gravera pas significativement la couche en saphir. La structure intermédiaire 60 (figure IF) est produite suivants la réalisation de la portion anisotrope du processus de gravure de la structure de support de ce mode de réalisation. [59] Des processus de gravure suivants de ce mode de réalisation sont utilisés pour éliminer de manière sélective la couche sacrificielle en dessous des régions à semiconducteurs sans graver de manière significative les régions à semiconducteurs en elles-mêmes, pour se faire, des caractéristiques de gravure peuvent être altérées pour graver essentiellement latéralement la couche sacrificielle 11 (de la structure de support 1) comme illustré à la figure 1G. La gravure latérale de la couche sacrificielle restante est utilisée pour éliminer les zones sélectionnées de la surface d'adhésion 19 de la structure de support, exposant ainsi les zones adjacentes de la surface d'adhésion 21 du matériau semiconducteur (c'est-à-dire que pour toute fraction latérale de la surface d'adhésion de la structure de support qui est éliminée, une fraction correspondante de la surface d'adhésion à semiconducteurs est exposée). [60] La gravure latérale de la couche sacrificielle peut être réalisée en utilisant des procédés bien connus dans l'art et peut être atteinte, par exemple, par gravure au plasma à sec, gravure humide. etc. Par exemple, les paramètres de gravure plasma peuvent être optimisés pour réduire l'orientation du processus de gravure pour produire une caractéristique de gravure plus isotrope (par ex., pressions supérieures, puissances inférieures, etc.). En outre, la gravure latérale peut être augmentée en utilisant une couche d'arrêt de gravure pour essentiellement empêcher une gravure verticale et imposer une gravure latérale augmentée. De manière alternative, une gravure humide est bien connue dans l'art pour produire communément une gravure latérale isotrope. /37 [61] Le processus sélectionné pour éliminer latéralement des portions de couche sacrificielle 1 1 doit être hautement sélectif pour la couche sacrificielle sans graver de manière significative le matériau semiconducteur. Par exemple, une couche sacrificielle comprenant un oxyde de silicium se graverait de manière isotrope dans un agent de gravure contenant de l'acide fluorhydrique (HF), tandis que l'agent de gravure HF ne graverait pas de manière significative un matériau nitrure III. [62] La gravure latérale est poursuivie jusqu'à ce qu'une colonne 1 la de la couche sacrificielle reste en dessous du matériau semiconducteur, la colonne étant taillée suffisamment pour supporter l'îlot semiconducteur élevé, comme illustré à la figure 1G.
Dans des modes de réalisation dans lesquels une couche d'arrêt de gravure est utilisée, la hauteur de la colonne de support est essentiellement la même que l'épaisseur de la couche sacrificielle. Dans des modes de réalisation dans lesquels une couche d'arrêt de gravure n'est pas utilisée, la hauteur de la colonne de support peut être essentiellement différente de l'épaisseur de la couche sacrificielle. [063] Les processus soulignés, par conséquent, produisent une pluralité de structures comprenant une colonne de matériau de support et un îlot élevé de matériau semiconducteur (par ex., des îlots InGaN) adhérés à la colonne via les portions restantes de faces d'adhésion 19 et 21 résultant en une interface d'adhésion 25 restante, le matériau semiconducteur de l'îlot présentant un niveau réduit de contrainte et comprenant une phase de composition unique essentielle. La surface d'adhésion du matériau semiconducteur reste essentiellement non gravée pendant les processus précédents tandis qu'une portion significative de la surface d'adhésion de la structure de support a été éliminée. Par conséquent, l'aire de la surface d'adhésion du matériau de l'îlot semiconducteur (c'est-à-dire un îlot nitrure III) est environ supérieure à l'aire de la surface d'adhésion de la structure de support. La pluralité d'îlots semiconducteurs comprend des surfaces libres 23 qui sont essentiellement dans le même plan horizontal. [064] Les îlots semiconducteurs 13b de la structure intermédiaire 70 sont capables de relaxation de contrainte en raison de l'élimination sélectionnée des zones de l'interface d'adhésion entre la structure de support et le matériau semiconducteur.
L'élimination sélectionnée de l'interface d'adhésion 25 par l'élimination de la surface d'adhésion de la structure de support et l'exposition de la surface d'adhésion du matériau /37 semiconducteur. L'élimination latérale sélectionnée de la structure de support élimine l'élément maintenant la contrainte dans les îlots semiconducteurs. Par conséquent, lors de l'élimination de la surface d'adhésion de la structure de support, le matériau semiconducteur est capable de subir un degré de relaxation de contrainte. [065] Dans le mode de réalisation de la figure 1G, les îlots élevés de matériau semiconducteur sont illustrés schématiquement via des flèches 29 comme s'étendant lors de l'élimination sélective de la structure de support. Dans ce mode de réalisation exemplaire non limitatif, le matériau semiconducteur comprend essentiellement un nitrure de gallium et d'indium contraint de manière compressive à phase unique (par ex., avec un pourcentage d'indium de 25 % Ino,25Gao,75N), qui, lors de l'élimination d'une portion de la structure de support maintenant la contrainte, est capable de libérer un degré de contrainte de compression et de s'étendre vers une valeur de contrainte d'équilibre. Dans des modes de réalisation de l'invention dans lesquels la structure de couche à semiconducteurs adhérée est sous une contrainte de tension (par ex., AIGaN contraint par tension sur GaN), le semiconducteur se contractera lors de l'élimination sélective de portions du matériau de structure de support vers une valeur de contrainte d'équilibre. [0661 Un mode de réalisation alternatif pour l'élimination de la couche sacrificielle de la structure de support 1 est illustré à la figure IF. Dans ce mode de réalisation, la couche sacrificielle est gravée en utilisant uniquement une gravure isotrope plutôt que le processus anisotrope / isotrope décrit précédemment. La gravure isotrope en une étape du mode de réalisation alternatif produit communément la colonne l la de la structure de support qui est essentiellement plus large à la base de la couche sacrificielle par rapport à la surface d'adhésion étroite de la structure de support. [0671 La figure 2 illustre une illustration vue du dessus en plan d'un mode de réalisation exemplaire d'îlots semiconducteurs essentiellement à phase unique avec des niveaux réduits de contrainte produits en utilisant les procédés précédemment décrits. La figure 2 illustre les îlots semiconducteurs lors de la réalisation de la gravure du matériau semiconducteur ainsi que la gravure d'une portion de la structure de support (c'est-à-dire une représentation en plan de la structure de la figure 1G ou de la figure I F). Dans le mode de réalisation représenté, les îlots semiconducteurs (c'est-à-dire des îlots nitrure III) avec des niveaux réduits de contrainte 203 chevauchent la structure de support restante 201. En outre, /37 la vue 207 illustre une vue agrandie de la région 205 donnant un examen plus proche d'une structure d'îlots semiconducteurs isolée unique, présentant des dimensions x et y, avec chaque îlot étant séparé de l'îlot voisin par la distance de séparation d. [0681 Les structures d'îlots semiconducteurs de la figure 2 sont illustrées avec des côtés latéraux de même taille x et y, formant une pluralité d'îlots carrés, toutefois, il doit être apprécié que les îlots semiconducteurs peuvent prendre diverses tailles et dimensions en fonction de l'usage suivant du matériau. Dans certains modes de réalisation de l'invention, les dimensions x et y des îlots essentiellement relaxés sont sélectionnées pour correspondre à la taille d'un dispositif à fabriquer sur la surface libre exposée de l'îlot semiconducteur avec des niveaux réduits de contrainte. Par exemple, dans des modes de réalisation où les îlots relaxés sont utilisés pour la fabrication de composants électroniques, de composants photovoltaïques, de composants optiques, ou de composants optoélectroniques, la taille de matrice, peut être inférieure de l'ordre d'environ 2,5 x 105 m2, de manière alternative, la taille de matrice peut être inférieure de l'ordre d'environ 6,25 x104 m2, ou de manière alternative, la taille de matrice peut être inférieure de l'ordre d'environ 1 x 104 m2. En guise d'exemple non limitatif pour la fabrication d'une diode laser, la taille des îlots peut être désignée pour correspondre à la largeur et à la longueur de la structure de cavité souhaitée. [0691 La séparation des îlots d est également un paramètre important. Si la couche à semiconducteurs contrainte superposant la structure de support est sous contrainte de compression, par exemple de l'InGaN transféré grandi initialement sur GaN, alors lors de la réduction du niveau de contrainte, le matériau nitrure III s'étendra et, par conséquent, un certain degré de séparation est requis entre les îlots pour permettre cette expansion. Un autre facteur déterminant la séparation des îlots est dû aux considérations requises pour la production de matériau semiconducteur de haute qualité dans des étapes de processus de surcroissance latérale suivantes. Si la séparation d entre les îlots essentiellement relaxés est excessive, alors les fronts de surcroissance latéraux d'îlots séparés peuvent fusionner avec un degré d'inclinaison ou de torsion dans le cristal qui pourrait détériorer la qualité du cristal. Une surcroissance latérale de haute qualité peut être produite quand la séparation des îlots semiconducteurs est inférieure d'environ 100 m, ou de manière alternative inférieure d'environ 30 m, ou de manière alternative inférieure d'environ 10 m. /3 7 [70] Des modes de réalisation de l'invention soulignés jusqu'ici ont décrit des procédés de production d'une pluralité de structures comprenant des colonnes de matériau de la structure de support élevant l'îlot semiconducteur de matériau. Par exemple, le matériau semiconducteur comprend un nitrure III et dans lequel le matériau nitrure III des îlots présente un niveau réduit de contrainte et une composition essentielle singulière. Des modes de réalisation de l'invention sont maintenant décrits qui utilisent les îlots semiconducteurs à contrainte réduite pour produire des structures, dispositifs et substrats semiconducteurs. [71] Un mode de réalisation utilisant les îlots semiconducteurs avec des niveaux réduits de contrainte est décrit en référence aux figures 3A - C. La structure initiale exploitée pour des procédés de ce mode de réalisation peut être identique à celle illustrée à la figure 1G, bien qu'il doit être apprécié que les procédés de l'invention peuvent également être bien appliqués à la structure illustrée à la figure 1F. [72] La figure 3A illustre l'utilisation des surfaces libres 23 (illustrées par une ligne en pointillés) des îlots semiconducteurs à contrainte réduite comme cristaux germes pour une croissance latérale de matériau semiconducteur supplémentaire. Plus en détails, on fait croître un matériau semiconducteur supplémentaires 29 dans des conditions favorisant une croissance latérale, en commençant des surfaces libres exposées 23 des îlots semiconducteurs à contrainte relaxée 13b. Dans certains modes de réalisation, la croissance peut commencer depuis les structures d'îlots dans un mode de croissance plus vertical et, lors de l'obtention de la hauteur verticale souhaitée, passer à un mode de croissance plus latéral, de manière alternative un mode de croissance latéral peut être utilisé depuis le décalage. Dans certains modes de réalisation, un mode de croissance vertical initial peut être utilisé pour fournir des facettes latérales 31 depuis lesquelles une croissance latérale peut être initiée. En outre, des conditions de croissance peuvent être sélectionnées pour produire un mode de croissance incorporant à la fois des composants latéraux et verticaux. Des conditions appropriées pour obtenir des modes de croissance verticaux et latéraux sont connus dans l'art. [73] La figure 3A illustre par conséquent une étape précoce dans la croissance latérale de surfaces libres 23 d'îlots semiconducteurs 13b, avec du matériau semiconducteur à croissance latérale supplémentaire 29 se nucléant à partir des surfaces libres 23 pour /37 produire des fronts de croissance de cristaux latéraux 31. On peut attendre du matériau semiconducteur supplémentaire 29 déposé durant le processus de croissance latéral qu'il hérite des propriétés du matériau sur lequel la nucléation se produit. [074] En guise d'exemple non limitatif et pour développer encore le concept de propriétés cristallines héritées, on peut attendre d'un matériau nitrure III supplémentaire à croissance latérale qui est germé à partir d'îlots nitrure III (c'est-à-dire cristaux germes InGaN) qu'il présente un niveau réduit de contrainte et essentiellement une phase de composition unique (c'est-à-dire essentiellement exempte de séparation de phases). En outre, puisque le matériau nitrure III supplémentaire est germé à partir du matériau d'îlots nitrure III avec des niveaux réduits de contrainte, il peut être attendu que le matériau nitrure I11 supplémentaire puisse être déposé sur une épaisseur plus importante et avec un pourcentage supérieur d'indium avec une possibilité réduite d'initier le démarrage d'une séparation de phases. Dans certains modes de réalisation, les îlots nitrure III comprennent un nitrure de gallium et d'indium essentiellement à phase unique avec un pourcentage d'indium inférieur à environ 25 %, tandis que le matériau nitrure III supplémentaire comprend un nitrure de gallium et d'indium essentiellement à phase unique avec un pourcentage d'indium supérieur environ à 25 %. Le matériau nitrure III supplémentaire 29 peut être déposé en utilisant MOCVD ou de manière alternative par HVPE en fonction du taux de croissance requis et de l'épaisseur de couche totale souhaitée. [0751 Il doit être remarqué que bien qu'une croissance de matériau semiconducteur supplémentaire se produit de manière extensive à partir des surfaces libres des îlots semiconducteurs, en réalité un degré de déposition sur les autres surfaces des îlots semiconducteurs de la figure 3A peut se produire en raison du manque de matériau de masquage pour masquer les surfaces supplémentaires des îlots semiconducteurs. Toutefois, dans certains modes de réalisation incorporant une couche d'arrêt de gravure 9, la couche d'arrêt de gravure est sélectionnée pour empêcher essentiellement la nucléation de matériaux semiconducteurs supplémentaires, il est communément fait référence à de tels matériaux empêchant la nucléation comme des anti-tensioactifs et des matériaux diélectriques tels que des dioxydes de silicium et des nitrures de silicium sont connus dans l'art pour posséder de telles propriétés anti-tensioactives pour le système de matériaux nitrure III. 2936904 22/37 [76] Le degré de déposition sur des zones indésirables (c'est-à-dire des facettes autres que les surfaces libres 23), peut également diminuer avec la quantité croissante de matériau semiconducteur supplémentaire 1 formé sur la surface libre des îlots semiconducteurs. A mesure que le processus de croissance latérale se poursuit, le matériau 5 semiconducteur supplémentaire continue de croître latéralement et des fronts de croissance 33 convergent vers le point de coalescence, comme illustré à la figure 3B. Au cours de la convergence des fronts de croissance, une diminution de la phase gazeuse peut être expérimentée dans les zones à proximité de la structure de support et des facettes latérales en raison de l'incapacité de gaz précurseurs à se combiner efficacement et à réagir, empêchant 10 ainsi dans une certaine mesure une déposition supplémentaire de matériaux semiconducteurs dans ces zones. [77] La figure 3B illustre le processus de croissance latérale à l'étape de coalescence du matériau semiconducteur supplémentaire 29 pour former un film essentiellement continu de matériau semiconducteur, par exemple comprenant un nitrure III 15 tel que InGaN, AIGaN, etc. Des fronts de croissance de semiconducteurs 31 convergent et fusionnent au niveau d'un emplacement 33 pour former un film coalescé unique de matériau semiconducteur supplémentaire. L'agencement spatial, la taille et la structure des surfaces libres des îlots semiconducteurs 23 sont de préférence optimisés afin de promouvoir un processus de croissance latérale de haute qualité (comme précédemment souligné), par 20 exemple des plateformes ont une taille, une forme et une distribution prévues pour empêcher une inclinaison/torsion cristalline avant la coalescence, empêchant ainsi essentiellement une formation de défaut supplémentaire. [78] Il doit être remarqué que les procédés du mode de réalisation résultent non seulement en la formation d'une couche continue de matériau semiconducteur, mais 25 également en la formation d'une pluralité de zones vidées 35 situées entre le matériau semiconducteur coalescé. L'étendue spatiale des régions vidées dépend de la distribution et de la densité des îlots semiconducteurs et le degré du processus de croissance latérale favorise la croissance verticale par rapport à latérale pendant l'étape de croissance de coalescence. 30 [079] Suite à la coalescence du film semiconducteur, le mode de croissance peut être altéré, si souhaité, en un mode plus vertical pour produire un film continu en une /37 épaisseur souhaitée, comme illustré à la figure 3C. L'épaisseur de la couche résultante 1 peut être inférieure à environ 1 m, ou à environ 100 m, ou à environ 500 m, ou à environ 1000 m. [80] La couche à semiconducteurs continue résultante 37 peut être utilisée pour la fabrication de composants électroniques, de composants photovoltaïques, de composants optiques ou de composants optoélectroniques etc. Dans des modes de réalisation alternatifs de l'invention, soit une portion, soit la totalité de la couche à semiconducteurs continue peut être transférée depuis une structure intermédiaire 110 pour produire des substrats de types autonomes ou composites. Des processus de transfert peuvent se poursuivre avec le détachement d'une portion de la couche continue et peuvent également comprendre des techniques d'adhésion. [81] Dans certains modes de réalisation, une portion de couche à semiconducteurs 37 peut être détachée de la structure intermédiaire 110 via une implantation d'ions et des techniques de séparation, par exemple en utilisant des techniques auxquelles il est fait référence sous le nom de SMART-CUTTM. De tels processus sont décrits en détail dans, par exemple, le brevet américain n° RE39 484 accordé à Bruel, le brevet américain n° 6 303 468 accordé à Aspar et al., le brevet américain n° 6 335 258 accordé à Aspar et al., 6 756 286 accordé à Moriceau et al., 6 809 044 accordé à Aspar et al., et 6 946 365 accordé à Aspar et al., dont les divulgations de chacun sont incorporées à la présente dans leur intégralité par voie de référence à toutes fins. [82] Brièvement, la surface 39 de la couche à semiconducteurs continue 37 est exposée à des ions (par ex., hydrogène, hélium, etc.), comme représenté par les flèches 41 de la figure 3C, formant une zone de faiblesse 43. La profondeur de la zone de faiblesse d dans la couche continue peut être variée et dépend des paramètres du processus d'implantation.
La structure intermédiaire implantée 110 est ensuite exposée à une énergie supplémentaire (par ex. thermique, mécanique, chimique) pour détacher une portion de la couche essentiellement continue du matériau semiconducteur 37 au niveau de la zone de faiblesse. Dans des modes de réalisation exemplaires, le processus de détachement peut prendre place en association avec une adhésion d'une portion de la couche 37 à une plaquette porteuse secondaire. /37 [83] Dans des modes de réalisation particuliers de l'invention, le matériau semiconducteur supplémentaire 37 est déposé sur une épaisseur suffisante pour être autoporté, par exemple supérieure environ à 300 !am pour des nitrures III, dans de tels modes de réalisation, une plaquette porteuse secondaire peut ne pas être requise. Dans un mode de réalisation alternatif de l'invention dans lequel la portion du matériau semiconducteur supplémentaire à retirer de la couche essentiellement continue de matériau semiconducteur n'est pas d'une épaisseur suffisante pour être autoportante, alors la surface 39 de la couche continue peut être adhérée à un porteur secondaire pour un support mécanique. Dans l'un ou l'autre mode de réalisation et par un exemple non limitatif, un substrat nitrure III (soit autonome, soit composite) peut être produit et peut comprendre une surface supérieure exposée comprenant Ga-polaire, N-polaire, semi-polaire ou non polaire, en fonction de la polarité du matériau initial adhéré à la structure de support de la figure 1A. [84] Dans des modes de réalisation alternatifs de l'invention, les processus de détachement pour transférer la couche continue de matériau semiconducteur utilisent la pluralité susmentionnée de régions vidées 35 dans une structure intermédiaire 110 (figure 3C). Les régions vidées peuvent agir comme des zones affaiblies localisées dans la structure, ce par quoi l'application d'énergie externe sur les régions vidées peut résulter en le détachement de la couche à semiconducteurs continue 37 de la structure restante. Dans certains modes de réalisation, la séparation est réalisée en appliquant une force externe 45 (par ex. thermique, chimique ou mécanique) sur la structure intermédiaire 110 de manière à séparer la couche à semiconducteurs continue 37. Comme remarqué dans le mode de réalisation précédent, le processus de détachement peut incorporer l'adhésion de la surface 39 de la couche à semiconducteurs continue sur un porteur secondaire. [85] un mode de réalisation alternatif utilisant les îlots semiconducteurs avec des niveaux réduits de contrainte pour produire des couches essentiellement continues de matériaux semiconducteurs est maintenant décrit en référence aux figures 4A - D. Comme avec les modes de réalisation précédents, la structure de départ initiale peut être identique à celle illustrée à la figure I G, bien qu'encore une fois il doit être apprécié que les procédés de l'invention peuvent également être bien appliqués à la structure illustrée à la figure 1F. [086] L'utilisation alternative des îlots semiconducteurs avec des niveaux réduits de contrainte diffère de celles précédemment décrites en ce qu'un processus de remplissage /37 gazeux et de planarisation peut également être utilisé. Le matériau de remplissage gazeux 47 est sélectionné de sorte qu'il empêche essentiellement la nucléation de matériau semiconducteur supplémentaire, par conséquent suite à la planarisation du matériau de remplissage gazeux les îlots semiconducteurs (c'est-à-dire cristaux germes) utilisés comme matériau semiconducteur supplémentaire comprennent uniquement la surface libre des îlots semiconducteurs, les autres surfaces possibles moins préférables des îlots semiconducteurs sont masquées et sont par conséquent non disponibles pour initier la croissance. 1087] Le mode de réalisation commence comme illustré à la figure 4A avec la déposition et la refusion d'un matériau de remplissage gazeux 47 sur la structure intermédiaire 120 (figure 1G). En raison de la forme géométrique de la structure intermédiaire 120, il est difficile d'utiliser des techniques de déposition standards pour remplir complètement les portions gravées de la structure intermédiaire sans former une pluralité indésirable de vides 49 en raison de la nature ombrageuse des îlots semiconducteurs élevés au dessus de la structure de support sous-jacente. En outre, en raison de l'aspect conforme essentiel des techniques de déposition communes, la surface de la structure intermédiaire 120 est non plane et requiert des étapes de processus supplémentaires pour produire la surface souhaitée pour la croissance suivante. Par conséquent, des techniques de déposition standards telles que PECVD, PVD, seules peuvent ne pas être adéquates et des techniques qui utilisent la déposition d'un matériau vitreux pouvant être refondu et la planarisation sont utilisées, de telles techniques sont bien connues dans l'art, par ex. les brevets américains n° 6214698 et 5225358. [0881 Brièvement, le matériau vitreux pouvant être refondu 47 est déposé sur la totalité de la structure intermédiaire et ensuite chauffé au dessus de la température de refusion (c'est-à-dire au dessus de la température de transition du verre à laquelle le verre devient plutôt liquide), à quel point la majorité des vides sont éliminés, comme illustré à la figure 4A, dans laquelle les flèches directionnelles 51 indiquent la direction d'écoulement du matériau vitreux au dessus de la température de transition du verre. Des matériaux vitreux de ce type peuvent comprendre des oxydes basse température (LTO), des verres phosphosilicate (PSG), des verres borosilicate (BSG), des verres borophosphosilicate (BPSG), des polyimides, des siloxanes quasi-inorganiques SOG (méthyl-, éthyl-, phényl-, butyl-, dopés, non dopés), des SOG et silicates complètement inorganiques (dopés ou non /37 dopés). Dans des modes de réalisation exemplaires, BPSG est utilisé comme verre de refusion en raison des caractéristiques de matériaux supérieures et du comportement de température optimal. BPSG peut être déposé en utilisant divers procédés connus dans l'art, y compris les techniques CVD, PECVD, de dépôt par rotation, etc. [0891 Une structure à semiconducteurs intermédiaire 120 est chauffée (par ex. four, fourneau, réacteur à déposition) pour augmenter la viscosité du matériau vitreux, la température de refusion dépendant de la composition du matériau vitreux. Par exemple, la température de refusion de BPSG dépend de la teneur en pourcentage de bore et de phosphore, en guise d'exemple non limitatif pour environ 4 % de bore et environ 4 % de phosphore, la température de refusion est supérieure à 800° C. 1090] Un nombre de procédés peut être utilisé pour éliminer le matériau vitreux en excès afin d'aplanir la structure intermédiaire 130 (figure 4B) et de produire une structure intermédiaire 140, comme illustré à la figure 4C. Dans certains procédés un processus de rétrogravure peut être utilisé en utilisant une gravure humide ou à sec. Toutefois, un processus de gravure par planarisation peut être complexe en raison de la différence possible en termes de résistances à la gravure entre les îlots semiconducteurs et le matériau vitreux. Dans des procédés alternatifs, le polissage chimicomécanique (CMP) est utilisé ; une telle technique peut être souhaitable, par exemple, dans des modes de réalisation impliquant les nitrures III puisque le matériau nitrure III peut être considérablement plus dur physiquement que le matériau vitreux. Par conséquent, le matériau de nitrure III peut empêcher essentiellement une élimination de matériau supplémentaire lors de l'exposition des surfaces libres 23 du matériau vitreux, comme illustré à la figure 4C. [0911 Une fois le processus de planarisation terminé, la structure intermédiaire 140 comprend une surface exposée comprenant des surfaces libres 23 des îlots semiconducteurs (par ex., InGaN) avec une contrainte réduite et un matériau essentiellement exempt de séparation de phases. Autour des îlots semiconducteurs se trouve le matériau vitreux 47 capable d'empêcher essentiellement la nucléation de davantage de matériau semiconducteur. [092] La structure intermédiaire 140 (figure 4C) peut être utilisée dans un certain nombre de manières. Dans un mode de réalisation, une structure de dispositif 53 (illustrée en ligne fantôme) peut être déposée sur les surfaces libres de la pluralité d'îlots /37 semiconducteurs. Dans le cas non limitatif de semiconducteurs de nitrures III polaires, la surface libre peut comprendre un matériau Ga-polaire ou Na-polaire en fonction de la polarité du matériau de transfert de la figure IA. Par conséquent, les structures de dispositifs peuvent être déposées, en fonction de l'application particulière requise, soit N-polaire, soit G-polaire en raison de l'héritage de polarité du cristal germe. La structure de dispositif peut comprendre une pluralité de couches et de matériaux et peut fonctionner comme des catégories de dispositifs diverses précédemment soulignées. Puisque le matériau vitreux entourant les îlots semiconducteurs peut être sélectionné pour agir comme un antitensioactif, le matériau vitreux peut essentiellement empêcher la déposition de matériau semiconducteur supplémentaire sur le matériau vitreux pendant la formation des structures de dispositif. [93] Dans des modes de réalisation alternatifs de l'invention, la surface 55 de la structure intermédiaire 140 comprend des régions germes à surcroissance latérale, comprenant la surface libre des matériaux d'îlots, et les régions masquées comprenant le matériau vitreux, c'est-à-dire une surface équivalente à celle communément utilisée dans l'art antérieur pour des techniques de surcroissance latérale haute qualité. [94] La figure 4D illustre une étape précoce dans le processus de surcroissance latérale à partir de surfaces libres 23 d'îlots semiconducteurs. Le matériau semiconducteur à surcroissance supplémentaire 29 entre en nucléation à partir des surfaces libres 23 avec les fronts de croissance cristallins latéraux 31. On peut attendre d'un matériau semiconducteur supplémentaire 29 déposé pendant le processus de croissance latéral qu'il hérite des propriétés du matériau sur lequel il est nucléé, comme précédemment mentionné, de même qu'un matériau supplémentaire peut être déposé par des procédés de déposition précédemment soulignés. [095] La croissance latérale peut être commencée à partir de structures d'îlots semiconducteurs dans un mode de croissance plus vertical ou un mode de croissance latéral ou un mélange de ceux-ci en fonction du processus souhaité, comme connu dans l'art. Dans un mode de réalisation exemplaire illustré à la figure 4D, la croissance de matériau semiconducteur supplémentaire peut être maintenue dans un mode latéral comme illustré par les flèches 57 indiquant la direction de croissance. Le matériau vitreux entre les fronts de croissance peuvent essentiellement empêcher la nucléation de matériau supplémentaire ; en /37 outre la technique peut résulter en une réduction des défauts cristallins du matériau produit. Comme dans les modes de réalisation précédents, les îlots semiconducteurs avec des niveaux réduits de contrainte et essentiellement exempts de séparation de phases sont taillés et espacés pour assurer un cristal de haute qualité suite à la coalescence des fronts de croissance cristallins. [96] Suite à la coalescence du film semiconducteur, le mode de croissance peut être altéré, si souhaité, en un mode plus vertical pour produire un film continu en une épaisseur souhaitée, comme illustré à la figure 4E. La couche à semiconducteurs essentiellement continue résultante 37 peut présenter des épaisseurs telles que décrites dans ce qui a été souligné précédemment et présente des niveaux réduits de contrainte comme les germes utilisés pour la croissance comprennent du nitrure III exempt de contrainte. [97] Comme précédemment souligné, le film essentiellement continu résultant du matériau semiconducteur peut être utilisé dans un nombre de façons, y compris la formation de dispositif et de substrat (soit autonome, soit composite). Dans des modes de réalisation préférés, des portions de matériau semiconducteur sont détachées de la structure intermédiaire 160 (par exemple utilisant l'implantation ionique) pour la formation de substrat composite comme précédemment décrit et illustré à la figure 4E. [98] Un nombre d'exemples sont maintenant décrits pour illustrer des modes de réalisation supplémentaires de l'invention. Il doit être compris que dans les exemples suivants, des paramètres physiques (par ex. temps, températures, etc.) sont aux fins de l'illustration uniquement et ne doivent pas être considérés comme limitatifs.
EXEMPLE 1 [99] En référence à la figure 1A, un substrat composite 5 comprenant une base en saphir (orientation "0001") 17 avec une couche de surface de 2 m de nitrure de gallium Ga-polaire 15 est utilisé comme la base de déposition pour la couche à semiconducteurs contrainte suivante. Une couche à semiconducteurs contrainte 13 comprend Ino,15Gao,85N, crue par MOCVD à une température de 700° C à une épaisseur d'environ 20 nm. En raison du décalage de réseau important entre le GaN sous-jacent du substrat composite et la couche 30 Ino,15Gao,85N, un niveau élevé de contrainte de compression est présent dans Ino,15Gao,85N, /3 7 toutefois, puisque la couche Ino,15Gao,85N est maintenue en dessous de l'épaisseur critique, elle contient un niveau raisonnablement faible de défauts de l'ordre de 5 x 108 cm-2 . [0100] La structure de support 1 (figure 1A) comprend une base en saphir (0001) 7, une couche d'arrêt de gravure à base de nitrure de silicium de 300 nm 9 et une couche sacrificielle d' l m 1 1 comprenant un matériau dioxyde de silicium. La surface de liaison de la couche sacrificielle de dioxyde de silicium 19 présente une rugosité de surface inférieure environ à 15 À pour assurer qu'une adhésion de haute qualité peut être produite. La surface d'adhésion de la couche sacrificielle de dioxyde de silicium 19 et la surface d'adhésion de la couche Ino,15Gao,75N 21 sont mises en contact direct et via l'application de chaleur et de pression l'interface d'adhésion 25 est formée entre les deux articles séparés, comme illustré à la figure I B. [0101] Lors de l'adhésion de la structure de support et de la couche Ino,15Gao,85N, le substrat composite 5 est éliminé en utilisant, par exemple un décollement au laser au travers de la face du saphir opposée à la couche Ino,15Gao,85N. Le GaN restant (couche intermédiaire 15) du substrat composite est éliminé en utilisant une gravure ionique à base de chlore (ICP), exposant ainsi la surface libre de la couche Ino,15Gao,85N et produisant la structure intermédiaire 30, comme illustré à la figure 1C. [0102] Un produit chimique photosensible est dispensé et déposé par rotation sur la surface libre de la couche Ino,15Gao,85N et exposé à une source de lumière UV au travers d'un masque photolithographique, comme cela est bien connu dans l'art. Suite à l'exposition à la lumière, le produit chimique photosensible est développé dans les produits chimiques appropriés, formant ainsi une couche de masquage 27 et produisant la structure intermédiaire 40 (figure 1 D). [0103] Une gravure ionique à base de chlore (par ex., BC13, Cl2, SiCl4) (ICP) est utilisée pour éliminer les portions de la couche Ino.15Gao,85N qui sont exposées au travers de la couche de masquage 1, éliminant ainsi la couche Ino,15Gao,85N 1 dans les régions non masquées pour produire des régions Ino,15Gao,85N isolées 13a et la structure intermédiaire 50 (figure 1E). Un plasma à base de fluor supplémentaire (par ex., utilisant du perfluorocarbone lourd, par exemple de l'hexafluorobutadiène (C4F6) ou de l'hexafluorobenzène (C6F6)) est utilisé pour éliminer de manière anisotrope des portions de la couche sacrificielle à base de /37 dioxyde de silicium Il tout en maintenant la couche d'arrêt de gravure à base de nitrure de silicium 5 formant la structure intermédiaire 60 (figure 1F). [0104] Un agent de gravure humide à base d'acide fluorhydrique (HF) est utilisé pour graver de manière isotrope la couche sacrificielle 11, éliminant ainsi des zones sélectionnées de la couche sacrificielle et la surface d'adhésion de la structure de support 19 (figure 1G). L'agent de gravure est maintenu au contact de la couche sacrificielle jusqu'à ce qu'uniquement une colonne du matériel de la structure de support 1 la ne reste, à quel point la couche sacrificielle est éliminée de l'agent de gravure et rincée dans de l'eau désionisée pour éliminer tout agent de gravure restant, produisant ainsi une pluralité de structures d'îlots semiconducteurs élevés comme illustré à la figure 1G, dans la structure intermédiaire 70. Les îlots Ino,15Gao,S5N 1 sont capables de s'étendre en raison de l'élimination de portions de la structure de support maintenant la contrainte résultant en des îlots de couche Ino,15Gao,85N à contrainte relaxée avec essentiellement une composition unique. Des îlots Ino,15Gaa85N 13b avec des niveaux réduits de contrainte et essentiellement exempts de séparation de phases de la figure 1G sont de nature N-polaire en raison du processus de transfert se poursuivant.
EXEMPLE 2 [0105] De nombreux aspects de cet exemple sont similaires à ceux soulignés dans l'exemple précédent et par conséquent la description va se concentrer sur les éléments qui sont différents de l'exemple précédent. [0106] Un substrat de croissance initial est utilisé pour la déposition d'une couche d'une épaisseur de 5 !am de GaN Ga-polaire par des procédés bien connus dans l'art, utilisant des techniques de déposition MOCVD. La surface Ga-polaire supérieure exposée de la couche GaN est ensuite amenée au contact d'une structure de support intermédiaire pour produire une interface d'adhésion entre la surface Ga-polaire de la couche GaN et la structure de support intermédiaire. Le substrat de croissance original est ensuite éliminé en utilisant un décollement laser pour produire le substrat composite 5 comprenant la couche intermédiaire GaN à surface maintenant N-polaire 15. [0107] Le substrat composite 5 est utilisé comme souligné dans l'exemple 1 pour la croissance de Ino,15Gao85N et la formation d'une pluralité d'îlots semiconducteurs élevés /37 comme illustré à la figure 1G. Toutefois, dans cet exemple, les îlots Ino,15Gao,85N 1 sont non seulement à contrainte relaxée avec une composition essentiellement unique mais sont également de nature Ga-polaire en raison de la formation du substrat composite résultant.
EXEMPLE 3 [0108] De nombreux aspects de cet exemple sont similaires à ceux soulignés dans les exemples précédents et par conséquent la description va se concentrer sur les éléments qui sont différents des exemples précédents. [01091 La pluralité de structures N-polaires produites par des procédés de l'exemple 1 sont utilisées comme cristaux germes, comme illustré schématiquement dans les modes de réalisation des figures 4A - E. Un verre borophosphosilicate (BPSG) 47 est déposé par dépôt chimique en phase vapeur pour couvrir de manière conforme la structure intermédiaire 70 de la figure 1G, produisant ainsi la structure intermédiaire 120 de la figure 4A. La structure intermédiaire 120 est soumise à un processus de chauffage via un fourneau à haute température jusqu'à une température de 850° C, suite à quoi la refusion du verre BPSG a lieu remplissant les régions vidées 49. Un processus de polissage chimicomécanique avec une boue appropriée est utilisé pour éliminer le BPSG en excès pour révéler les surfaces libres 23 des îlots Ino,15Gao,85N 13b, produisant ainsi la structure intermédiaire 140 (figure 4C). Une surcroissance latérale épitaxique est initiée à partir de la surface libre des îlots Ino,15Gao,85N 23, le matériau nitrure III supplémentaire 29 comprenant Ino,25Gao,75N (figure 4D). Suite à la coalescence du film Ino,25Gao,75N essentiellement continu, les conditions de croissance sont altérées pour produire un mode de croissance plus vertical pour produire la couche Ino,25Gao,75N de 200 m 37 (figure 4E). [0110] Des procédés connus dans l'art utilisant les technologies SMART CUTTM et l'adhésion à des structures de support sont utilisés pour séparer une portion du film Ino,25Gao,75N pour l'utiliser comme substrats composites supplémentaires. Des ions 41 sont implantés dans la surface 39 de la couche essentiellement continue de matériau semiconducteur 37 pour produire une zone de faiblesse 43. Un substrat de support supplémentaire (non illustré) est attaché à la surface 39 via des techniques d'adhésion de plaquettes et de l'énergie thermique est appliquée pour séparer une portion de la couche continue de matériau semiconducteur au niveau de la zone de faiblesse 43. 2936904 32/37 101111 Les modes de réalisation exemplaires de l'invention décrits ci-dessus ne limitent pas le cadre de l'invention, puisque ces modes de réalisation sont des illustrations de plusieurs aspects de l'invention. Tous modes de réalisation équivalents sont prévus pour entrer dans le cadre de la présente invention. En effet, diverses modifications de l'invention 5 en plus de celles illustrées et décrites dans la présente, telles que des combinaisons utiles alternatives des éléments décrits, deviendront apparentes à l'homme de l'art à la lecture de la description suivante. De telles modifications sont également prévues pour tomber dans le cadre des revendications jointes. Dans ce qui suit (et dans la demande dans son ensemble), les titres et légendes sont utilisés aux fins de clarté et pour des raisons pratiques uniquement. 10
Claims (23)
- REVENDICATIONS1. Procédé de formation d'une structure à semiconducteurs, comprenant les étapes consistant à : former une interface d'adhésion entre une surface d'adhésion d'une couche à semiconducteurs contrainte et une surface d'adhésion d'une structure de support ; et graver de manière sélective la couche à semiconducteurs et la surface d'adhésion de la structure de support, exposant ainsi les zones adjacentes de la surface d'adhésion de la couche à semiconducteurs, l'exposition des zones adjacentes de la surface d'adhésion de la couche à semiconducteurs produisant ainsi une pluralité d'îlots semiconducteurs avec des niveaux réduits de contrainte.
- 2. Procédé selon la revendication 1, dans lequel l'étape consistant à éliminer des zones sélectionnées de la surface d'adhésion de la structure de support comprend en outre les étapes consistant à : masquer les zones d'une face libre de la couche à semiconducteurs ; graver de manière anisotrope des zones non masquées de la couche à semiconducteurs ; et graver de manière isotrope la structure de support.
- 3. Procédé selon la revendication 1, comprenant en outre la formation de structures de dispositifs sur la pluralité d'îlots semiconducteurs avec des niveaux réduits de contrainte.
- 4. Procédé selon la revendication 1, comprenant en outre l'étape consistant à former une couche essentiellement continue d'un matériau semiconducteur à partir de la pluralité d'îlots semiconducteurs avec des niveaux réduits de contrainte, la couche essentiellement continue d'un matériau semiconducteur héritant ainsi des niveaux réduits de contrainte de la pluralité d'îlots semiconducteurs./37
- 5. Procédé selon la revendication 4, dans lequel l'étape consistant à former une couche essentiellement continue de matériau comprend en outre l'étape consistant à : réaliser une croissance latérale à partir de la surface libre de la pluralité d'îlots semiconducteurs avec des niveaux réduits de contrainte.
- 6. Procédé selon la revendication 1, comprenant en outre la déposition, la refusion et la planarisation d'une couche de matériau vitreux pouvant être refondu.
- 7. Procédé selon la revendication 1, dans lequel la couche à semiconducteurs comprend un semiconducteur nitrure III.
- 8. Procédé selon la revendication 4, dans lequel la couche continue de matériau 10 semiconducteur est essentiellement exempte d'une séparation de phases.
- 9. Procédé de réduction de contrainte dans des structures nitrure III comprenant les étapes consistant à : faire adhérer une couche de nitrure III contrainte à une structure de support ; graver de manière sélective la couche de nitrure III contrainte pour exposer la 15 structure de support ; graver latéralement de manière sélective la structure de support ; et former une couche de nitrure III continue avec des niveaux réduits de contrainte en réalisant une croissance latérale à partir de portions non gravées de la couche de nitrure III. 20
- 10. Procédé selon la revendication 9, comprenant en outre la déposition, la refusion et la planarisation d'un matériau vitreux pouvant être refondu.
- 11. Procédé 'selon la revendication 9, dans lequel l'étape consistant à graver de manière sélective la couche de nitrure III contrainte est réalisée en utilisant une gravure au plasma anisotrope. 25
- 12. Procédé selon la revendication 9, dans lequel l'étape consistant à graver latéralement de manière sélective la structure de support est réalisée en utilisant une gravure humide./37
- 13. Procédé selon la revendication 9, dans lequel la structure de support comprend une couche d'arrêt de gravure comprenant un matériau diélectrique capable d'empêcher essentiellement la nucléation du matériau nitrure III.
- 14. Procédé selon la revendication 9, comprenant en outre la déposition d'une structure de dispositif sur la couche de nitrure III continue.
- 15. Procédé selon la revendication 9, dans lequel une portion de la couche continue de matériau nitrure III est détachée en utilisant une implantation ionique.
- 16. Procédé selon la revendication 9, dans lequel une portion de la couche continue de matériau nitrure III est détachée en utilisant une pluralité de régions vidées.
- 17. Structure à semiconducteurs comprenant : un îlot nitrure III avec des niveaux réduits de contrainte ; une surface libre de l'îlot nitrure III ; une structure de support comprenant un ou plusieurs éléments y compris un matériau de base, une couche d'arrêt de gravure et une couche sacrificielle ; et une interface d'adhésion entre une surface d'adhésion et l'îlot nitrure III opposé à la surface libre et une surface d'adhésion de la structure de support ; dans laquelle l'aire de la surface d'adhésion de l'îlot nitrure III est supérieure à l'aire de la surface d'adhésion de la structure de support.
- 18. Structure selon la revendication 17, dans laquelle l'un ou les plusieurs éléments de la structure de support peuvent présenter des fonctions multiples.
- 19. Structure selon la revendication 17, dans laquelle l'aire de la surface libre de la structure d'îlot nitrure III est inférieure à 2,5 x 105 m2.
- 20. Structure selon la revendication 17, dans laquelle l'îlot nitrure III comprend un nitrure de gallium et d'indium essentiellement à phase unique avec un pourcentage d'indium inférieur à 25 %.
- 21. Structure à semiconducteurs supplémentaire comprenant une pluralité de structures à semiconducteurs y compris :/37 un îlot nitrure III avec des niveaux réduits de contrainte ; une surface libre de l'îlot nitrure III ; une structure de support comprenant un ou plusieurs éléments y compris un matériau de base, une couche d'arrêt de gravure et une couche sacrificielle ; et une interface d'adhésion entre une surface d'adhésion et l'îlot nitrure III opposé à la surface libre et une surface d'adhésion de la structure de support ; dans laquelle l'aire de la surface d'adhésion de l'îlot nitrure III est supérieure à l'aire de la surface d'adhésion de la structure de support, dans laquelle les surfaces libres des îlots nitrure III sont essentiellement dans le même plan horizontal et sont séparées au niveau de leur périphérie par une distance inférieure à 30 m.
- 22. Structure à semiconducteurs supplémentaire de la revendication 21, dans laquelle un matériau nitrure III d'addition est adjacent aux surfaces libres des îlots nitrure III formant une couche essentiellement continue de matériau nitrure III.
- 23. Structure à semiconducteurs supplémentaire selon la revendication 22, dans laquelle la couche essentiellement continue de matériau nitrure III comprend un nitrure de gallium et d'indium essentiellement à phase unique dans un pourcentage d'indium supérieur à 25 %.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0805478A FR2936904B1 (fr) | 2008-10-03 | 2008-10-03 | Procedes et structures pour alterer la contrainte dans des materiaux nitrure iii. |
| SG200906041-9A SG160293A1 (en) | 2008-09-22 | 2009-09-10 | Methods and structures for altering strain in iii-nitride materials |
| DE200910042324 DE102009042324B4 (de) | 2008-09-22 | 2009-09-21 | Verfahren und Strukturen zum Ändern der Verspannung in III-Nitridmaterialien |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0805478A FR2936904B1 (fr) | 2008-10-03 | 2008-10-03 | Procedes et structures pour alterer la contrainte dans des materiaux nitrure iii. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2936904A1 true FR2936904A1 (fr) | 2010-04-09 |
| FR2936904B1 FR2936904B1 (fr) | 2011-01-14 |
Family
ID=40524936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0805478A Active FR2936904B1 (fr) | 2008-09-22 | 2008-10-03 | Procedes et structures pour alterer la contrainte dans des materiaux nitrure iii. |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE102009042324B4 (fr) |
| FR (1) | FR2936904B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3118304A1 (fr) * | 2020-12-22 | 2022-06-24 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé de réalisation d’une couche à base de matériaux III-N |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011012298A1 (de) * | 2010-12-28 | 2012-06-28 | Osram Opto Semiconductors Gmbh | Verbundsubstrat, Halbleiterchip mit Verbundsubstrat und Verfahren zur Herstellung von Verbundsubstraten und Halbleiterchips |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1255135A2 (fr) * | 2001-04-30 | 2002-11-06 | Agilent Technologies Inc. a Delaware Corporation | Guide d'ondes bidimensionnel à crystal photonique |
| US20040253792A1 (en) * | 2003-06-13 | 2004-12-16 | International Business Machines Corporation | Strained-silicon-on-insulator single-and double-gate MOSFET and method for forming the same |
| US6852652B1 (en) * | 2003-09-29 | 2005-02-08 | Sharp Laboratories Of America, Inc. | Method of making relaxed silicon-germanium on glass via layer transfer |
| FR2894989A1 (fr) * | 2005-12-21 | 2007-06-22 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat composite et substrat composite selon ledit procede |
| US20080197358A1 (en) * | 2007-02-19 | 2008-08-21 | Alcatel-Lucent | Wide-bandgap semiconductor devices |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US39484A (en) | 1863-08-11 | Improved smoothing-iron | ||
| US5225358A (en) | 1991-06-06 | 1993-07-06 | Lsi Logic Corporation | Method of forming late isolation with polishing |
| FR2755537B1 (fr) | 1996-11-05 | 1999-03-05 | Commissariat Energie Atomique | Procede de fabrication d'un film mince sur un support et structure ainsi obtenue |
| FR2767416B1 (fr) | 1997-08-12 | 1999-10-01 | Commissariat Energie Atomique | Procede de fabrication d'un film mince de materiau solide |
| FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| FR2795865B1 (fr) | 1999-06-30 | 2001-08-17 | Commissariat Energie Atomique | Procede de realisation d'un film mince utilisant une mise sous pression |
| US6521514B1 (en) * | 1999-11-17 | 2003-02-18 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates |
| US6214698B1 (en) | 2000-01-11 | 2001-04-10 | Taiwan Semiconductor Manufacturing Company | Shallow trench isolation methods employing gap filling doped silicon oxide dielectric layer |
| FR2818010B1 (fr) | 2000-12-08 | 2003-09-05 | Commissariat Energie Atomique | Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses |
-
2008
- 2008-10-03 FR FR0805478A patent/FR2936904B1/fr active Active
-
2009
- 2009-09-21 DE DE200910042324 patent/DE102009042324B4/de active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1255135A2 (fr) * | 2001-04-30 | 2002-11-06 | Agilent Technologies Inc. a Delaware Corporation | Guide d'ondes bidimensionnel à crystal photonique |
| US20040253792A1 (en) * | 2003-06-13 | 2004-12-16 | International Business Machines Corporation | Strained-silicon-on-insulator single-and double-gate MOSFET and method for forming the same |
| US6852652B1 (en) * | 2003-09-29 | 2005-02-08 | Sharp Laboratories Of America, Inc. | Method of making relaxed silicon-germanium on glass via layer transfer |
| FR2894989A1 (fr) * | 2005-12-21 | 2007-06-22 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat composite et substrat composite selon ledit procede |
| US20080197358A1 (en) * | 2007-02-19 | 2008-08-21 | Alcatel-Lucent | Wide-bandgap semiconductor devices |
Non-Patent Citations (1)
| Title |
|---|
| COHEN G M ET AL: "Free standing silicon as a compliant substrate for SiGe", INTEGRATION OF HETEROGENEOUS THIN-FILM MATERIALS AND DEVICES SYMPOSIUM, 23-24 APRIL 2003, SAN FRANCISCO, CA, USA (IN: MATERIALS RESEARCH SOCIETY SYMPOSIUM PROCEEDINGS),, vol. 768, 23 April 2003 (2003-04-23), pages 9 - 14, XP009118551, ISBN: 978-1-55899-705-9 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3118304A1 (fr) * | 2020-12-22 | 2022-06-24 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé de réalisation d’une couche à base de matériaux III-N |
| WO2022136588A1 (fr) * | 2020-12-22 | 2022-06-30 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé de réalisation d'une couche à base de matériaux iii-n |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2936904B1 (fr) | 2011-01-14 |
| DE102009042324B4 (de) | 2013-04-11 |
| DE102009042324A1 (de) | 2010-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8367520B2 (en) | Methods and structures for altering strain in III-nitride materials | |
| EP1817445B1 (fr) | Procede de realisation d'un substrat demontable | |
| EP2342744B1 (fr) | Procede de formation d'une couche monocristalline dans le domaine micro-electronique | |
| EP1938362B1 (fr) | Procede de fabrication d'un element en couches minces | |
| FR3030877B1 (fr) | Fabrication de couches de nitrure de groupe iiia sur structures de semi-conducteur sur isolant | |
| FR2860248A1 (fr) | Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle | |
| FR2857983A1 (fr) | Procede de fabrication d'une couche epitaxiee | |
| EP2342745B1 (fr) | Procede d'elaboration d'un substrat hybride ayant une couche continue electriquement isolante enterree | |
| EP1629526A1 (fr) | Substrat pour systemes contraints et procede de croissance cristalline sur un tel substrat | |
| FR2857982A1 (fr) | Procede de fabrication d'une couche epitaxiee | |
| FR2936903A1 (fr) | Relaxation d'une couche de materiau contraint avec application d'un raidisseur | |
| FR2912552A1 (fr) | Structure multicouche et son procede de fabrication. | |
| FR2983342A1 (fr) | Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue | |
| FR2942911A1 (fr) | Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique | |
| FR2915625A1 (fr) | Procede de transfert d'une couche epitaxiale | |
| FR2884967A1 (fr) | TRANCHE sSOI A COUCHE DE SILICIUM TENDUE | |
| FR2896338A1 (fr) | Procede de realisation d'une couche monocristalline sur une couche dielectrique | |
| WO2017093359A1 (fr) | Procédé permettant d'obtenir sur un substrat cristallin une couche semi-polaire de nitrure | |
| FR2857502A1 (fr) | Substrats pour systemes contraints | |
| EP3900064B1 (fr) | Procede de transfert d'une couche superficielle sur des cavites | |
| EP3809450A1 (fr) | Procede d'hetero-integration d'un materiau semi-conducteur d'interet sur un substrat de silicium | |
| FR2936904A1 (fr) | Procedes et structures pour alterer la contrainte dans des materiaux nitrure iii. | |
| FR2919958A1 (fr) | Procede de report d'une couche sur un materiau liquide | |
| EP4268266A1 (fr) | Procédé de réalisation d'une couche à base de matériaux iii-n | |
| FR3116940A1 (fr) | Procédé basse température de fabrication d’un substrat semiconducteur sur isolant |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 9 |
|
| PLFP | Fee payment |
Year of fee payment: 10 |
|
| PLFP | Fee payment |
Year of fee payment: 11 |
|
| PLFP | Fee payment |
Year of fee payment: 12 |
|
| PLFP | Fee payment |
Year of fee payment: 13 |
|
| PLFP | Fee payment |
Year of fee payment: 14 |
|
| PLFP | Fee payment |
Year of fee payment: 15 |
|
| PLFP | Fee payment |
Year of fee payment: 16 |